數(shù)電實驗(最后修訂)

1、湖南師范大學樹達學院 樹達學院實驗實習管理中心基礎實驗室 25目 錄（已修改）1 實驗須知22 實驗一 基本門電路和觸發(fā)器的邏輯功能測試 3 3 實驗二 常用集成組合邏輯電路（MSI）的功能測試及應用64 實驗三 組合邏輯電路的設計 95 實驗四 常用中規(guī)模集成時序邏輯電路的功能及應用106 實驗五 時序邏輯電路的設計137 附錄 功能常用芯片引腳圖 14實驗須知一、前 言數(shù)字電子技術實驗是電子、通訊等專業(yè)學生的一門技術基礎課。通過這門課程的學習，學生可將電子技術基礎理論與實際操作有機地聯(lián)系起來，加深對所學理論課程的理解，通過實驗方案的設計與實現(xiàn)、實驗結果的分析和實驗故障的排除等環(huán)節(jié)，培養(yǎng)學生

2、面向電子工程實際的分析問題、解決問題的能力；理論聯(lián)系實際、學以致用的能力；電子工程技術人員應該具備的動手能力、實踐能力和創(chuàng)造能力。本實驗講義是為我院電子、通訊等專業(yè)而編寫的。所選實驗內(nèi)容根據(jù)數(shù)字電子技術實驗教學大綱的基本要求，力求與理論課教材電子技術基礎數(shù)字部分（第五版）康華光主編高等教育出版社配套，同時亦考慮了我院實驗室設備條件的實際情況。不足之處，懇請諸位同行和讀者斧正！二、實驗要求1、實驗前必須充分的預習，完成指定的預習任務。2、實驗課是必修課，必須按規(guī)定時間進入實驗室，若有特殊情況，可找同學一對一互換組別，但必須報告指導老師。3、使用儀器必須了解操作方法及注意事項，在使用時嚴格遵守操作

3、規(guī)程，不按操作規(guī)程，不聽從指導教師指揮蠻干者損壞儀器照價賠償。4、由于實驗箱采用分立元件，連線時應關斷電源后才能拆、接連線。必須經(jīng)仔細檢查無誤后方可通電實驗，如發(fā)現(xiàn)異?，F(xiàn)象（冒煙、發(fā)燙或有異味）應立即關斷電源，然后報告指導教師。找到原因、排除故障后方可繼續(xù)實驗。5、轉(zhuǎn)動電位器時切勿用力過猛，以免造成元器件損壞。更不可用力推、拉、搖、壓元器件以免造成損壞。6、實驗過程中應仔細觀察實驗現(xiàn)象，認真記錄實驗結果，經(jīng)指導教師審閱同意后，先切斷電源再拆除實驗連接導線，整理好桌面儀器后方可離開實驗室。樹達學院實驗實習管理中心 2010年3月19日實驗一 基本門電路和觸發(fā)器的邏輯功能測試一、 實驗目的1、掌握

4、集成芯片管腳識別方法。2、掌握門電路邏輯功能的測試方法。3、掌握RS觸發(fā)器、JK觸發(fā)器的工作原理和功能測試方法。二、實驗設備與器件1、數(shù)字電路實驗箱2、萬用表3、雙列直插式組件74LS00：四2輸入與非門（14腳）-1塊74LS86：四2輸入異或門（14腳）-1塊74LS112：雙J-K觸發(fā)器（16腳）-1塊三、實驗原理與內(nèi)容1、測試與非門的邏輯功能74LS00為四2輸入與非門，在一個雙列直插14引腳的芯片里封裝了四個2輸入與非門，引腳圖見附錄。14腳為電源端，工作時接5V,7腳為接地端，1A，1B和1Y組成一個與非門，。剩余三個與非門類似。按圖11連接實驗電路。改變輸入信號，測量對應輸出，填

5、入表11中，驗證其邏輯功能。圖11 74LS00測試電路表11 74LS00測試結果1A1B1Y000110112、測試基本RS觸發(fā)器功能兩個與非門相接可構成基本RS觸發(fā)器，R、S為觸發(fā)器的清0和置1輸入端。輸入低電平有效。R、S同時為1時，清0置1都無效，維持原狀。當R、S同時為0時。端都輸出1，并沒有不確定輸出，但不滿足互補的關系。當R，S同時由0變成1以后，Q端和的輸出滿足互補條件，但Q端可能有不確定的輸出產(chǎn)生?；綬S觸發(fā)器的測試電路如圖12所示。圖12 基本RS觸發(fā)器測試電路（1）按表12的順序在R和S端輸入信號，觀察并記錄端輸出，并說明觸發(fā)器執(zhí)行的是什么操作。表12基本RS觸發(fā)器測

6、試結果 表13基本RS觸發(fā)器測試結果續(xù)RSQ功能說明RSQ功能說明0100111110001111（2）重新連接電路將R和S并聯(lián)，按表13控制輸入信號即控制R和S同時由0變成1，多次重復，觀察R和S為1時Q和端的狀態(tài)，是否有不同的組合，以正確理解不定狀態(tài)的含義。3、JK觸發(fā)器功能測試74LS112為雙JK觸發(fā)器，該器件為16腳芯片，16腳為電源端，8腳為接地端，標號帶1的信號端組成一個JK觸發(fā)器，剩余為另一個JK觸發(fā)器。例如：1CP、1J、1K為第一個JK觸發(fā)器的CP端J端和K端。相應輸出為1Q和1，1Rd和1Sd分別是其直接清0和直接置1端，JK觸發(fā)器的特性方程是，圖13是其測試電路，按表1

7、4順序測試其功能。圖13 74LS112測試電路表14 74LS112測試結果CPJKQn功能說明01XXXX10XXXX11000110011101011011111001110111110111114、自行安排測試電路。測試74LS86四2輸入異或門的功能。74LS86的原理和引腳請參閱附錄。四、實驗報告要求1、按照實驗內(nèi)容的要求記錄其對應的結果，畫出其邏輯圖，寫出其對應表達式。并且解釋實驗結果。2、簡要說明測試過程的注意事項。3、回答思考題。五、思考題1、如何判別你所測試的邏輯門電路的功能是否正確？2、如果測試的邏輯門電路的功能不對，你如何查找原因？實驗二 常用集成組合邏輯電路（MSI）

8、的功能測試及應用 一、實驗目的1、掌握常用中規(guī)模集成組合邏輯電路的功能。2、掌握常用中規(guī)模集成組合邏輯電路的測試方法。3、掌握常用中規(guī)模集成組合邏輯電路的應用。二、實驗設備與器件1、數(shù)字電路實驗箱2、萬用表3、雙列直插式組件74LS138三線一八線譯碼器（16腳）-1塊74LS151八選一數(shù)據(jù)選擇器（16腳）-1塊74LS20二一4輸入與非門（14腳）-1塊三、實驗原理及內(nèi)容1、譯碼器基本功能的測試74LS138為三線八線二進制譯碼器。C、B、A為代碼輸入端，C是高位，G1、G2A、G2B為使能端，當G1為高G2A、G2B為低時，使能有效。C、B、A三位代碼的每種組合有相應的Yi譯碼輸出。例如

9、CBA為110時，Y6有效輸出0。其余Yi無效輸出1.對應值為輸出Yi的邏輯式為：，mi是變量C，B，A的最小項。按圖21連接測試電路。并按表21測試其基本功能。圖21 74LS138測試電路表21 74LS138功能測試表輸 入輸出使能端選擇端Y0Y1Y2Y3Y4Y5Y6Y7GG2AG2BCBAX10XXXX01XXX0XXXXX1000001000011000101000111001001001011001101001112、數(shù)據(jù)選擇器的功能測試74LS151為八選一數(shù)據(jù)選擇器，C，B，A為通道信號，G為低有效的使能端，D0D7為數(shù)據(jù)輸入端，Y為輸出端，是其互補輸出，當G為低時器件根據(jù)C，

10、B，A的值從D0D7中選擇一個送到Y端輸出。例如，CBA為011時，Y=D3，Y的邏輯式為： 式中為CBA的最小項。表22是74LS151的功能表。自行安排實驗電路和數(shù)據(jù)表格測試其基本功能。表22 74LS151的功能表輸 入輸 出使能G選擇YCBAH×××LHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、圖22是以74LS138為基礎構成的組合電路，連接電路并測試和記錄其輸入、輸出關系。說明實現(xiàn)了何種邏輯功能。圖22 74LS138應用電路4、圖23是以74LS151為基礎構成的組合電路。連接電路并測試和記錄

11、，其輸入輸出關系。并說明實現(xiàn)了何種功能。圖23 74LS151應用電路四、實驗報告要求1、按實驗步驟記錄所要求的數(shù)據(jù)，完成各功能表，解釋實驗結果。2、簡要說明譯碼器和數(shù)據(jù)選擇器的邏輯功能測試方法。3、若發(fā)生故障，試給出原因分析。4、回答思考題。五、思考題1、中規(guī)模集成芯片的使能端具有什么作用？舉例說明。2、什么是低電平有效？舉例說明。3、三線八線譯碼器能實現(xiàn)幾個輸入變量、幾個輸出變量的邏輯函數(shù)？4、八選一數(shù)據(jù)選擇器能實現(xiàn)幾個輸入變量、幾個輸出變量的邏輯函數(shù)？ 實驗三 組合邏輯電路設計實驗目的1、 掌握組合邏輯電路的設計方法。 2、 熟悉集成電路74LS86、74LS138、74LS151的使用

12、方法。3、 通過設計電路的功能驗證鍛煉解決實際問題的能力。實驗儀器與元器件 眾友數(shù)字電路實驗箱、74LS20、74LS86 、74LS138 、74LS151各一塊。實驗原理1組合邏輯電路的設計方法（1）首先根據(jù)給出的問題進行邏輯抽象，確定輸入變量和輸出變量，定義邏輯狀態(tài)的含義，再按照要求給出事件的因果關系，列出真值表。（2）根據(jù)真值表寫出相對應的邏輯表達式，用代數(shù)法或卡諾圖化簡，求出最簡的邏輯表達式，并轉(zhuǎn)化成適合給定條件的形式。（3）根據(jù)最終選定的邏輯表達式，畫出其邏輯電路圖。（4）在邏輯電路圖上標出對應器件的引腳號，然后實驗箱上進行接線，驗證其設計電路功能是否符合真值表，并經(jīng)分析、比較得出

13、設計結論。2主要芯片功能說明（1）譯碼器74LSl3838線譯碼器74LSl38中有8個輸出端，它包含了3個輸入變量的全部最小項的譯碼。用n變量譯碼器加上與非門電路，就能獲得任何形式的輸入變量不大于n的組合邏輯電路。注意：74LS138有3個附加的使能控制端G1、G2A和G2B。當G11、G2AG2B0時，譯碼器處于工作狀態(tài)，否則譯碼器被禁止，所有輸出端被封鎖為高電平。（2）數(shù)據(jù)選擇器74LSl51在數(shù)字信號的傳輸過程中，有時需要從一組輸入數(shù)據(jù)中選出某一個來，這時就要用到數(shù)據(jù)選擇器（或稱為多路開關）。3設計范例例一：設計一個三人表決電路。執(zhí)行功能是：少數(shù)服從多數(shù)，多數(shù)贊成時決議通過生效。要求用

14、與非門實現(xiàn)。解：（1）據(jù)題意進行邏輯分析、設計，并列出真值表。邏輯分析：在此邏輯問題中，設A、B、C為三個輸入變量，分別代表參加表決的邏輯變量，變量為1表示贊成，為0表示反對；設F為輸出變量，表示表決結果，為1表示通過，為0表示反對通過。列出真值表如表3-1所示。表3-1 三人表決電路的真值表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1（2）根據(jù)真值表3-1寫出F的與或表達式。 即：F = BC + AC + AB + ABC - 式經(jīng)化簡得：F = AC + AB + BC - 由于題意要求用

15、與非門實現(xiàn)，所以要對進行變換為“與非門”形式。 即：F = =（3）根據(jù)式畫出其邏輯電路圖（附有引腳編號），如圖3-1所示。圖3-1（4）在實驗箱上搭成邏輯電路，并進行驗證。結論：該設計電路的邏輯功能完全符合三人表決功能的需要。實驗任務及要求1、設計一個一位全減器電路。解：（1）據(jù)題意進行邏輯分析、設計，并列出真值表。邏輯分析：在全減器電路中，設定Ai為被減數(shù)，Bi為減數(shù)，Ci-1為來自低位的借位，Di為輸出兩數(shù)之差，Ci 為向高位的借位。列出真值表如表3-1所示。表3-1 一位全減器真值表結果Ai （被減數(shù)）Bi （減數(shù)）Ci-1 （低位的借位）Di （差）Ci （高位的借位） 0 0 0

16、0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1（2）根據(jù)真值表寫出Di 、 與或式邏輯表達式。并要求將表達式轉(zhuǎn)化為用74LS138和與非門實現(xiàn)的形式， Di = Ci = （3）畫出邏輯電路圖。   （4）在實驗箱上搭成設計電路，然后驗證其邏輯功能，得出設計結論。2、設計一個用三個開關控制一盞燈的邏輯電路。電路要求任何一個開關都能控制燈的亮滅。方法一：用74LS86實現(xiàn)。方法二：用74LS138和74LS20實現(xiàn)。方法三：用74LS151數(shù)據(jù)選擇器實現(xiàn)。解：（1）據(jù)題意進行邏輯分析、設計，并列出真值表。邏輯分析：用變量A、B、C表

17、示三個開關，開關閉合用“1”表示，開關斷開用“0”表示；燈亮用F=1表示，燈滅用F=0表示。列出真值表如表3-2所示。 表3-2 三個開關控制一盞燈的真值表結果開關A開關B開關C燈F 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 方法一：用74LS86實現(xiàn)。（2）根據(jù)真值表寫出邏輯表達式。并按要求將表達式轉(zhuǎn)化為用74LS86實現(xiàn)的形式，（3）畫出邏輯電路圖。（4）在實驗箱上搭成設計電路，然后驗證其邏輯功能，得出設計結論：方法二：用74LS138和74LS20實現(xiàn)。（2）根據(jù)真值表寫出邏輯表達式。并要求將表達式轉(zhuǎn)化為用74LS138和與非門實

18、現(xiàn)的形式，（3）畫出邏輯電路圖。（4）在實驗箱上搭成設計電路，然后驗證其邏輯功能，得出設計結論。方法三：用74LS151數(shù)據(jù)選擇器實現(xiàn)。實驗步驟同方法三中（2）、（3）、（4）. 提示：輸入變量A、B、C分別接到74LS151的數(shù)據(jù)輸入端作為選擇變量，把F的值放在對應的待選擇數(shù)據(jù)上，Y0Y7分別接1001 0110 。思考題1、總結用MSI和SSI設計組合邏輯電路的方法與兩種方法的異同。2、完成同一邏輯功能是否用MSI器件一定比用SSI器件簡單？舉例說明。3、你在設計電路與實驗調(diào)試電路中遇到哪些問題？你是如何分析和解決這些問 題的？實驗四 常用中規(guī)模集成時序邏輯電路的功能及應用一、實驗目的1、

19、掌握常用中規(guī)模集成時序邏輯電路的測試方法。2、掌握常用中規(guī)模集成計數(shù)器，寄存器的邏輯功能。3、掌握常用中規(guī)模集成時序邏輯電路的應用及功能擴展。二、實驗設備與器件1、 數(shù)字電路實驗箱。2、萬用表。3、雙列直插式組件74LS194四位雙向移位寄存器（16腳）一片74LS161同步四位二進制加法計數(shù)器（16腳）一片74LS90異步二一五一十進制計數(shù)器（14腳）一片74LS00四2輸入與非門（14腳）一片三、實驗原理和內(nèi)容1、二進制計數(shù)器功能測試74LS161是四位二進制同步加法計數(shù)器，帶有異步清零和同步預置及使能功能，Rd為異前清0輸入端，LD為同步預置輸入端，S1，S2為使能端。D3D0為預置輸入

20、數(shù)據(jù)端。Q3Q0為計數(shù)輸出，C為進位輸出端。表31為74LS161的功能表。表3-1 74LS161的功能表清零RD預置LD使能時鐘預置數(shù)據(jù)輸入輸出S1S2CPD0D1D2D3Q0Q1Q2Q3L××××××××LLLLHL××D0D1D2D3D0D1D2D3HHL××××××保持HH×L×××××保持HHHH××××計數(shù)圖31 74LS1

21、61基本測試電路按圖31連接測試電路，并按以下步驟進行測量。（1）Rd=0，測量其輸出，說明其功能。（2）Rd=1,LD=0,CP；測量輸出，說明其功能。（3）Rd=1,LD=1,EP=1,ET=O,CP；測量輸出，說明其功能。（4）Rd=1,LD=1,EP=0,ET=1,CP；測量輸出，說明其功能。（5）Rd=1,LD=1,EP=1,ET=1,CP；測量輸出，并畫出狀態(tài)轉(zhuǎn)換圖，說明其功能。2、十進制計數(shù)器的功能測試74LS90為二五十進制計數(shù)器，S9（1），S9（2）為置九輸入端，R0（1），R0（2）為清零輸入端，CP0為二進制數(shù)器輸入端，對應輸出為Q0，CP1為五進制計數(shù)器的輸入端，對應

22、的輸入為Q3，Q2，Q1。表32是74LS90的功能表。自行安排測試電路，測試其置九、清零和二進制，五進制及十進制計數(shù)功能。表32 74LS90功能表復位輸入置位輸入時鐘輸出R0（1）R0（2）S9（1）S9（2）CPQ0Q1Q2Q3HHL××LLLLHH×L×LLLL××HH×HLLHL×L×CPo一位二進制計數(shù)（Q0）L××LCP1三位五進制計數(shù)(Q3Q2Q1)×LL×CP0四位十進制計數(shù)(Q3Q2Q1Q0)×L×L計數(shù)3、任意進制計數(shù)器圖3

23、2為74LS161加上反饋清零后構成的十二進制計數(shù)器。（1）連接電路測試其計數(shù)狀態(tài)轉(zhuǎn)換關系。（2）自行修改電路用反饋預置實現(xiàn)相同狀態(tài)轉(zhuǎn)換關系。圖32 74LS161應用電路4、移位寄存器功能測試74LS194為四位雙向移位寄存器，Rd為異步清定輸入端，S1，S0為功能控制端，配合CP正沿可實現(xiàn)保持、左移、右移和并行輸入的功能。表33 74LS194的功能表。自行設計測試電路，測試其功能。33 74LS194的功能表序號清零RD輸入輸出控制信號串行輸入時鐘脈沖CP并行輸入QDQCQBQAS1S0左移DSL右移DSRABCD1L××××××

24、;×××LLLL2H××××H(L)××××3HHH××DCBADCBA4HHLH×××××H5HHLL×××××L6HLH×H××××H7HLH×L××××L8HLL×××××××四、實驗報告要求1

25、、按實驗內(nèi)容要求記錄實驗數(shù)據(jù)，說明其邏輯功能。2、若發(fā)生故障，試給出原因分析。3、總結中規(guī)模集成計數(shù)器構成任意進制計數(shù)器的方法。4、回答思考題。五、思考題1、同步預置與異步預置，在設計應用電路時有何不同。實驗五 時序邏輯電路的設計一、實驗目的1、掌握時序邏輯電路的一般設計方法。2、掌握用中規(guī)模集成計數(shù)器構成任意進制計數(shù)器的方法。3、掌握中規(guī)模集成計數(shù)器的擴展。二、設計要求1、試分別用74LS161、74LS90設計一個七進制計數(shù)器。2、試選用合適器件實現(xiàn)下列狀態(tài)轉(zhuǎn)換圖。000100100011010001010110011100013、試用兩片74LS90設計一個100進制計數(shù)器，再將其轉(zhuǎn)化為60進制計數(shù)器。4、試用兩片74LS161采用三種不同的方法設計一個24進制計數(shù)器。三、實驗報告要求1、要求有詳細的設計過程及設計原理電路圖。2、要求列出詳細的設備及元器件清單。3、要求擬定實驗測試方法、步驟及數(shù)據(jù)測試表格。4、要求畫出電路接線圖，列出電路測試數(shù)據(jù)表。5、回答思考題。四、思考題1、總結用中規(guī)模集成計數(shù)器構成任意進制計數(shù)器的方法？2、總結時序邏輯電路的自啟動設計方法？并舉例說明。3、你在設計電路與實驗調(diào)試電路中遇到哪些問題？你是如何分析和解決這些問題的？附錄 常用芯片引腳圖74LS00 四2輸入與非門 74LS04 六反相器74LS90 二-五