(完整word版)計算機組成原理試題及答案

1、計算機組成原理題集含答案 題庫題目總數(shù)： 293第一章 單選題1、控制器、運算器和存儲器合起來一般稱為（主機）：I/O 部件內存儲器外存儲器主機2、馮?諾依曼機工作方式的基本特點是（按地址訪問并順序執(zhí)行指令）按地址訪問并順序執(zhí)行指令精確結果處理存儲器按內部地址訪問自動工作3、輸入、輸出設備以及輔助存儲器一般統(tǒng)稱為（外圍設備）I/O 系統(tǒng)外圍設備外存儲器執(zhí)行部件4、計算機硬件能直接識別和執(zhí)行的語言是（機器語言）：高級語言匯編語言機器語言符號語言 判斷題5、若某計算機字代表一條指令或指令的一部分，則稱數(shù)據字（ 錯） 。6、若某計算機字是運算操作的對象，即代表要處理的數(shù)據，則稱指令字（錯）。7、數(shù)字

2、計算機的特點：數(shù)值由數(shù)字量（如二進制位）來表示，運算按位進行。（對）8、模擬計算機的特點：數(shù)值由連續(xù)量來表示，運算過程是連續(xù)的。（對）填空題9、系統(tǒng)軟件包括：服務程序、語言程序、（操作系統(tǒng)） 、數(shù)據庫管理系統(tǒng)。10、 計算機系統(tǒng)的發(fā)展按其核心部件采用器件技術來看經歷了五代的變化，分別是（電子管） 、（晶體管） 、（集成電路）、（大規(guī)模集成電路）、（巨大規(guī)模集成電路） 五個部分。11、 計算機系統(tǒng)是一個由硬件和軟件組成的多級層次結構，這通常由 （微程序級） 、（一般機器級） 、（操作系統(tǒng)級）、（ 匯編語言級）和（高級語言級）等組成，在每一級上都可以進行（程序設計）。12、 計算機的軟件一般分為（

3、系統(tǒng)軟件）和（應用軟件）兩大部分。13、 計算機的硬件基本組成包括（控制器）、（運算器）、（存儲器）、（輸入設備）和（輸出設備）五 個部分。簡答題14、什么是存儲容量？什么是單元地址？存儲器所有存儲單元的總數(shù)稱為存儲器的存儲容量。滅個存儲單元都有編號，稱為單元地址。15、什么是外存？簡述其功能。外存：為了擴大存儲容量，又不使成本有很大的提高，在計算機中還配備了存儲容量更大的磁盤存儲器和 光盤存儲器，稱為外存儲器，簡稱外存。外存可存儲大量的信息，計算機需要使用時，再調入內存。16、什么是內存？簡述其功能。內存：一般由半導體存儲器構成，裝在底版上，可直接和CPU 交換信息的存儲器稱為內存儲器，簡稱

4、內存。用來存放經常使用的程序和數(shù)據。17、 指令和數(shù)據均存放在內存中，計算機如何區(qū)分它們是指令還是數(shù)據？取指周期中從內存讀出的信息流是指令流，而在執(zhí)行器周期中從內存讀出的信息流是數(shù)據流。18、 什么是適配器？簡述其功能。適配器是外圍設備與主機聯(lián)系的橋梁，它的作用相當于一個轉換器，使主機和外圍設備并行協(xié)調的工作。19、什么是 CPU?簡述其功能。運算器和控制器合在一起稱為中央處理器，簡稱CPU 它用來控制計算機及進行算術邏輯運算。20、馮諾依曼體系結構要點二進制；存儲程序順序執(zhí)行；硬件由運算器、控制器、存儲器、輸入設備、輸出設備組成。第二章單選題1 、下列數(shù)中最小的數(shù)為（ c）：101001B5

5、2Q29D233H2、一個 8 位二進制整數(shù)，采用補碼表示，且由3 個“1”和 5 個“0”組成，則其最小值是（ c）-32-125 -33、 若某數(shù) x 的真值為-0.1010，在計算機中該數(shù)表示為1.0110，則該數(shù)所用的編碼方法是（b）碼:原-127補反移4、某數(shù)在計算機中用 8421BCD 碼表示為 0111 1000 1001，其真值是：（a） 789D789H1887D11110001001B 5、 float型數(shù)據通常用 IEEE754單精度浮點數(shù)格式表示.若編譯器將 float型變量 x 分配在一個 32 位浮點 寄存器 FR!中，且 x=-8.25,_則 FR1 的內容是（a

6、 ）C1040000HC2420000HC1840000HC1C20000H6、不屬于 ALU 的部件有（d）加法器或乘法器移位器邏輯運算部件指令寄存器7、處理器中的 ALU 采用（b ）來實現(xiàn)時序電路組合邏輯電路控制電路模擬電路8、當且僅當 （ a） 發(fā)生時 , 稱為浮點數(shù)溢出 （ 上溢 ）階碼上溢尾數(shù)上溢尾數(shù)與階碼同時上溢尾數(shù)或階碼上溢9、某浮點數(shù)采用 IEEE754 單精度格式表示為 C5100000H,則該數(shù)的值是（b）（注：選項中內的值為上標）-1.125*210 -1.125*211-0.125*210-0.125*21110、在 C 程序中，int 類型的變量 x 的值為-108

7、8。程序執(zhí)行時，x 先被存放在 16 位的寄存器 R1 中，然后被 算術右移 4 位。則此時 R1 中的內容以 1 6 進制表示是( b)FBC0HFFBCH0FBCH87BCH11 、補碼表示的 8 位二進制定點小數(shù)所能表示數(shù)值的范圍是 (b)-0.1111111B0.1111111B-1.0000000B0.1111111B-0.1111111B1.0000000B-1.0000000B1.0000000B12、 下列數(shù)中最大的是 (a)10000000B125O10000110(BCD 碼)55H13、 某機字長 32 位，其中 1 位符號位， 31 位表示尾數(shù)。若用定點小數(shù)表示，則最大

8、正小數(shù)為： (b)+( 1 -2-32 )+( 1 -2-31 )2-322-3114、若浮點數(shù)尾數(shù)用補碼表示，則判斷運算結果是否為規(guī)格化數(shù)的方法是：（c） 階符與數(shù)符相同為規(guī)格化數(shù)階符與數(shù)符相異為規(guī)格化數(shù)數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù)15、 算術/邏輯運算單元 74181ALU 可完成：（c）16 種算術運算功能16 種邏輯運算功能16 種算術運算功能和 16 種邏輯運算功能4 位乘法運算和除法運算功能判斷題16、 ASCII 碼即美國國家信息交換標準代碼。標準ASCII 碼占 9 位二進制位，共表示 512 種字符。（錯）17、 引入浮

9、點數(shù)的目的是在位數(shù)有限的前提下，擴大數(shù)值表示的范圍。（對）18、 機器碼是信息在計算機中的二進制表示形式。（對）填空題19、 設有七位二進制信息碼 0110101 ， 則低位增設偶校驗碼后的代碼為 （ 01101010 ） 。20、 兩個 BCD 碼相加，當結果大于 9 時，修正的方法是將結果（加 6）,并產生進位輸出。21、 浮點運算器由（階碼運算器）和（尾數(shù)運算器）組成，它們都是（定點）運算器。只要求能執(zhí)行（階 碼運算器）運算，而（加法和減法）要求能進行（位數(shù)運算器）運算。22、 現(xiàn)代計算機的運算器一般通過總線結構來組織。按其總線數(shù)不同，大體有（單總線結構）、（雙總線 結構）和（三總線結構

10、）三種形式。23、 提高加法器運算速度的關鍵是 （降低進位信號的傳播時間） 。 先行進位的含義是 （低有效位的進位信 號可以直接向最高位傳遞）。24、 對階時，使（?。╇A向（大）階看齊，使（小）階的尾數(shù)向（右）移位，每（右）移一位，其階碼加 一，直到兩數(shù)的階碼相等為止。25、在進行浮點加法運算時，需要完成為（ 0 操作數(shù)檢查）、（階碼加 /減操作）、（尾數(shù)乘 / 除操作）、 （結果規(guī)格化）、（舍入處理）和（確定積的符號）等步驟。26、 按 IEEE754 規(guī)范，一個浮點數(shù)由（符號位S）、（階碼 E）、（尾數(shù) M）三個域組成，其中的值等于 指數(shù)的加上一個固定。27、 移碼表示法主要用于表示（浮點

11、數(shù)）的階碼 E,以利于比較兩個（指數(shù)）的大小和（對階）操作。28、（ 26H 或 63H）異或 1350 的值為（58D）。29、為了提高運算器的速度，可以采用（先行）進位、（陣列）乘除法、流水線等并行措施。30、 設機器數(shù)字長為 8 位（含 1 符號位），若機器數(shù)為 81H（十六進制），當它分別代表原碼、補碼、反碼和移碼時，等價的十進制整數(shù)分別為（ -1 ）、 （ -127）、 （ -126）和（ 1） 計算題31、 X 的補碼為：10101101,用負權的概念計算 X 的真值。X=1*+1*+1*+1*+1*+=-8332、已知 A=2- 101X（-0.1010000） ，B=2- 10

12、0X0.1110110，按浮點運算方法計算A+B.（ 方括號內是階碼 ）11100;00.100111033、設浮點數(shù)字長 16 位，其中階碼 4 位（含 1 位階符），尾數(shù) 12 位（含 1 位數(shù)符） ，將 51/128 轉換成二進制規(guī)格化浮點數(shù)（要求階碼采用移碼，尾數(shù)采用補碼，二進制表示）。并給出 此浮點數(shù)格式的規(guī)格數(shù)表示范圍。正確答案： 0， 111；0.11001100000正數(shù) 2-927*（1-2-11）負數(shù)34、設階為 5 位（包括 2 位階符）, 尾數(shù)為 8 位（包括 2 位數(shù)符）, 階碼、尾數(shù)均用補碼表示 , 完成下列取值的X+Y , X-Y運算：(1) X=2-011X0.

13、100101 Y=2 -010X(-0.0111 10)1)將 y 規(guī)格化得：y=x(-0.111100) x 浮=1101, 00.100101y浮=1101,11.000100-y 浮=1101, 00.111100 對階 AE補=Ex補 +-Ey補=1101+0011=0000Ex=Ey 尾數(shù)相加 相加 相減 00.100101 00.100101+11.000100 +00.111100 - 11.101001 01.100001 x+y浮=1101,11.101001 左規(guī)x+y浮=1100,11.010010 x+y=x(-0.101110)x-y浮=1101,01.100001

14、右規(guī)x-y浮=1110,00.1100001舍入處理得x-y浮=1110,00.110001 :心-y=X0.11000135、 已知 X 和 Y,用變形補碼計算 X-Y,同時指出運算結果是否溢出。(1)X=0.11011Y= -0.11111 (2) X=0.10111 Y=0.11011 (3) X=0.11011 Y=-0.10011解：(1)先寫出 x 和 y 的變形補碼，再計算它們的差x補=00.11011y補=11.00001-y 補=00.11111 x-y 補=x補 +-y補=00.11011+00.11111=01.11010T運算結果雙符號不相等.為正溢出X-Y=+1.11

15、01B ( 2)先寫出 x 和 y 的變形補碼,再計算它們的差 x 補=00.10111y補=00.11011-y 補=11.00101 x-y 補=00.1011 1+11.00101=11.11100 :心-y=-0.001B 無溢出 (3)先寫出 x和 y 的變形補碼，再計算它們的差x補=00.11011y補=11.01101-y補=00.10011 x-y 補=x補 +-y補=00.11011+00.10011=01.01110T運算結果雙符號不相等.為正溢出 X-Y=+1.0111B36、 已知 X 和 Y,用變形補碼計算 X+Y,同時指出運算結果是否溢出。(1) X=0.11011

16、Y=0.00011 (2) X= 0.11011 Y= -0.10101(3) X=-0.10110 Y=-0.00001解：(1)先寫出 x 和 y 的變形補碼再計算它們的和x補=00.11011y補=00.00011x+y補=x補 +y補=00.11011+00.00011=0.11110 /-x+y=0.1111B 無溢出。 (2)先寫出 x 和 y 的變形補碼再計算它們的和x補=00.11011y補=11.01011x+y補=x補 +y補=00.11011+11.01011=00.00110 /-x+y=0.0011B 無溢出。(3)先寫出 x 和 y 的變形補碼再計算它們的和 x補=

17、11.01010y補=11.11111 x+y 補=x補 +y補=11.01010+11.1111 仁 11.01001 /-x+y= -0.10111B 無溢出37、 寫出十進制數(shù) -5 的 IEEE754 編碼。寫出十進制數(shù) -5 的 IEEE754 編碼簡答題38、 某加法器進位鏈小組信號為C4C3C2C1，低位來的信號為 C0，請分別按下述兩種方式寫出C4C3C2C1的邏輯表達式。( 1) 串行進位方式( 2) 并行進位方式解：(1)串行進位方式： 8= G1+P1C0 其中：G1=A1B1 P 仁 A1 B1C2=G2+P2CG2=A2B2 P2=A2 B2 C3=G3+P3C2 G

18、3=A3B3，P3=A3 B3 C4=G4+P4C3 G4=A4B4D4=A4 B4 (2)并行進位方式：8= G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P其中 G1-G4, P1-P4表達式與串行進位方式相同。39、 什么是奇偶校驗碼？奇偶校驗碼用于檢驗信息在傳輸、存儲和處理過程中出現(xiàn)的錯誤。奇偶校驗碼只是一種最簡單的檢錯碼， 只能檢錯不能糾錯，且僅能檢出奇數(shù)個錯誤。40、 簡述計算機中采用二進制代碼的優(yōu)點。( 1 )技術上容易實現(xiàn)； ( 2)運算規(guī)則簡單；( 3)可借

19、助于邏輯代數(shù)來分析、研究；(4) 與其它進制的轉換容易。第三章單選題1、下面說法正確的是 C半導體 RAM 言息可讀可寫，且斷電后仍能保持記憶半導體 RAM 屬揮發(fā)性存儲器，而靜態(tài)的RAM 存儲信息是非揮發(fā)性的靜態(tài) RAM 動態(tài) RAM 都屬揮發(fā)性存儲器，斷電后存儲的信息將消失ROM 不用刷新，且集成度比動態(tài) RAM 高，斷電后存儲的信息將消失2、 存儲單元是指： C存放一個二進制信息位的存儲元存放一個機器字的所有存儲元集合存放一個字節(jié)的所有存儲元集合存放兩個字節(jié)的所有存儲元集合3、 采用虛擬存儲器的主要目的是 B提高主存儲器的存取速度擴大存儲器空間，并能進行自動管理提高外存儲器的存取速度擴大

20、外存儲器的存儲空間4、 某 SRAM 芯片，存儲容量為 64KX16 位，該芯片的地址線和數(shù)據線數(shù)目為：D 64 , 1616， 6464， 816， 165、 計算機系統(tǒng)中的存貯器系統(tǒng)是指： dRAM 存貯器ROM 存貯器主存貯器內存貯器和外存貯器6、 交叉存儲器實質上是一種（a）存儲器，它能執(zhí)行獨立的讀寫操作多模塊，并行 多模塊，串行整體式，并行 整體式，串行7、相聯(lián)存儲器是按 (c) 進行尋址的存儲器地址指定方式堆棧存取方式內容指定方式地址指定與堆棧存取方式結合8 在主存和 CPU 之間增加 cache 的目的是 c增加內存容量提高內存的可靠性解決 CPU 與內存之間的速度匹配問題增加內

21、存容量，同時加快存取速度9、 存儲周期是指 b存儲器的讀出時間存儲器進行連續(xù)讀和寫操作所允許的最短時間間隔存儲器的寫入時間存儲器進行連續(xù)寫操作所允許的最短時間間隔判斷題10、 存儲元存儲八位二進制信息，是計算機存儲信息的最小單位。錯11 、 存儲器帶寬指單位時間里存儲器 所存取的信息量，是衡量數(shù)據傳輸?shù)闹匾笜恕３Ｓ脝挝挥校何?/秒或字節(jié) / 秒。對12、 Cache 主要強調大的存儲容量，以滿足計算機的大容量存儲要求。錯13、 外存(輔存)主要強調快速存取，以便使存取速度與CPU 速度相匹配。錯14、 計算機存儲器功能是記憶以二進制形式表示的數(shù)據和程序。對填空題15、 DRAM 存儲器的刷新

22、一般有（集中式）、（分散式）和（異步式）三種方式，之所以刷新是因為（有電荷泄漏，需要定期補充）。16、 虛擬存儲器只是一個容量非常大的存儲器（邏輯）模型，不是任何實際的（物理）存儲器，按照主存- 外存層次的信息傳送單位不同，虛擬存儲器有（段）式、（頁）式和（段頁式）三類。17、 虛擬存儲器指的是（主存）層次，它給用戶提供了一個比實際空間大得多的（虛擬地址）空間。18、 主存與 CACH 啲地址映射有（全相聯(lián)）、（直接）、（組相聯(lián)）三種方式。19、 雙端口存儲器和多模塊交叉存儲器屬于（并行）存儲器結構，前者采用（空間并行）技術，后者采用 （時間并行）技術。20、 CPU 能直接訪問由（CACHE

23、 和（內存），但不能直接訪問（外存）。21、 存儲器的技術指標主要有（存儲容量）、（存取時間）、（存儲周期）和（存儲器帶寬）。22、 對存儲器的要求是（容量大）， （速度快）， （成本低），為了解決這三方面的矛盾， 計算機采用（多 級存儲）和體系結構。計算題23、 CPU 執(zhí)行一段程序時，CACHED 成存取的次數(shù)為 5000 次，主存完成存取的次數(shù)為200 次。已知 CACHE 存取周期為 40ns，主存存取周期為 160ns。分別求 CACH 啲命中率 H 平均訪問時間 Ta 和 CACHE 主存系統(tǒng) 的訪問效率 e。（ 1 ） h = 5000/（5000+200） = 96.15%。（

24、2）ta = hxtc+（1 - h）xtm = 40X96.15%+（1 -96.15%）X160 = 44.62ns。（3）e = tc/ta = 40/44.62 = 89.65%。24、已知 cache/ 主存的效率是 85%，平均訪問時間為 60ns， cache 比主存快 4 倍，求主存的存取周期和 cache 的命中率。解：因為：ta = tc / e 所以：tc = taXe = 60X0.85 = 510ns （cache存取周期）因為：e = 1 / r + （1- r ）H tm = tcXr =510X4 = 204ns （主存存取周期）所以： H = 2.4 / 2.

25、55 = 0.9425、 設某 RAM 芯片，其存儲容量為 16KX8位，問：1）該芯片引出線的最小數(shù)目應該是多少？2）存儲器 芯片的地址范圍是多少？解：(1) 16K=2 的 14 次方，所以地址線為 14 根，字長為 8 位，所以數(shù)據線為 8 根，加上芯片片選信號 CS, 讀信號 RD,寫信號 WR 電源線，地址線，器引出線最小數(shù)目應該為27 跟。(2)存儲器芯片的地址范圍為：0000H3FFFF。26、 有一個 16KX16 的存儲器，用 1KX4的 DRAM 芯片(內部結構為 64X佝構成，設讀/寫周期為 0.1ms， 問：1)采用異步刷新方式，如單元刷新間隔不超過2ms，則刷新信號周

26、期是多少？ 2)如采用集中刷新方式，存儲器刷新一遍最少用多少讀/寫周期？死時間率多少？解(1)刷新信號間隔為 2MS/64=31.25MS,此即刷新信號周期(2)設 T為讀/寫周期，且列向 16 組同時進行刷新，則所需刷新時間為64T,已知 T=0.1MS,則死亡時間率 =64T/2000*100%=0.32%。27、 設存儲器容量為 32M 字，字長 64 位，模塊數(shù) m=4,分別用順序方式和交叉方式進行組織。若存儲周期 T=200ns，數(shù)據總線寬度為 64 位，總線傳送周期 t=50ns。問：順序存儲器和交叉存儲器的平均存取時間、 帶寬各是多少？28、 某磁盤組共有 4 個記錄面，每毫米

27、5 道，每道記錄信息為 12 288B，最小磁道直徑為 230 毫米，共有275 道，磁盤轉速為 3000 轉 / 分。( 1 )最低位密度是多少？( 2)數(shù)據傳輸率是多少？(3) 平均等待時間是多少？( 1 ) 11.58b/mm(2) 614400B/s(3) 10ms29、 某磁盤組有 5 個記錄面，每個記錄面的內磁道直徑為22cm,外磁道直徑為33cm,最大位密度為 1600bit/cm，道密度為 80 道/cm，轉速為 3600 轉/分。(1 )計算每條磁道的容量；(2) 計算磁盤的數(shù)據傳輸率；(3) 計算平均等待時間。(1) 每條磁盤的容量是 110525B(2)6631680B/

28、S(3)8.33ms簡答題30、說出至少三種加速 CPU 和存儲器之間有效傳輸?shù)拇胧４穑褐饕校?1） 加長存儲器的字長 2） 采用雙端口存儲器 3） 加入 CACHE 4） 采用多體交叉存儲器31、存儲保護主要包括哪幾個方面？答：存儲保護一般涉及存儲區(qū)域保護和訪問方式保護兩大方面。前者主要有頁表保護、鍵保護、環(huán)保護等方式，后者則主要考慮對主存信息使用的讀、寫、執(zhí)行三種方式的保護。32、計算機存儲系統(tǒng)分為哪幾個層次？答：計算機存儲系統(tǒng)一般指：CPU 內的寄存器、CACHE 主存、外存、后備存 儲器等五個層次應用題33、 主存容量為 4MB 虛存容量為 1GB 則虛存地址和物理地址各為多少位？

29、如頁面大小為4KB,則頁表長 度是多少？解（1）；虛擬容量 1GB 對應地址為 30 位；主存容量 4MB 對應地址為 22 位（2）;1GB/4KB=256K34、 CPU 執(zhí)行一段程序時，cache 完成存取的次數(shù)為 2420 次，主存完成存取的次數(shù)為 80 次，已知 cache 存 儲周期為 40ns，主存存儲周期為 240ns，求 cache/主存系統(tǒng)的效率和平均訪問時間。35、 某機器中，已知配有一個地址空間為0000H-3FFFH 的 ROM 區(qū)域。 現(xiàn)在再用一個 RAM 芯片（8KX8）形成40KX16 位的 RAM 區(qū)域，起始地址為 6000H,假定 RAM 芯片有/CS 和/

30、WE 信號控制端。CPU 勺地址總線為 A15-A0， 數(shù)據總線為 D15-D0,控制信號為 R/W（讀/寫），/MREQ訪存），要求：（1）畫出地址譯碼方案。（2）將 ROM 與 RAM 同 CPU 連接。36、用16KX8位的 DRAM芯片組成 64KX32位存儲器， 畫出該存儲器的組成邏輯框圖。37、 某機字長 8 位， 用 4K*8 位的 RAM 芯片和 2K*8 位的 ROM 芯片設計一個容量為 16K字的存儲器，其中 RAM 為高 8K 字，ROM 為低 2K 字，最低地址為 0。（ 1 ）地址線和數(shù)據線各為多少根？（2）各種芯片的數(shù)量是多少？(3)請畫出存儲器結構圖及與 CPU

31、的連接圖 1)地址線 14 根，數(shù)據線 8 根；( 2 ) 2 片 RAM， 1 片 ROM；38、下圖為某 16 位機的主存空間構成示意圖，其中 RAM 為 8K*16 的隨機存儲器，ROM位 8K*16 位的只讀存儲器。仔細分析該圖，并按要求答題。(1 )該存儲器最大空間有多少？已經構成的空間有多少？(2)圖中構成的地址空間分布是怎樣的？畫出地址空間分布圖。某 8 位機地址 16 位，用 8K*8 位的 ROM 芯片和 8K*8 位的 ram 芯片組成存儲器，按字節(jié)編址，其中 RAM 的地 址為 0000H5FFFH ROM 勺地址為 6000H9FFFH 要求：(1 )畫出存儲器空間分布

32、圖，并確定需要的RAM 以及 RAM 芯片數(shù)量；(2 )畫出此存儲器組成結構圖及與CPU 的連接圖。( 1 )圖略；需要 3 片 RAM， 2 片 ROM；(2)圖略。第四章單選題1、 用某個寄存器的值做操作數(shù)地址的尋址方式稱為(D)尋址。直接間接寄存器寄存器間接2、 堆棧尋址方式中，設 A 為累加器，SP 為堆棧指示器，MSP 為 SP 所指示的棧頂單元，如果進棧的操作是： (A)- MSP, (SP)-1- SP, 那么出棧的操作應為： B(MSP)A, (SP)+1 SP(SP)+1SP, (MSP) A(SP)-1 SP, (MSP) A(MSP)A, (SP)-1 SP3、變址尋址方

33、式中，操作數(shù)的有效地址等于：C基值寄存器內容加上形式地址(位移量)堆棧指示器內容加上形式地址(位移量)變址寄存器內容加上形式地址(位移量)程序記數(shù)器內容加上形式地址(位移量)4、 從以下有關 RISC 的描述中，選擇最合適的答案。C采用 RISC 技術后，計算機的體系結構又恢復到早期的比較簡單的情況。為了實現(xiàn)兼容，新設計的 RISC?是從原來 CISC 系統(tǒng)的指令系統(tǒng)中挑選一部分實現(xiàn)的。RISC 的主要目標是減少指令數(shù)，提高指令執(zhí)行效率。RISC 設有乘、除法指令和浮點運算指令。5、 指令系統(tǒng)中采用不尋址方式的目的主要是(B )實現(xiàn)存儲程序和程序控制縮短指令長度，擴大尋址空間，提高編程靈活性可

34、以直接訪問外存提供擴展操作碼的可能并降低指令譯碼難度6、單地址指令中為了完成兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)外，另一個經常需采堆棧尋址方式( C)立即尋址方式隱含尋址方式間接尋址方式7、 寄存器間接尋址方式中，操作數(shù)處在( A)通用寄存器堆棧 主存儲器程序計數(shù)器8、指令的尋址方式有順序和跳躍兩種，采用跳躍尋址方式，可以實現(xiàn)（D）堆棧尋址程序的條件轉移程序的無條件轉移程序的條件轉移或無條件轉移判斷題9、引入操作數(shù)尋址方式目的有：縮短指令長度、擴大尋址范圍、提高編程靈活性等。對10、指令系統(tǒng)指一臺計算機中所有機器指令的集合，是表征計算機性能的重要因素。對填空題11、 一個較完善的指令系統(tǒng)

35、應包含： （數(shù)據傳送 ）類指令，（算術運算）類指令，（邏輯運算）類指令，程 序控制類指令， I/O 類指令，字符串類指令，系統(tǒng)控制類指令等。12、 根據操作數(shù)所在位置，指出其尋址方式（填空）：（1）操作數(shù)在寄存器中，為（寄存器直接）尋址方式。（ 2）操作數(shù)地址在寄存器，為（寄存器間接）尋址方式。（3）操作數(shù)在指令中，為（立即）尋址方式。（4）操作數(shù)地址（主存）在指令中，為（直接）尋址方式（5）操作數(shù)的地址，為某一寄存器內容與位移量之和可以是（相對）、（基址）、（變址）尋址方式。13、 指令尋址方式主要有（順序尋址方式）實現(xiàn)指令逐條順序執(zhí)行，PC+1-PC 和（跳躍尋址方式） 實現(xiàn)程序轉移）。1

36、4、 從計算機指令系統(tǒng)的角度看當前的計算機指令系統(tǒng)結構分為兩大類：（復雜指令集計算機） 、（精簡指令集計算機）。15、 地址碼表示（操作數(shù)的地址）。以其數(shù)量為依據，可以將指令分為（零地址指令） 、和（一地址指令） （二地址指令）（三地址指令）（多地址指令）等幾種。16、 二地址指令中，操作數(shù)的物理位置有三種型式，分別是（寄存器 -寄存器（RR ）型、（寄存器-存儲 器（RS ）型和（存儲器-存儲器（ss ）型。17、 堆棧是一種特殊的（數(shù)據）尋址方式，它采用（先進后出）原理。按結構不同分為（寄存器）堆棧和 （存儲器）堆棧。18、 形成操作數(shù)地址的方式，稱為（數(shù)據尋址）方式。操作數(shù)可以放在（專用

37、）寄存器、（通用）寄存器、和指令中。19、 形成指令地址的方式，稱為（指令尋址）方式，有（順序）尋址和（跳躍）尋址兩種。20、 指令字長度分為（單字長）、（半字長）、（雙字長）三種形式。21、 指令格式是指令用（二進制代碼）和表示的結構形式，指令格式由（操作碼）字段和（地址碼）兩字 段組成。22、 指令系統(tǒng)是表征一臺計算機（性能）的重要因素，它的（格式）和（功能）不僅直接影響到機器的硬 件結構，也影響到（系統(tǒng)軟件）。計算題23、 設某計算機數(shù)據線、地址線均是 8 位，有一條相對尋址的無條件轉移指令存于內存的20H 單元中，指 令給出的位移量 D=00010101B,該指令占用 2 個字節(jié)，試計

38、算：1）取該指令時 PC 的內容；2）該指令執(zhí)行 結束時 PC 的內容。由題：（1 ） PC=20H（2） Pc=PC+D+2=20H+2+00010101B=37H簡答題24、指令格式結構如下所示，試分析指令格式及尋址方式特點。31 25 24 23 20 19 01. 操作碼：頂長操作碼，可表示128 條指令；操作數(shù)：雙操作數(shù)，可構成RS 或 SS 型指令，有直接、寄存器、寄存器間接尋址方式。訪存范圍1M 可表示 16 個寄存器25、說明 RISC 指令系統(tǒng)的主要特點。指令條數(shù)少，指令長度固定，指令格式、尋址方式種類少，只有取數(shù)26、一個比較完善的指令系統(tǒng)應該包括哪幾類指令？數(shù)據傳送指令，

39、算術運算指令，邏輯運算指令，程序控制指令，輸入 / 輸出指令，堆棧指令，字符串指令， 特權指令。應用題27、一種單地址指令格式如下所示，其中I 為間接特征，X 為尋址模式，D 為形式地址。I , X, D 組成該指令的操作數(shù)有效地址 E。設 R 為變址寄存器，R1 為基值寄存器，PC 為程序計數(shù)器，請在下表中第一列位置 填入適當?shù)膶ぶ贩绞矫Q。第五章a 單選題1、一般機器周期的時間是根據（ A ）來規(guī)定的。主存中讀取一個指令字的時間主存中讀取一個數(shù)據字的時間主存中寫入一個數(shù)據字的時間主存中讀取一個數(shù)據字的時間/ 存數(shù)指令訪問存儲器。2、存放微程序的控制存儲器稱為：（ B）高速緩沖存儲器控制存儲

40、器虛擬存儲器主存儲器3、 以下敘述中正確描述的句子是：（A）同一個 CPU 周期中，可以并行執(zhí)行的微操作叫相容性微操作同一個 CPU 周期中，可以并行執(zhí)行的微操作叫相交性微操作同一個 CPU 周期中，可以并行執(zhí)行的微操作叫相斥性微操作同一個 CPU 周期中，可以并行執(zhí)行的微操作叫排他性微操作4、計算機操作的最小時間單位是： (A)時鐘周期指令周期CPU 周期微指令周期5、下列部件中不屬于控制器的是： (D)IR操作控制器PCPSW6、 同步控制是 :(C)只適用于 CPU 控制的方式只適用于外圍設備控制的方式由統(tǒng)一時序信號控制的方式所有指令執(zhí)行時間都相同的方式7、 在 CPU 中跟蹤指令后繼地

41、址的寄存器是：(B)MAR PC IR PSW判斷題8、 指令流水線中主要存在三種相關沖突：資源相關、數(shù)據相關及控制相關。對9、 并發(fā)性指兩個或兩個以上事件在同一時間間隔內發(fā)生。對10、硬布線控制器的缺點：增加了到控存中讀取微指令的時間，執(zhí)行速度慢。錯11、微程序控制器的優(yōu)點：規(guī)整性、靈活性、可維護性強。對12、微操作是執(zhí)行部件接受微命令后所進行的操作，是計算機硬件結構中最基本的操作對13、微命令指控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令，是構成控制信號序列的最小單位。對14、時鐘周期是 CPU 處理操作的最大時間單位。錯 15、微程序控制器屬于存儲邏輯型，以微程序解釋執(zhí)行機器指令，采用

42、存儲邏輯技術實對16、 地址寄存器用于存放當前執(zhí)行的指令碼，供進行指令譯碼。錯17、 程序計數(shù)器用于存放 CPU 正在執(zhí)行的指令的地址。錯18、 指令寄存器用于保存當前 CPU 所要訪問的內存單元的地址。錯填空題19、 請在括號內填入適當答案。 在 CPU 中: （1）保存當前正在執(zhí)行的指令的寄存器是；（指令寄存器 IR）（2） 保存當前正要執(zhí)行的指令地址的寄存器是（程序計數(shù)器PC）； （3） 算術邏輯運算結果通常放在（通用寄存器）和（數(shù)據緩沖寄存器DR）。20、 硬布線器的設計方法是：先畫出（指令）流程圖，再利用寫出（布爾（邏輯）代數(shù)）綜合邏輯表達式， 然后用（門電路和觸發(fā)器）等器件實現(xiàn)。21、 微程序控制器由（控制存儲器）、（微指令寄存器 ）、（地址轉移邏輯）三大部分組成，其中（控 制存儲器）是 ROM 存儲器，用來存放（微程序）。22、 流水 CPU 中的主要問題是：（資源）相關、（數(shù)據）相關和（控制）相關。23、 并行處理技術主要有三種形式：（時間）并行、（空間）并行和（時間及空間）并行。24、 微程序設計技術是利用 （軟件） 方法設計 （控制器） 的一門技術， 具有規(guī)整性、 （靈活性）、可維護 性等一系列優(yōu)點。25、 微指令格式中，微指令的編碼通常采用以下三種方式：（直接表示法）、（編碼表示法）和（混合表 示法）。26、 由于數(shù)據通路之間的結構關系