東南大學(xué)soc課件12_低功耗設(shè)計(jì)(3學(xué)時(shí))

1、1SoC低功耗設(shè)計(jì)低功耗設(shè)計(jì)2目錄目錄 功耗基本原理功耗基本原理 門(mén)控時(shí)鐘技術(shù)（Clock Gating） 多電壓域技術(shù)（Multi-Voltage） 電源門(mén)控技術(shù)（Power-Gating） 低功耗技術(shù)在SEP0611中的應(yīng)用 低功耗前沿技術(shù)介紹電路的功耗組成電路的功耗組成 動(dòng)態(tài)功耗（Dynamic Power） 切換功耗（Switching Power）：在晶體管翻轉(zhuǎn)時(shí)的電流以及負(fù)載電容充放電造成功率消耗 短路功耗（Internal Power）：在CMOS導(dǎo)通瞬間，產(chǎn)生一條從電源到地的短路電流，產(chǎn)生的功耗 靜態(tài)功耗（Static Power） 由于漏電流（Leak Current）的存在

2、產(chǎn)生的，在晶體管不導(dǎo)通時(shí)，電路本身仍存在微小電流，從而產(chǎn)生功率消耗3翻轉(zhuǎn)功耗翻轉(zhuǎn)功耗 由電源對(duì)負(fù)載充電電流以及負(fù)載對(duì)地放電電流，所產(chǎn)生的動(dòng)態(tài)功耗稱為翻轉(zhuǎn)功耗。 當(dāng)反相器輸入由1到0變化時(shí)，PMOS導(dǎo)通NMOS截止，電源對(duì)負(fù)載進(jìn)行充電操作，輸出由0到1. 輸入由1到0變化時(shí)，NMOS導(dǎo)通PMOS截止，輸出從1到0，負(fù)載對(duì)地放電操作。4短路功耗短路功耗 在輸入信號(hào)變化時(shí)，除了產(chǎn)生負(fù)載的充放電的電流外，還會(huì)產(chǎn)生短路電流。當(dāng)輸入電壓達(dá)到某一值時(shí)，在短時(shí)間內(nèi)PMOS和NMOS會(huì)同時(shí)開(kāi)啟，從而產(chǎn)生了短路功耗。這是由于產(chǎn)生了一個(gè)從電源到地的接近短路的導(dǎo)電通道。在很短的時(shí)間內(nèi)一個(gè)相對(duì)較大的瞬態(tài)開(kāi)路電流流過(guò)了兩

3、個(gè)晶體管。當(dāng)晶體管的閾值電壓較低或者工作速度較慢時(shí)會(huì)產(chǎn)生更多的內(nèi)部功耗。5靜態(tài)功耗靜態(tài)功耗 在早期的CMOS電路中漏電流是可忽略的，但是隨著芯片工藝尺寸的減小和閾值電壓的降低，內(nèi)部功耗正在顯著提高，在65nm及以下工藝時(shí)，靜態(tài)功耗占到整個(gè)芯片功耗的30%-50%。 靜態(tài)功耗主要是由反向偏置的PN結(jié)二極管電流、亞閾值電流、門(mén)柵感應(yīng)漏極泄露電流、門(mén)柵泄露電流產(chǎn)生的功耗組成。6靜態(tài)功耗靜態(tài)功耗 亞閾值電流：當(dāng)柵極輸入電壓小于閾值電壓時(shí)由于亞閾值 傳導(dǎo)所產(chǎn)生的靜態(tài)電流，此時(shí)器件工作在弱反型區(qū)，有電流從漏極流向源極，此電流叫亞閾值電流。在早期技術(shù)中，亞閾值電流是可以忽略的。但是，在較低的電源電壓和閾值電

4、壓下，柵電壓趨近器件的閾值電壓。亞閾值電流成指數(shù)形式增長(zhǎng)。7 柵極電流：隨著工藝尺寸的不斷減小，柵氧化層的厚度不斷減小，在柵極電壓VGS的作用下，直接從柵極通過(guò)柵氧化層流向襯底的電流，即柵極電流，它產(chǎn)生的原因主要有兩個(gè)：一是柵氧化層兩端PN結(jié)的隧穿效應(yīng)；二是熱電子注入效應(yīng)。8 柵導(dǎo)漏電流：當(dāng)器件柵漏之間的反偏電壓VGS很高時(shí)，會(huì)在柵漏間形成很強(qiáng)的電場(chǎng)，進(jìn)而會(huì)在柵極靠近漏極的附近形成一個(gè)高濃度的P型區(qū)域（對(duì)于NMOS管而言），同時(shí)會(huì)產(chǎn)生從漏極流向襯底的柵導(dǎo)漏電流。9 源漏區(qū)反偏二極管電流：反向偏置的pn結(jié)漏電流在CMOS電路中一直存在。從NMOS管的n型漏極到p型襯底，從n阱到p 型漏極的PMO

5、S 管，這種泄漏電流相對(duì)較小。 一旦晶體管上電，這些漏電流就會(huì)存在，它與時(shí)鐘頻率或開(kāi)關(guān)頻率無(wú)關(guān)。降低時(shí)鐘信號(hào)頻率或關(guān)閉時(shí)鐘頻率都無(wú)法使它減小。但是，通過(guò)降低電源電壓，或者完全切斷晶體管的供電，可以減小甚至消除漏電流。1011目錄目錄 功耗基本原理 門(mén)控時(shí)鐘技術(shù)（門(mén)控時(shí)鐘技術(shù)（Clock Gating） 多電壓域技術(shù)（Multi-Voltage） 電源門(mén)控技術(shù)（Power-Gating） 低功耗技術(shù)在SEP0611中的應(yīng)用 低功耗前沿技術(shù)介紹 頻繁的信號(hào)翻轉(zhuǎn)會(huì)造成很大的短路電流，以及對(duì)負(fù)載電容進(jìn)行頻繁的充放電，即增大所謂的內(nèi)部功耗（Internal Power）和切換功耗（Switch Powe

6、r）。在現(xiàn)代數(shù)字集成電路設(shè)計(jì)中，時(shí)鐘信號(hào)作為數(shù)據(jù)傳輸?shù)幕鶞?zhǔn)，對(duì)于同步數(shù)字系統(tǒng)的功能、性能和穩(wěn)定性起決定性的作用。通常時(shí)鐘信號(hào)有高扇出，高頻率，路徑長(zhǎng)的特點(diǎn)，在當(dāng)前的高端SoC系統(tǒng)中，時(shí)鐘頻率已經(jīng)超過(guò)1GHz，所以時(shí)鐘樹(shù)上消耗的功耗十分的可觀，大約占到系統(tǒng)總功耗的30%到40%。同時(shí)時(shí)鐘信號(hào)連接時(shí)序單元，如寄存器和鎖存器，所以這些時(shí)序單元上同樣消耗了不可忽視的動(dòng)態(tài)功耗。門(mén)控時(shí)鐘技術(shù)作為一項(xiàng)傳統(tǒng)的降低動(dòng)態(tài)功耗的技術(shù)被廣泛應(yīng)用于現(xiàn)代數(shù)字集成電路設(shè)計(jì)中，即用一個(gè)控制信號(hào)控制時(shí)鐘的開(kāi)啟和關(guān)閉，在模塊不工作時(shí)關(guān)閉時(shí)鐘，在需要工作的時(shí)候，打開(kāi)時(shí)鐘，從而通過(guò)降低觸發(fā)器總的翻轉(zhuǎn)率達(dá)到降低功耗的目的，其特點(diǎn)為實(shí)現(xiàn)

7、簡(jiǎn)單，并且十分有效。12 門(mén)控時(shí)鐘技術(shù)被廣泛應(yīng)用于現(xiàn)代數(shù)字集成電路設(shè)計(jì)中是由于其結(jié)構(gòu)簡(jiǎn)單，可以應(yīng)用在標(biāo)準(zhǔn)化流程中，基本上所有的商業(yè)化EDA工具，如新思公司（Synopsys Inc）的綜合工具Design Complier，Sequence Design 公司的Power Theater工具，以及Cadence 公司的SoC Encounter工具都支持自動(dòng)插入門(mén)控時(shí)鐘單元的功能，同時(shí)調(diào)整時(shí)鐘樹(shù)網(wǎng)絡(luò)，以解決門(mén)控時(shí)鐘單元帶來(lái)的時(shí)鐘偏移（Skew）和和延時(shí)（Delay）。13 左圖為傳統(tǒng)的選擇器設(shè)計(jì)，通過(guò)使能信號(hào)EN來(lái)控制當(dāng)時(shí)鐘信號(hào)來(lái)臨的時(shí)候，寄存器采樣新值D還是保持原來(lái)的值Q； 右圖為應(yīng)用門(mén)控時(shí)

8、鐘技術(shù)的設(shè)計(jì)，通過(guò)用EN信號(hào)控制時(shí)鐘信號(hào)的開(kāi)關(guān)，在EN信號(hào)無(wú)效時(shí)，寄存器的時(shí)鐘端將保持一個(gè)定值，D端的數(shù)值將不能傳到Q端。14 在邏輯綜合過(guò)程中對(duì)RTL代碼中插入門(mén)控時(shí)鐘是通過(guò)判定一組寄存器是否共用一個(gè)使能信號(hào)（此信號(hào)用來(lái)決定當(dāng)有效時(shí)鐘來(lái)臨的時(shí)候寄存器是否能讀入新的值）來(lái)完成的。傳統(tǒng)的方法是用這個(gè)共用的信號(hào)來(lái)控制連接在寄存器D端的選擇器，或者連接到具有時(shí)鐘使能端的寄存器的時(shí)鐘使能端。運(yùn)用門(mén)控時(shí)鐘技術(shù)，綜合工具會(huì)找到這些共用的控制信號(hào)，用它們控制時(shí)鐘門(mén)控單元。因此，如果一組寄存器共用一個(gè)使能信號(hào)控制門(mén)控時(shí)鐘單元，當(dāng)此使能信號(hào)無(wú)效時(shí)，這組寄存器幾乎不消耗動(dòng)態(tài)功耗，當(dāng)然時(shí)鐘門(mén)控單元會(huì)消耗一部分功耗。

9、15三位計(jì)數(shù)器三位計(jì)數(shù)器module counter (CLK,RST_N,INC,COUNT) input CLK; input RST_N; input INC; output 2:0 COUNT; reg 2:0 COUNT; always(posedge CLK or negedge RST_N) begin if(RST_N) COUNT = #1 3b0 ; else if(INC) COUNT = #1 COUNT + 1 ; end endmodule16 計(jì)數(shù)器有異步復(fù)位信號(hào)RST_N，當(dāng)RST_N拉低時(shí)，計(jì)數(shù)器復(fù)位（歸零），正常計(jì)數(shù)時(shí)，RST_N必須置高，此時(shí)當(dāng)INC信號(hào)為

10、高時(shí)，計(jì)數(shù)值在每個(gè)時(shí)鐘周期加一，如果INC為低，計(jì)數(shù)值保持不變。用傳統(tǒng)的選擇器綜合方法，綜合結(jié)果如圖。 此時(shí)時(shí)鐘信號(hào)直接連接到每個(gè)寄存器的時(shí)鐘端，這就意味著在INC信號(hào)為低，即寄存器的輸出值通過(guò)選擇器返回到寄存器的D端（數(shù)據(jù)輸入端）時(shí)，時(shí)鐘端的信號(hào)仍然在不停的跳變。17 用門(mén)控時(shí)鐘技術(shù)實(shí)現(xiàn)的相同電路（三位計(jì)數(shù)器）。兩個(gè)電路很相似，只是后者在時(shí)鐘網(wǎng)絡(luò)上加入了時(shí)鐘門(mén)控單元，只有當(dāng)INC信號(hào)為高的時(shí)鐘，時(shí)鐘信號(hào)才能穿過(guò)時(shí)鐘門(mén)控單元到達(dá)寄存器的時(shí)鐘端。當(dāng)INC信號(hào)為低的時(shí)候，寄存器沒(méi)有時(shí)鐘翻轉(zhuǎn)，所以將如傳統(tǒng)設(shè)計(jì)一樣保持原來(lái)的值。這樣就可以去掉傳統(tǒng)設(shè)計(jì)中的寄存器前級(jí)的三個(gè)選擇器，如果在多個(gè)寄存器的實(shí)現(xiàn)中

11、將顯著減小面積。18 常見(jiàn)的時(shí)鐘門(mén)控單元分為兩種，鎖存器類型（Latch-based）和非鎖存器類型（Latch-free）。非鎖存器類型只需要一個(gè)簡(jiǎn)單的與門(mén)（AND Gate）或者或門(mén)（OR Gate） 具體使用與門(mén)還是或門(mén)取決于寄存器是由上升沿觸發(fā)還是下降沿觸發(fā)。應(yīng)用此結(jié)構(gòu)的時(shí)鐘門(mén)控單元時(shí)，要注意使能信號(hào)要在時(shí)鐘信號(hào)的非觸發(fā)沿變化，防止時(shí)鐘信號(hào)的變化在切換時(shí)被截?cái)?，或者產(chǎn)生毛刺19 非鎖存器類型的時(shí)鐘門(mén)控單元對(duì)于使能信號(hào)的時(shí)序有一定的要求，對(duì)于單時(shí)鐘寄存器設(shè)計(jì)不太適合。 鎖存器類型的時(shí)鐘門(mén)控單元加入了電平敏感的鎖存器，用來(lái)將使能信號(hào)從時(shí)鐘的觸發(fā)沿保持到非觸發(fā)沿， 對(duì)于使能信號(hào)的時(shí)序沒(méi)有特殊

12、的要求2021目錄目錄 功耗基本原理 門(mén)控時(shí)鐘技術(shù)（Clock Gating） 多電壓域技術(shù)（多電壓域技術(shù)（Multi-Voltage） 電源門(mén)控技術(shù)（Power-Gating） 低功耗技術(shù)在SEP0611中的應(yīng)用 低功耗前沿技術(shù)介紹 芯片的動(dòng)態(tài)功耗正比于電壓值的平方，靜態(tài)功耗正比于電壓值，因此芯片的電壓域管理策略對(duì)芯片的功耗影響很大。 多電壓域技術(shù)是按照芯片功能和應(yīng)用需要，將不同的邏輯模塊放置在不同的電壓域中，這些電壓域由電源管理模塊分別獨(dú)立供電，使得不同的邏輯模塊可以在不同的電壓下工作。 例如，某一段時(shí)間內(nèi)，某些性能要求不高的模塊可位于低電壓域中，而性能要求較高模塊的供電電壓相應(yīng)較高， 且

13、多電壓域技術(shù)也是動(dòng)態(tài)電壓頻率縮放（Dynamic Voltage and Frequency Scaling , DVFS）、靜態(tài)電壓縮放（Static Voltage Scaling, SVS）、自適應(yīng)電壓縮放（Adaptive Voltage Scaling, AVS）設(shè)計(jì)的基礎(chǔ)。22 電路采用多電壓域技術(shù)會(huì)給設(shè)計(jì)帶來(lái)一些的新的挑戰(zhàn)： 信號(hào)在不同電壓域之間傳遞，需要插入電平轉(zhuǎn)換器（Level Shifter）實(shí)現(xiàn)電平轉(zhuǎn)換。 由于芯片各個(gè)模塊會(huì)工作在多種電壓下，因此在各種電壓下的時(shí)序要求都要滿足，加大了靜態(tài)時(shí)序分析（Static Timing Analysis ,STA）的復(fù)雜度。 電源網(wǎng)格

14、(Power grids)的布局規(guī)劃、模塊接口單元的電源布線等都變得更復(fù)雜。 板級(jí)上需要更多電壓調(diào)節(jié)器來(lái)提供各種不同電壓，增加板級(jí)設(shè)計(jì)的復(fù)雜度。 由于各個(gè)模塊電壓不同，模塊間上電/下電順序也需要仔細(xì)設(shè)計(jì)以避免電路出現(xiàn)死鎖。23 當(dāng)一個(gè)信號(hào)從低電平電壓域通入高電平電壓域，由于PMOS晶體管柵極所加電壓過(guò)低而導(dǎo)致該邏輯門(mén)無(wú)法完全關(guān)斷，電平轉(zhuǎn)換器的使用可防止這種情況下出現(xiàn)的不正常的漏電電流； 其次，因?yàn)樾盘?hào)必須在不同電壓域中進(jìn)行翻轉(zhuǎn)，電平轉(zhuǎn)換器能保證這些信號(hào)線的翻轉(zhuǎn)時(shí)間與延時(shí)計(jì)算正確，從而得到正確的時(shí)序信息。 電平轉(zhuǎn)換器實(shí)現(xiàn)不同電平之間的轉(zhuǎn)換，屬于模擬電路，而且由于模擬電路設(shè)計(jì)問(wèn)題，這些電平轉(zhuǎn)換器都

15、是單向的，從高電平到低電平轉(zhuǎn)換或從低電平到高電平轉(zhuǎn)換。24 當(dāng)高電平向低電平轉(zhuǎn)換時(shí)，要求高電平不超過(guò)低電平平均電壓的25%，因?yàn)檫^(guò)高的電壓可能會(huì)導(dǎo)致時(shí)序問(wèn)題。 高向低的電平移位器可以就用一個(gè)反相器或緩沖器實(shí)現(xiàn)，一個(gè)典型的高到低的電平轉(zhuǎn)換器如圖所示。 電平轉(zhuǎn)換器放置在低電壓域中，其柵極上可以有一定的輸入過(guò)壓，輸出轉(zhuǎn)換為低電平。25 低到高的電平轉(zhuǎn)換器一般都是專門(mén)轉(zhuǎn)換單元，因?yàn)榈碗娖诫娐返妮斎胄盘?hào)不足以驅(qū)動(dòng)高電平電路中的NMOS管，這將會(huì)導(dǎo)致電路的上升時(shí)間和下降時(shí)間變得很長(zhǎng)，電路速度變慢。 一個(gè)簡(jiǎn)單的低到高的電平轉(zhuǎn)換器如圖所示，通過(guò)輸入和輸入的反相信號(hào)驅(qū)動(dòng)一個(gè)放大器。2627目錄目錄 功耗基本原理

16、 門(mén)控時(shí)鐘技術(shù)（Clock Gating） 多電壓域技術(shù)（Multi-Voltage） 電源門(mén)控技術(shù)（電源門(mén)控技術(shù)（Power-Gating） 低功耗技術(shù)在SEP0611中的應(yīng)用 低功耗前沿技術(shù)介紹 隨著工藝技術(shù)的發(fā)展，由漏電流所產(chǎn)生的功耗所占的總功耗比例越來(lái)越大。對(duì)于諸如手機(jī)的手持移動(dòng)設(shè)備中的SoC芯片，休眠模式下漏電流功耗的大小是設(shè)計(jì)者在設(shè)計(jì)時(shí)必須考慮的設(shè)計(jì)因素。 對(duì)于希望在休眠模式下盡量節(jié)省功耗的設(shè)計(jì)來(lái)說(shuō)，最好的辦法是，將處于休眠模式狀態(tài)的模塊的供電電源關(guān)斷而保持其它模塊的正常供電，這種技術(shù)叫電源門(mén)控技術(shù)。 電源門(mén)控技術(shù)與時(shí)鐘門(mén)控技術(shù)相比，時(shí)鐘門(mén)控降低的僅僅是電路的動(dòng)態(tài)功耗，而電源門(mén)控不

17、僅降低動(dòng)態(tài)功耗，而且降低靜態(tài)功耗。 時(shí)鐘門(mén)控技術(shù)不影響設(shè)計(jì)電路的功能，也無(wú)須修改RTL（Register Transfer Level）代碼，它在設(shè)計(jì)和實(shí)現(xiàn)上可以是對(duì)設(shè)計(jì)者透明的，而電源門(mén)控技術(shù)影響各模塊之間的相互連接，安全進(jìn)入和退出電源門(mén)控模式會(huì)增加很多額外的操作。28 電源門(mén)控一般有兩種方法來(lái)實(shí)現(xiàn)： 外部電源門(mén)控(external power gating)。實(shí)現(xiàn)電源門(mén)控最基本的方法，適于消耗漏電功耗較少但關(guān)斷時(shí)間較長(zhǎng)的設(shè)計(jì)。舉個(gè)例子，一個(gè)SoC系統(tǒng)在板極上有CPU的專用電源，這個(gè)電源只提供電壓給CPU。外部電源門(mén)控技術(shù)就是，可以關(guān)閉這個(gè)電源以使CPU在非活動(dòng)狀態(tài)時(shí)漏電功耗減小到零。但這種

18、做法也需要最長(zhǎng)的時(shí)間對(duì)電源門(mén)控的模塊進(jìn)行供電和數(shù)據(jù)的重新加載。 內(nèi)部電源門(mén)控(on-chip power gating)。內(nèi)部電源門(mén)控是指在芯片內(nèi)部用一些專門(mén)的邏輯單元如電源門(mén)控單元來(lái)控制所選模塊的供電情況。29 外部電源門(mén)控技術(shù)與內(nèi)部電源門(mén)控技術(shù)均能實(shí)現(xiàn)將電壓域中電壓關(guān)斷從而最大限度地減小漏電功耗的目的，但在物理實(shí)現(xiàn)過(guò)程中，內(nèi)部電源門(mén)控技術(shù)要復(fù)雜得多。 內(nèi)部電源門(mén)控技術(shù)有兩種實(shí)現(xiàn)方法，它們分別使用不同的電源門(mén)控單元：粗粒狀和細(xì)粒狀電源門(mén)控單元。30細(xì)粒狀電源門(mén)控單元是在工藝庫(kù)中每個(gè)標(biāo)準(zhǔn)單元結(jié)構(gòu)的電源/地和構(gòu)成邏輯的晶體管之間插入門(mén)控晶體管，以切斷電路的漏電電流。因?yàn)椴迦氲木w管要能提供所有情

19、況下該單元所需電流，而且為了防止對(duì)設(shè)計(jì)性能的影響，其寬長(zhǎng)通常設(shè)計(jì)的很大。因此，使用細(xì)粒度門(mén)控單元的電源門(mén)控設(shè)計(jì)，不但大大地增加芯片面積、緊縮布線資源，還在一定程度上加大延時(shí)，影響電路的性能；如果其寬長(zhǎng)比太小，則會(huì)影響系統(tǒng)的抗噪聲性能，降低系統(tǒng)可靠性，甚至?xí)?dǎo)致電路無(wú)法正常工作。當(dāng)然，細(xì)粒狀電源門(mén)控單元也具有優(yōu)點(diǎn)：每一個(gè)單元可以有很好的模擬性能，包括對(duì)直流壓降（IR Drop）的影響和時(shí)序的影響，因?yàn)樗鼈兌技稍谕粋€(gè)標(biāo)準(zhǔn)單元中，可以用傳統(tǒng)的方法實(shí)現(xiàn)電源門(mén)控物理設(shè)計(jì)。如左圖所示，是細(xì)粒狀電源門(mén)控單元的結(jié)構(gòu)示意圖。31 粗粒狀電源門(mén)控單元是利用門(mén)控單元控制整行甚至多行標(biāo)準(zhǔn)單元電路與電源/地線之間的

20、連接，從而減小每個(gè)單元的面積和多余的單元端口。門(mén)控單元的晶體管尺寸的選擇比較關(guān)鍵，通常其寬長(zhǎng)比較大，它的結(jié)構(gòu)設(shè)計(jì)比細(xì)粒狀電源門(mén)控單元更復(fù)雜，但顯而易見(jiàn)，使用粗粒狀電源門(mén)控單元比使用細(xì)粒狀電源門(mén)控單元的設(shè)計(jì)面積明顯的小很多。如右圖所示，是粗粒狀電源門(mén)控單元的結(jié)構(gòu)示意圖。32 電源門(mén)控設(shè)計(jì)中不論使用外部電源門(mén)控還是內(nèi)部電源門(mén)控，均會(huì)遇到一個(gè)問(wèn)題：被電源門(mén)控的模塊在門(mén)控過(guò)程中，因?yàn)樗鼈兊妮敵鲂盘?hào)變化緩慢，其信號(hào)值有很長(zhǎng)一段時(shí)間處于閾值電壓附近，會(huì)造成相臨工作系統(tǒng)上N管P管常開(kāi)，造成大量的直通電流（Crowbar current）。為了解決這個(gè)問(wèn)題，在模塊相臨的接口之間需要添加隔離單元（isolati

21、on Cell，lSO）。當(dāng)模塊電源關(guān)斷發(fā)生時(shí)，使能該模塊的隔離單元，使其他模塊不會(huì)受到輸入的中間電平影響。隔離單元設(shè)計(jì)思想是將這些不定的輸出信號(hào)鉗位到一個(gè)特定的合法值。隔離單元有三種類型：鉗位位到“1”、鉗位到“0”和鎖存到最近值。前兩種隔離單元的原理圖如圖所示：33隔離單元的缺點(diǎn)是會(huì)增加電路延時(shí)，對(duì)某些關(guān)鍵路徑而言，增加延時(shí)會(huì)降低設(shè)計(jì)的性能。另一種不會(huì)增加很大延時(shí)的隔離技術(shù)是使用上拉或下拉晶體管，但此法會(huì)引入端口上的多驅(qū)動(dòng)問(wèn)題，需仔細(xì)規(guī)劃模塊掉電和隔離使能的次序以防止競(jìng)爭(zhēng)的發(fā)生，雖然使拉高或拉低晶體管是相對(duì)的弱驅(qū)動(dòng)邏輯，也會(huì)引起總線競(jìng)爭(zhēng)、產(chǎn)生過(guò)大的電流而導(dǎo)致錯(cuò)誤。如圖所示是上拉、下拉晶體管

22、的結(jié)構(gòu)示意圖，其中左圖表示上拉晶體管，當(dāng)“ISOL”信號(hào)為高電平時(shí)，電源關(guān)斷模塊的輸出信號(hào)被鉗位到“0”，為低電平時(shí)，輸出信號(hào)正常；相反，右圖所示為上拉晶體管結(jié)構(gòu)示意圖，當(dāng)“ISOLN”信號(hào)為低電平時(shí)，電源關(guān)斷模塊的輸出信號(hào)被鉗位到“1”，為高電平時(shí)，輸出信號(hào)正常。此外這種多驅(qū)動(dòng)的隔離方式也會(huì)給測(cè)試帶來(lái)困難。3435目錄目錄 功耗基本原理 門(mén)控時(shí)鐘技術(shù)（Clock Gating） 多電壓域技術(shù)（Multi-Voltage） 電源門(mén)控技術(shù)（Power-Gating） 低功耗技術(shù)在低功耗技術(shù)在SEP0611中的應(yīng)用中的應(yīng)用 低功耗前沿技術(shù)介紹 SEP0611是定位于手持視頻播放設(shè)備、衛(wèi)星導(dǎo)航產(chǎn)品的

23、高性能低功耗處理器，采用多電壓域設(shè)計(jì)，支持各電壓域獨(dú)立掉電，時(shí)鐘頻率動(dòng)態(tài)可調(diào)，支持DVFS，支持低功耗模式，共有三種功耗模式可供切換：Normal模式、Stop模式、Sleep模式。 可根據(jù)具體工作場(chǎng)景對(duì)于性能的需求，動(dòng)態(tài)調(diào)節(jié)系統(tǒng)的工作頻率，動(dòng)態(tài)配置部分電壓區(qū)域的工作電壓，以及部分電壓區(qū)域的掉電，在滿足性能需求的前提下，盡可能減小系統(tǒng)的功耗，從而延長(zhǎng)電池供給設(shè)備的工作時(shí)間。36SEP06xx芯片共有六個(gè)電壓域： Power Domain A：常開(kāi)區(qū)，工作電壓為1.2V，電源管理單元（Power Manage Unit，PMU）放在這個(gè)domain中，PMU模塊主要實(shí)現(xiàn)系統(tǒng)時(shí)鐘控制和系統(tǒng)功耗控制

24、的功能Power Domain B：數(shù)字核心區(qū)，工作電壓為1.2V，包含Unicore、DDRC、LCDC、BUS1-5、GPU、USB、DMAC、GPS、VPU、ESRAM、SYSCTRL、HDMI、SDIO、VIC、UART、I2C、I2S、SPI、JPEG等。Power Domain C：備電區(qū)，RTC（Real Time Clock）的計(jì)時(shí)功能放在這個(gè)domain，當(dāng)芯片進(jìn)入Sleep模式時(shí)，此模塊仍需供電，因?yàn)榇四K需要提供精確的時(shí)間信號(hào)。Power Domain D：DDR-PHY區(qū)，工作電壓1.8V，DDR-PHY模塊是DDR控制器與DDR存儲(chǔ)器的接口模塊，時(shí)序要求較高，其工作電

25、壓符合DFI（DDR PHY Interface）標(biāo)準(zhǔn)。Power Domain E：數(shù)字IO區(qū)，工作電壓3.3V，數(shù)字核心模塊與芯片管腳的接口模塊Power Domain F：常開(kāi)IO區(qū)，工作電壓3.3V，PMU模塊與芯片管腳的接口模塊3738 SEP06xx的各個(gè)電壓域模塊可以獨(dú)立斷電，模塊之間插入了電平轉(zhuǎn)換器和隔離單元。SEP0611的電源門(mén)控是通過(guò)外部電源門(mén)控實(shí)現(xiàn)的，如圖所示，各個(gè)電源模塊都由外部獨(dú)立的電源供電，當(dāng)需要關(guān)閉某模塊時(shí)，配置GPIO，disable該模塊的外部低壓線性穩(wěn)壓源（low dropout regulator , LDO），使該模塊掉電。當(dāng)所有模塊全部掉電（RTC模

26、塊除外），通過(guò)長(zhǎng)按鍵或者RTC喚醒信號(hào)使能外部LDO。39 SEP06xx內(nèi)部共有3個(gè)PLL，分別是APLL、DPLL、MPLL，三個(gè)PLL的輸入為同一個(gè)晶振，晶振的選擇通過(guò)外部引腳選定，系統(tǒng)啟動(dòng)后不能切換。APLL的輸出，經(jīng)過(guò)分頻后到Unicore及其他數(shù)字模塊；MPLL的輸出，經(jīng)過(guò)分頻后輸出到AHB和APB總線；DDRPLL的輸出，經(jīng)過(guò)分頻后輸出到DDR_PHY。系統(tǒng)中每個(gè)模塊都有獨(dú)立的時(shí)鐘門(mén)控寄存器，都可以通過(guò)配置門(mén)控寄存器關(guān)閉各個(gè)模塊的時(shí)鐘。40除了提供用戶自定義的時(shí)鐘門(mén)控和電源門(mén)控，SEP06xx還提供幾種低功耗模式，通過(guò)配置模式寄存器，可以使芯片實(shí)現(xiàn)模式自動(dòng)切換功能。SEP06xx

27、共有三種功耗模式：Normal模式、Stop模式、Sleep模式。Normal模式模式：系統(tǒng)可以全速運(yùn)行，Unicore可運(yùn)行在800MHz，DDR可工作在400MHz，所有的電壓域全部開(kāi)啟，系統(tǒng)可通過(guò)PLL輸出時(shí)鐘（普通狀態(tài)），可動(dòng)態(tài)配置PLL分頻值和倍頻值等參數(shù)，以改變頻率，也可旁路PLL，直接由外部晶振輸出時(shí)鐘（低速狀態(tài)）。當(dāng)UNICORE暫時(shí)沒(méi)有任務(wù)需要處理的時(shí)候，用戶可通過(guò)軟件執(zhí)行指令，使UNICORE進(jìn)入STANDBY狀態(tài)，此時(shí)，UNICORE進(jìn)入自身的時(shí)鐘門(mén)控模式，關(guān)閉UNICORE中大部分的時(shí)鐘，其他模塊的狀態(tài)不變，等待中斷源觸發(fā)退出STANDBY狀態(tài)。Stop模式模式：一種較

28、低功耗的待機(jī)狀態(tài)，相應(yīng)地，在這種模式下也需要相對(duì)較長(zhǎng)的喚醒時(shí)間。系統(tǒng)屏蔽所有模塊時(shí)鐘（RTC和PMU除外），PLL進(jìn)入Power-Down模式，晶振選擇性關(guān)閉（可配置）。DDR進(jìn)入自刷新模式。其他模塊的狀態(tài)與進(jìn)入Stop 模式前的Normal狀態(tài)下相同。Sleep模式模式：手持設(shè)備的關(guān)機(jī)狀態(tài)。在此模式下，DDR進(jìn)入self-refresh 狀態(tài)。除去常開(kāi)區(qū)之外的所有模塊電源關(guān)斷，PLL進(jìn)入Power-Down模式，關(guān)閉晶振。41NORMAL模式轉(zhuǎn)換至模式轉(zhuǎn)換至STOP及及SLEEP模式的狀態(tài)切換流程圖模式的狀態(tài)切換流程圖42 NormalStop：當(dāng)工作模式寄存器（PMDR）的值變?yōu)镾top時(shí)

29、，判斷Unicore是否進(jìn)入STANDBY狀態(tài)，等待總線允許暫停，暫?？偩€，屏蔽各模塊時(shí)鐘，將時(shí)鐘輸入切換成晶振，PLL進(jìn)入PowerDown模式，選擇性的關(guān)閉晶振。 NormalSleep：當(dāng)工作模式寄存器（PMDR）的值變?yōu)镾leep時(shí)，判斷Unicore是否進(jìn)入STANDBY模式，等待總線允許暫停，暫?？偩€，屏蔽各模塊時(shí)鐘，將時(shí)鐘輸入切換成晶振，PLL進(jìn)入PowerDown模式，關(guān)非常開(kāi)區(qū)電源，等待關(guān)電應(yīng)答信號(hào)，關(guān)選擇性的關(guān)閉晶振。43Stop和和Sleep模式轉(zhuǎn)換至模式轉(zhuǎn)換至Normal模式的流程圖模式的流程圖44 StopNormal：?jiǎn)拘炎幽K收到喚醒信號(hào)，開(kāi)晶振，等待其穩(wěn)定，打開(kāi)

30、所有被門(mén)控的時(shí)鐘，等待Unicore退出STANDBY狀態(tài)，恢復(fù)總線，寫(xiě)工作模式寄存器的值為Normal。 SleepNormal：?jiǎn)拘炎幽K收到喚醒信號(hào),，開(kāi)晶振，等待其穩(wěn)定，控制外部電源電路給芯片內(nèi)部上電（嚴(yán)格遵守模塊上電順序），等待上電完成的反饋信號(hào)，復(fù)位信號(hào)置位，打開(kāi)所有被門(mén)控的時(shí)鐘，恢復(fù)復(fù)位信號(hào)，恢復(fù)總線，控制disable隔離單元（Isolation），寫(xiě)工作模式寄存器的值為Normal。4546目錄目錄 功耗基本原理 門(mén)控時(shí)鐘技術(shù)（Clock Gating） 多電壓域技術(shù)（Multi-Voltage） 電源門(mén)控技術(shù)（Power-Gating） 低功耗技術(shù)在SEP0611中的應(yīng)用

31、低功耗前沿技術(shù)介紹低功耗前沿技術(shù)介紹 自適應(yīng)閾值電壓調(diào)節(jié)技術(shù)（自適應(yīng)閾值電壓調(diào)節(jié)技術(shù)（Adaptive Voltage Scaling，AVS）隨著微電子制造工藝的特征尺寸向超深亞微米縮小，工藝偏差（包括閾值電壓失配、寬長(zhǎng)比失配等）、環(huán)境擾動(dòng)（溫度變化、電源電壓波動(dòng)、噪聲）等因素對(duì)芯片性能的影響越來(lái)越大，在電路實(shí)際工作過(guò)程中，必須考慮到各種因素對(duì)芯片的不利影響，以保證其能在最壞情況下正常工作，“最壞情況”即為對(duì)芯片正常工作造成負(fù)面影響的各種不利因素同時(shí)出現(xiàn)的情況。由于在數(shù)字集成電路設(shè)計(jì)中，PVT變化、噪聲等因素對(duì)芯片的影響都可歸結(jié)為關(guān)鍵單元和特殊路徑延時(shí)特性的變化，最壞情況也即電路工作時(shí)序余量

32、最小，時(shí)序最為緊張的情況。如圖為影響芯片時(shí)序余量的因素。主要包括關(guān)鍵路徑電壓因素、工藝因素、溫度因素、噪聲因素四個(gè)方面。47 為了保證數(shù)字電路正常工作，必須保證關(guān)鍵路徑在單時(shí)鐘周期內(nèi)工作正確。電路設(shè)計(jì)中，關(guān)鍵路徑需要通過(guò)靜態(tài)時(shí)序分析（Static Timing Analysis，STA）工具找到。但是，由STA工具分析出的關(guān)鍵路徑只是拓?fù)鋵W(xué)上得到的，電路在實(shí)際工作中并不一定有實(shí)際數(shù)據(jù)通過(guò)，即使有，也與激勵(lì)密切相關(guān)，即并非每組激勵(lì)都會(huì)引起關(guān)鍵路徑的數(shù)據(jù)變化。這就使某些時(shí)刻，電路實(shí)際的工作電壓并非需要如所推測(cè)出的那樣高，關(guān)鍵路徑的電壓因素是影響時(shí)序余量的重要因素。 集成電路制造過(guò)程中的工藝波動(dòng)會(huì)導(dǎo)致晶體管的尺寸、工作速度、閾值電壓等存在差異，同一晶圓不同工藝角上晶體管的參數(shù)存在一定的差異。在實(shí)際進(jìn)行時(shí)序分析時(shí)，設(shè)計(jì)者往往用比實(shí)際情況悲觀的模型去預(yù)測(cè)路徑的延時(shí)，因而考