17、電子科技大學(xué)OK(李平)團隊課題組介紹

1、設(shè)計中心電子科技大學(xué)電子科技大學(xué)大規(guī)模集成電路設(shè)計中心大規(guī)模集成電路設(shè)計中心（李平教授團隊）（李平教授團隊）聯(lián)系人李平 教授電話mail: 設(shè)計中心簡介簡介 電子科大大規(guī)模集成電路設(shè)計中心始建于1996年，擁有以李平教授（博導(dǎo)）領(lǐng)銜的包括多名教授、副教授及具有海內(nèi)外高學(xué)歷的青年教師在內(nèi)的雄厚師資力量，與國內(nèi)外相關(guān)公司、高校和研究機構(gòu)建立和保持了廣泛的實質(zhì)性合作和聯(lián)系。目前，本中心有博士后、博士生、碩士生100余名以及幾十名為企業(yè)培養(yǎng)的工程碩士。1/22設(shè)計中心師資力量師資力量 教授： 4名 副教授：4名 講師：8 名 助教：2名2/29設(shè)計中心李平教授李平教授 加拿

2、大多倫多大學(xué)訪問學(xué)者 現(xiàn)任“電子薄膜與集成器件”國家重點實驗室副主任 申請多項中外發(fā)明專利，在IEEE Trans . ED ， IEEE BCTM ， IEEE EDL，ISPSD等重要國際學(xué)術(shù)刊物或會議發(fā)表幾十篇論文 目前為國家重大專項“高密度FPGA”項目首席科學(xué)家。 研究領(lǐng)域： 集成電路設(shè)計與工藝集成電路設(shè)計與工藝 FPGA設(shè)計技術(shù)設(shè)計技術(shù)3/29設(shè)計中心李威教授李威教授 曾任成都華微電子科技有限公司總裁 總裝合同辦集成電路專業(yè)組的特邀專家；可編程邏輯器件專業(yè)組的組長；國家863專家組專家成員 研究領(lǐng)域： 集成電路可靠性技術(shù)集成電路可靠性技術(shù) 集成電路抗輻照加固技術(shù)集成電路抗輻照加固技

3、術(shù)4/2設(shè)計中心張國俊教授張國俊教授 曾任CEC第47研究所副總工程師 中電集團 “神州”六號載人航天工程先進個人 微細(xì)加工平臺負(fù)責(zé)人 研究領(lǐng)域： 半導(dǎo)體功率器件半導(dǎo)體功率器件 模擬集成電路模擬集成電路 微細(xì)加工技術(shù)微細(xì)加工技術(shù) 5/29設(shè)計中心王憶文教授王憶文教授 日本東京工業(yè)大學(xué)博士 曾任日本東京工業(yè)大學(xué)特任副教授 多次赴硅谷與IC設(shè)計公司合作 研究領(lǐng)域： 微系統(tǒng)技術(shù)微系統(tǒng)技術(shù) SOC芯片設(shè)計芯片設(shè)計 嵌入式系統(tǒng)設(shè)計嵌入式系統(tǒng)設(shè)計6/29設(shè)計中心阮愛武副教授阮愛武副教授 新加坡南洋理工大學(xué)博士后 國內(nèi)外核心期刊和IEEE等學(xué)術(shù)會議上發(fā)表論文20余篇，申請美國發(fā)明專利1項，中國發(fā)明專利4項

4、研究領(lǐng)域： IP驗證與評測技術(shù)驗證與評測技術(shù) FPGA測試技術(shù)測試技術(shù)7/29設(shè)計中心羅玉香副教授羅玉香副教授 曾任CEC第47研究所高工 先后承擔(dān)總裝多項研究任務(wù) 研究領(lǐng)域： 半導(dǎo)體功率器件半導(dǎo)體功率器件 集成電路測試技術(shù)集成電路測試技術(shù)8/29設(shè)計中心張斌副教授（評審已通過）張斌副教授（評審已通過） 美國德克薩斯大學(xué)奧斯汀分校博士 國內(nèi)外核心期刊和IEEE等學(xué)術(shù)會議上發(fā)表論文多篇 研究領(lǐng)域： 集成電路抗輻照加固技術(shù)集成電路抗輻照加固技術(shù) 嵌入式設(shè)計技術(shù)嵌入式設(shè)計技術(shù)9/29設(shè)計中心研究方向研究方向一抗輻照加固技術(shù)(RHBD)a)新型反熔絲PROM、FPGAb)鐵電存儲器c) SRAM10/

5、29設(shè)計中心研究方向研究方向二微系統(tǒng)技術(shù)(MST）a)基于ARM9、PowerPC、OpenRISC等多種處理器的SOC系統(tǒng)b)SoC軟硬件協(xié)同驗證系統(tǒng)c)圖像識別與處理技術(shù)d)自適應(yīng)網(wǎng)絡(luò)技術(shù)e)音視頻編解碼電路（AC3/AAC/H.264/AVS）f)單片機11/29設(shè)計中心研究方向研究方向三數(shù)?；旌想娐吩O(shè)計技術(shù)a) SoC設(shè)計技術(shù)b) -、pipeline類型ADC/DACc) AC-DC、 DC-DC、PFC電源芯片d) SERDES高速通訊接口電路e) 集成電路測試系統(tǒng)12/29設(shè)計中心成果展示成果展示 研制成功的百萬門級FPGA芯片13/29設(shè)計中心CPLD 研制成功國內(nèi)第一顆復(fù)雜可

6、編程邏輯器件CPLD，填補國內(nèi)空白。 14/29設(shè)計中心VME總線接口控制器總線接口控制器 VME總線接口控制器可帶21顆CPU和它們的外設(shè)，己投片成功，滿足了國家急需, 填補了國內(nèi)空白。15/29設(shè)計中心120萬門萬門ASIC 用戶委托，采用完整的正向設(shè)計流程設(shè)計RTL級仿真 modelsim邏輯綜合 design compiler綜合后形式驗證 formality布局前靜態(tài)時序分析 primetime布局前功耗分析 primepower自動布局布線 astro /soc encounter布局后形式驗證 formality布局后靜態(tài)時序分析 primetime布局后功耗分析 primepo

7、wer / soc encounter布局后門級仿真 ncverilog版圖驗證 （DRC & LVS） virtuoso & calibreTape-out16/29設(shè)計中心120萬門萬門ASIC工藝工藝 TSMC 0.18um CMOS (1P6M)電源電源 I/O：3.3V Core：1.8V工作頻率工作頻率 90 MHz功耗功耗 3W封裝封裝 BGA560片內(nèi)片內(nèi)SRAM 共共 73個個 合計約合計約 140 KB17/29設(shè)計中心SoC軟硬件協(xié)同驗證平臺軟硬件協(xié)同驗證平臺 性能指標(biāo) 用戶可使用的FPGA個數(shù)=2片 可驗證的邏輯門的個數(shù) 20,353,536門 本地時鐘

8、頻率 = 50 MHz 軟硬件聯(lián)合仿真模式的仿真速度 = 30 KHz 向量仿真模式的仿真速度 = 600kHz 事務(wù)級仿真模式的仿真速度 6 MHz 系統(tǒng)SDRAM存儲容量 = 1024Mbytes 系統(tǒng)FLASH存儲容量 = 256 Mbytes FPGA互連I/O數(shù)目 = 654 個18/29設(shè)計中心特點：特點： 內(nèi)含ARM9處理器及豐富外圍接口，適合各種應(yīng)用。 內(nèi)含指紋處理算法及指紋加速電路，適合指紋識別的應(yīng)用。 含嵌入式可編程邏輯陣列（BSFPGA），方便用戶進行二次開發(fā)。 正向設(shè)計，采用TSMC 0.18 CMOS工藝加工。指紋識別指紋識別SOC芯片芯片19/29設(shè)計中心SERDE

9、S高速通訊接口電路高速通訊接口電路20/29設(shè)計中心MCU版圖版圖 21/29設(shè)計中心紅外焦平面讀出電路版圖紅外焦平面讀出電路版圖 22/29設(shè)計中心AC-DC版圖版圖 23/29設(shè)計中心研究室的特色研究室的特色 數(shù)模混合數(shù)?；旌想娐吩O(shè)計兼顧電路設(shè)計兼顧 正逆向正逆向方法結(jié)合方法結(jié)合 芯用并舉、貼近市場芯用并舉、貼近市場 大多數(shù)教師都有海外留學(xué)或工作經(jīng)驗，具大多數(shù)教師都有海外留學(xué)或工作經(jīng)驗，具有良好的有良好的外語氛圍外語氛圍 電子科大電子科大EDA大賽大賽評委，負(fù)責(zé)命題，組隊評委，負(fù)責(zé)命題，組隊參加全國比賽多次取得佳績參加全國比賽多次取得佳績24/29設(shè)計中心 熟悉半導(dǎo)體物理與器件原理 熟悉集成電路工藝與流程 熟悉版圖設(shè)計所培養(yǎng)研究生的優(yōu)勢和競爭力所培養(yǎng)研究生的優(yōu)勢和競爭力25/29設(shè)計中心 具有數(shù)字VLSI前端、后端設(shè)計經(jīng)驗 具有模擬VLSI全定制設(shè)計經(jīng)驗 具有嵌入式系統(tǒng)開發(fā)經(jīng)驗 掌握主流VLSI設(shè)計工具(Tools Chain) Synopsys Cadence Magma所培養(yǎng)研究生的優(yōu)勢和競爭力所培養(yǎng)研究生的優(yōu)勢和競爭力26/29設(shè)計中心 IC設(shè)計公司 2010年分配