CMOS門電路PPT學習教案

1、會計學1CMOS門電路門電路2一、MOS管的開關(guān)特性 1. MOS管的結(jié)構(gòu)和工作原理GSvDSviD當vDS 0，但 vGS= 0 時，D-S間不導通， iD= 0 。當vDS 0， 且vGS vGS(th) (MOS管的開啟電壓）時，柵極下面的襯底表面形成一個N型反型層。這個反型層構(gòu)成了D-S間的導電溝道，有 iD流通。第1頁/共28頁3共源接法輸出特性曲線GS(th)V轉(zhuǎn)移特性曲線第2頁/共28頁4輸出特性曲線GSGS(th)VV截止區(qū)漏極和源極之間沒有導電溝道，iD0。漏極特性曲線分為三個工作區(qū)?？勺冸娮鑵^(qū)當vGS一定時，iD與vDS之比近似等于一個常數(shù)，具有類似于線性電阻的性質(zhì)。恒流區(qū)

2、iD的大小基本上由vGS決定，vDS的變化對iD的影響很小。第3頁/共28頁5當 = 并繼續(xù)升高， ，D-S間相當于一個閉合的開關(guān)。第4頁/共28頁6CIGDSCIGDSRON第5頁/共28頁7DDV1T2TIvOvSSVDiCMOS反相器的電路圖當vI = VIL= 0時，T1導通，T2截止，輸出為高電平VOH VDD 。當vI = VIH= VDD 時， T2導通，T1截止，輸出為低電平VOL 0。 輸入與輸出之間為邏輯非的關(guān)系。CMOS反相器的靜態(tài)功耗極小第6頁/共28頁82. 電壓傳輸特性12DDVVDDVDDO12DDVvIvOVGH(th)NVGH(th)PA BCDCMOS反相器

3、的電壓傳輸特性第7頁/共28頁9CBAD12DDVDDVGS(th)NVGS(th)PVIvDiO第8頁/共28頁100IvON LVN LV N HV N HV4. 輸入噪聲容限第9頁/共28頁11因為MOS管的柵極和襯底之間存在輸入電容，絕緣介質(zhì)又非常薄，極易被擊穿，所以必須采取保護措施。DDV1T2TIvOvCC400系列的輸入保護電路C1RSC2輸入保護電路DDV1T2TIvOvC1RSC274HC系列的輸入保護電路輸入保護電路第10頁/共28頁1274HC系列的OCC400系列的O第11頁/共28頁132. 輸出特性低電平輸出特性當輸出為低電平時，工作狀態(tài)如下圖所示。VDD=5V 1

4、0V15VIOLVOLOCMOS反相器的低電平輸出特性DDV2TIHDDVVOLVD2iLROLI第12頁/共28頁14高電平輸出特性當輸出為高電平時，工作狀態(tài)如下圖所示。VDD=5V15VIOHVOHOCMOS反相器的高電平輸出特性10VVDD1T0ILV DDVOHVLROHI第13頁/共28頁15在門電路的系列產(chǎn)品中，除反相器外常用的還有：與非門、或非門、與門、或門、與或非門、異或門等幾種。第14頁/共28頁16當A，B兩個輸入端全為“1”時，T1和T2都導通，T3和T4都截止，輸出端為“0”。 當輸入端有一個或全為“0”時，T1或T2（或都）截止，T3或T4 （或都）導通 ，輸出端Y為

5、“1” 。（1）CMOS與非門電路 ()YAB CMOS與非門ABT3T4T2T1YVDD缺點：1. 輸入端的工作狀態(tài)不同時影響電壓傳輸特性。 2. 輸出的高、低電平受輸入端數(shù)目的影響。 3. 它的輸出電阻受輸入狀態(tài)的影響。第15頁/共28頁17當A，B兩個輸入端全為“1”或 其中一個為“1”時，輸出端為“0”。只有當輸入端全為“0”時，輸出端才為“1”。 （2）CMOS“或非”門電路 ()YAB BAVDDT3T4T2T1YCMOS或非門存在和與非門類似的問題。第16頁/共28頁18第17頁/共28頁19用途：輸出緩沖/驅(qū)動器；輸出電平的變換；滿足大功率負載電流的需要；實現(xiàn)線與邏輯。()YA

6、B RLVDD2CC40107VDD1ABVSSABY第18頁/共28頁20ABYABRLVDDY2Y1G1G2線與邏輯符號線與連接方法RLVDDG1ABY2G2CDY1Y12YYY() ()()ABCDABCD()YAB 第19頁/共28頁21CCDDV1T2T/IOvv/OIvvCC/IOvv/OIvvTG時，傳輸門導通。1,0CC0,1CC時，傳輸門截止。第20頁/共28頁22AYBTG1TG2AYBYAB第21頁/共28頁23LOILTGRvvRRC/IOvv/OIvvTGCSW/IOvv/OIvvCSWIvOvLRC=0時開關(guān)截止。C=1時開關(guān)接通。模擬開關(guān)的導通內(nèi)阻為RTG。第22

7、頁/共28頁24時，輸出呈現(xiàn)高阻態(tài)。1EN 0EN時，反相器正常工作。ENAYEN1T2TADDVY第23頁/共28頁251EN1A1G2EN2A2GnENnAnG總線ENIDYOD/OIDD1G2G總線第24頁/共28頁26為防止靜電電壓造成的損壞，應注意以下幾點：1）在存儲和運輸CMOS器件時，不要使用易產(chǎn)生靜電高壓的化工材料和化纖織物包裝，最好采用金屬屏蔽層作包裝材料。2）組裝、調(diào)試時，應使電烙鐵和其他工具、儀表、工作臺臺面等良好接地。操作人員的服裝和手套等應選用無靜電的原料制作。3）不用的輸入端不應懸空。第25頁/共28頁27由于輸入保護電路中的鉗位二極管電流容量有限，所以在可能出現(xiàn)較大輸入電流的場合，必須采取以下保護措施：1）輸入端接低內(nèi)阻信號源時，應在輸入端與信號源之間串進保護電阻，保證輸入保護電路中的二極管導通時電流不超過1mA。2）輸入端接有大電容時，應在輸入端和電容之間接入保護電阻。3）輸入端接長線時，應在門電路的輸入端接入保護電阻。第26頁/共28頁283. CMOS電路鎖定效應的防護鎖定效應或稱為可控硅效應，是CMOS電路中的一個特有問題。發(fā)生鎖定效應以后往往會造成器件