數(shù)字邏輯與數(shù)字電路習(xí)題(共46頁)

1、一、選擇題1十進制數(shù)33的余3碼為 。A. 00110110 B. 110110 C. 01100110 D. 1001002二進制小數(shù)-0.0110的補碼表示為 。A0.1010 B1.1001 C1.0110 D1.10103兩輸入與非門輸出為0時，輸入應(yīng)滿足 。A兩個同時為1 B兩個同時為0 C兩個互為相反 D兩個中至少有一個為04某4變量卡諾圖中有9個“0”方格7個“1”方格，則相應(yīng)的標(biāo)準(zhǔn)與或表達式中共有多少個與項 ？A 9 B7 C16 D不能確定5. 下列邏輯函數(shù)中，與相等的是 。 6. 設(shè)計一個6進制的同步計數(shù)器，需要 個觸發(fā)器。3 4 5 67. 下列電路中，屬于時序邏輯電路的

2、是 。編碼器 半加器 寄存器 譯碼器8. 列電路中，實現(xiàn)邏輯功能的是 。 (D)9. 的輸出端可直接相連，實現(xiàn)線與邏輯功能。與非門 一般門 集電極開路門 一般門10以下代碼中為無權(quán)碼的為 。 A. 8421BCD碼 B. 5421BCD碼 C. 余三碼 D. 格雷碼11以下代碼中為恒權(quán)碼的為 。A.8421BCD碼 B. 5421BCD碼 C. 余三碼 D. 格雷碼12一位十六進制數(shù)可以用 位二進制數(shù)來表示。A. B. C. D. 1613十進制數(shù)25用8421BCD碼表示為 。A.10 101 B.0010 0101 C.100101 D.1010114在一個8位的存儲單元中，能夠存儲的最大

3、無符號整數(shù)是 。A.（256）10 B.（127）10 C.（FF）16 D.（255）1015與十進制數(shù)（53.5）10等值的數(shù)或代碼為 。A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)816矩形脈沖信號的參數(shù)有 。A.周期 B.占空比 C.脈寬 D.掃描期17與八進制數(shù)(47.3)8等值的數(shù)為：A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)218. 常用的BCD碼有 。A.奇偶校驗碼 B.格雷碼 C.8421碼 D.余三碼19與模擬電路相比，數(shù)字電路主要的優(yōu)

4、點有 。A.容易設(shè)計 B.通用性強 C.保密性好 D.抗干擾能力強20n個變量的最小項是 。A. n個變量的積項，它包含全部n個變量 B. n個變量的和項，它包含全部n個變量C. 每個變量都以原變量或者反變量的形式出現(xiàn)，且僅出現(xiàn)一次。D. n個變量的和項，它不包含全部變量。21當(dāng)描述同步時序電路的最簡狀態(tài)表中含有（）個狀態(tài)時，需要兩個觸發(fā)器。A 3 B 4 C 2 D 522組合邏輯電路的結(jié)構(gòu)特點，表現(xiàn)為（ ）。A有記憶功能 B有反饋回路 C不含記憶元件 D無反饋回路23. 以下表達式中符合邏輯運算法則的是 。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=124

5、. 邏輯變量的取值和可以表示： 。 A.開關(guān)的閉合、斷開 B.電位的高、低 C.真與假 D.電流的有、無 25. 當(dāng)邏輯函數(shù)有n個變量時，共有 個變量取值組合？ A. n B. 2n C. n2 D. 2n26. 邏輯函數(shù)的表示方法中具有唯一性的是 。A.真值表 B.表達式 C.邏輯圖 D.卡諾圖27.F=A+BD+CDE+D= 。A. B. C. D.28.邏輯函數(shù)F= = 。A.B B.A C. D. 29求一個邏輯函數(shù)F的對偶式，可將F中的 。A.·”換成“+”，“+”換成“·” B.原變量換成反變量，反變量換成原變量C.變量不變D.常數(shù)中“0”換成“1”，“1”換成

6、“0”E.常數(shù)不變30A+BC= 。A .A+B B.A+C C.（A+B）（A+C） D.B+C31在 輸入情況下，“與非”運算的結(jié)果是邏輯0。 A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是132在 種輸入情況下，“或非”運算的結(jié)果是邏輯0。A全部輸入是0 B.全部輸入是1 C.任一輸入為0，其他輸入為1 D.任一輸入為133. 三態(tài)門輸出高阻狀態(tài)時， 是正確的說法。A.用電壓表測量指針不動 B.相當(dāng)于懸空 C.電壓不高不低 D.測量電阻指針不動34. 以下電路中可以實現(xiàn)“線與”功能的有 。A.與非門 B.三態(tài)輸出門 C.集電極開路門 D.漏極開路門35以下電路中常用于

7、總線應(yīng)用的有 。A.TSL門 B.OC門 C. 漏極開路門 D.CMOS與非門36邏輯表達式Y(jié)=AB可以用 實現(xiàn)。A.正或門 B.正非門 C.正與門 D.負或門37TTL電路在正邏輯系統(tǒng)中，以下各種輸入中 相當(dāng)于輸入邏輯“1”。A.懸空 B.通過電阻2.7k接電源C.通過電阻2.7k接地 D.通過電阻510接地38對于TTL與非門閑置輸入端的處理，可以 。A.接電源 B.通過電阻3k接電源 C.接地 D.與有用輸入端并聯(lián)39要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對地外接電阻RI 。A.RON B.ROFF C.ROFFRIRON D.ROFF40三極管作為開關(guān)使用時，要提高開關(guān)速度，可 。A

8、.降低飽和深度 B.增加飽和深度 C.采用有源泄放回路 D.采用抗飽和三極管41CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是 。A.微功耗 B.高速度 C.高抗干擾能力 D.電源范圍寬42與CT4000系列相對應(yīng)的國際通用標(biāo)準(zhǔn)型號為 。A.CT74S肖特基系列 B. CT74LS低功耗肖特基系列C.CT74L低功耗系列 D. CT74H高速系列43.N個觸發(fā)器可以構(gòu)成能寄存 位二進制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N44在下列觸發(fā)器中，有約束條件的是 。 A.主從JK F/F B.主從D F/F C.同步RS F/F D.邊沿D F/F45一個觸發(fā)器可記錄一位

9、二進制代碼，它有 個穩(wěn)態(tài)。A.0 B.1 C.2 D.3 E.446存儲8位二進制信息要 個觸發(fā)器。A.2 B.3 C.4 D.847對于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T= 。A.0 B.1 C.Q D.48對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T= 。A.0 B.1 C.Q D.49對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D= 。A.0 B.1 C.Q D.50對于JK觸發(fā)器，若J=K，則可完成 觸發(fā)器的邏輯功能。A.RS B.D C.T D.T51欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端 。A.J=K=0 B.J=Q,K=

10、 C.J=,K=Q D.J=Q,K=0 E.J=0,K=52欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端 。A.J=K=1 B.J=Q,K= C.J=,K=Q D.J=Q,K=1 E.J=1,K=Q53欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端 。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=154欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端 。A.J=K=1 B.J=1,K=0 C.J=K= D.J=K=0 E.J=,K=055欲使D觸發(fā)器按Qn+1=n工作，應(yīng)使輸入D= 。A.0 B.1 C.Q D.56下列觸

11、發(fā)器中，克服了空翻現(xiàn)象的有 。A.邊沿D觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.主從JK觸發(fā)器57下列觸發(fā)器中，沒有約束條件的是 。A.基本RS觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器58描述觸發(fā)器的邏輯功能的方法有 。A.狀態(tài)轉(zhuǎn)換真值表 B.特性方程 C.狀態(tài)轉(zhuǎn)換圖 D.狀態(tài)轉(zhuǎn)換卡諾圖59為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=60.邊沿式D觸發(fā)器是一種 穩(wěn)態(tài)電路。A.無 B.單 C.雙 D.多61下列表達式中不存在競爭冒險的有 。 A.Y=+AB B.Y=AB+C C.Y=AB+AB D

12、.Y=(A+)A62若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為 位。A.5 B.6 C.10 D.5063.一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 個。 A.1 B.2 C.4 D.1664.下列各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有 。 A. B. C. D. E.65函數(shù)，當(dāng)變量的取值為 時，將出現(xiàn)冒險現(xiàn)象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=066四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達式為Y= 。A. B. C. D.67.一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 個。A.1 B.2 C.3 D.4 E.

13、868在下列邏輯電路中，不是組合邏輯電路的有 。A.譯碼器 B.編碼器 C.全加器 D.寄存器69八路數(shù)據(jù)分配器，其地址輸入端有 個。A.1 B.2 C.3 D.4 E.870組合邏輯電路消除競爭冒險的方法有 。A. 修改邏輯設(shè)計 B.在輸出端接入濾波電容C.后級加緩沖電路 D.屏蔽輸入信號的尖峰干擾71101鍵盤的編碼器輸出 位二進制代碼。A.2 B.6 C.7 D.872用三線-八線譯碼器74LS138實現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng) 。A.=1，=D，=0 B. =1，=D，=DC.=1，=0，=D D. =D，=0，=073以下電路中，加以適當(dāng)輔助門電路， 適于實現(xiàn)單輸出組合邏輯電路。

14、A.二進制譯碼器 B.數(shù)據(jù)選擇器 C.數(shù)值比較器 D.七段顯示譯碼器74用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=，應(yīng)使 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=075用三線-八線譯碼器74LS138和輔助門電路實現(xiàn)邏輯函數(shù)Y=，應(yīng) 。A.用與非門，Y= B.用與門，Y=C.用或門，Y= D.用或門，Y=76同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是 。 A.工作速度高 B.觸發(fā)器利用率高 C.電路簡單 D.不受時鐘CP控制。77把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到 進制計數(shù)器。 A.4

15、B.5 C.9 D.2078下列邏輯電路中為時序邏輯電路的是 。 A.變量譯碼器 B.加法器 C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器79. N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進制數(shù)）為 的計數(shù)器。 A.N B.2N C.N2 D.2N80. N個觸發(fā)器可以構(gòu)成能寄存 位二進制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N81五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為 。A.5 B.10 C.25 D.3282同步時序電路和異步時序電路比較，其差異在于后者 。A.沒有觸發(fā)器 B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)83一位8421BCD碼計數(shù)器至少需要 個觸發(fā)器。A.3

16、 B.4 C.5 D.1084.欲設(shè)計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進制計數(shù)器，最少應(yīng)使用 級觸發(fā)器。A.2 B.3 C.4 D.8858位移位寄存器，串行輸入時經(jīng) 個脈沖后，8位數(shù)碼全部移入寄存器中。A.1 B.2 C.4 D.886用二進制異步計數(shù)器從0做加法，計到十進制數(shù)178，則最少需要 個觸發(fā)器。A.2 B.6 C.7 D.8 E.1087某電視機水平-垂直掃描發(fā)生器需要一個分頻器將31500HZ的脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器至少需要 個觸發(fā)器。A.10 B.60 C.525 D.3150088某移位寄存器的時鐘脈沖頻率為100K

17、HZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要 時間。A.10S B.80S C.100S D.800ms89.若用JK觸發(fā)器來實現(xiàn)特性方程為，則JK端的方程為 。A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB90要產(chǎn)生10個順序脈沖，若用四位雙向移位寄存器CT74LS194來實現(xiàn)，需要 片。A.3 B.4 C.5 D.1091若要設(shè)計一個脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用 個觸發(fā)器。A.2 B.3 C.4 D.1092PROM和PAL的結(jié)構(gòu)是 。A.PROM的與陣列固定，不可編程 B.PROM與陣列、或陣列均不可編程C.PAL與陣列

18、、或陣列均可編程 D.PAL的與陣列可編程93當(dāng)用專用輸出結(jié)構(gòu)的PAL設(shè)計時序邏輯電路時，必須還要具備有 。A.觸發(fā)器 B.晶體管 C.MOS管 D.電容94當(dāng)用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計邏輯電路時，它們相當(dāng)于 。A. 組合邏輯電路 B.時序邏輯電路 B. C.存儲器 D.數(shù)模轉(zhuǎn)換器95PLD器件的基本結(jié)構(gòu)組成有 。A. 與陣列 B.或陣列 C.輸入緩沖電路 D.輸出電路96PLD器件的主要優(yōu)點有 。A. 便于仿真測試 B.集成密度高 C.可硬件加密 D.可改寫97GAL的輸出電路是 。A.OLMC B.固定的 C.只可一次編程 D.可重復(fù)編程98PLD開發(fā)系統(tǒng)需要有 。A.計算機 B.編

19、程器 C.開發(fā)軟件 D.操作系統(tǒng)99只可進行一次編程的可編程器件有 。A.PAL B.GAL C.PROM D.PLD100可重復(fù)進行編程的可編程器件有 。A.PAL B.GAL C.PROM D.ISP-PLD二、填空題1. 十六進制數(shù)3A.B對應(yīng)的八進制數(shù)是 。2. 十進制數(shù) 7.125對應(yīng)的二進制數(shù)是 。3. 要使異或門輸出為0，必須令兩個輸入 。4. n個變量的全部最小項相“或”為 。5. 邏輯函數(shù)F=的對偶函數(shù)F=_。6. 一個門電路的輸出端所能連接的下一級門電路輸入端的個數(shù)稱為該門電路的 7. 時序邏輯電路中，輸出信號僅是當(dāng)前狀態(tài)的函數(shù)，而與_無關(guān)的電路稱為Moore（摩爾）型時序

20、電路。8. 一個由n變量構(gòu)成的最小項有 個相鄰最小項9. 一個8路數(shù)據(jù)選擇器有 個輸入選擇控制端。10. 構(gòu)造一個同步模8計數(shù)器需要 個觸發(fā)器。11. （48）10 =（_）16 =（_）2 。12. 集成觸發(fā)器三種結(jié)構(gòu)： 、 的和 。13. 函數(shù) 的反函數(shù) = 。14. 時序邏輯電路的功能表示方法有： 、 、和 。15. N級環(huán)形計數(shù)器的計數(shù)長度是 ，N級扭環(huán)計數(shù)器的計數(shù)長度是 。16. 寄存器按照功能不同可分為兩類： 寄存器和 寄存器。17. 數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?、 。18. 由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 個順序脈沖19. 時序邏輯電路按照其觸發(fā)器是否

21、有統(tǒng)一的時鐘控制分為 時序電路和 時序電路。20. 觸發(fā)器有 個穩(wěn)態(tài)，存儲8位二進制信息要 個觸發(fā)器.21. 一個基本RS觸發(fā)器在正常工作時，它的約束條件是+=1，則它不允許輸入= 且= 的信號。22. 觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為 ，0狀態(tài)為 ，可見觸發(fā)器的狀態(tài)指的是 端的狀態(tài).23. 一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是 。24. 在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的 ，觸發(fā)方式為 式或 式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象.25. 邏輯代數(shù)又稱為 代數(shù)。最基本的邏輯關(guān)系有 、 、 三種。常用的幾種導(dǎo)出的邏輯

22、運算為 、 、 、 、 。26. 邏輯函數(shù)的常用表示方法有 、 、 。27. 邏輯代數(shù)中與普通代數(shù)相似的定律有 、 、 。摩根定律又稱為 。28. 邏輯代數(shù)的三個重要規(guī)則是 、 、 。29. 邏輯函數(shù)F=+B+D的反函數(shù)= 。30. 邏輯函數(shù)F=A（B+C）·1的對偶函數(shù)是 。31. 添加項公式AB+C+BC=AB+C的對偶式為 。32. 邏輯函數(shù)F=+A+B+C+D= 。33. 邏輯函數(shù)F= 。34. 已知函數(shù)的對偶式為+，則它的原函數(shù)為 。35. 同一邏輯函數(shù)的兩種邏輯表達式中的最大項 Mi 與最小項 mi 之間的關(guān)系有 Mi=_ ， Mi+mi=_。36. 多變量異或運算時，若

23、，則 Xi=1 的個數(shù)必為 _數(shù)。（奇或偶）37. 七段譯碼器的輸入是 _ 碼 。38. 在多路復(fù)用器中， s 個輸入用于選擇 N 個數(shù)據(jù)源，則 s= _39. 帶使能輸入的 _ 可以用做多路分配器。40. 若 JK 觸發(fā)器 Q*=Q' ，則輸入（ J ， K ） = _ 。如果用 D 觸發(fā)器完成相同功能，則 D= _ 。41. 時序電路又被稱作有限狀態(tài)機，并且可以進一步劃分為 _ 機和 _ 機。42. _方程將觸發(fā)器的下一狀態(tài)定義為觸發(fā)器當(dāng)前狀態(tài)和輸入的函數(shù)。 43. 一個具有 n 個觸發(fā)器的機器中，狀態(tài)的總數(shù)為 _ 。 44. 設(shè)計一個模 65 的同步計數(shù)器，至少需要 _ 個觸發(fā)器

24、.45. 產(chǎn)生序列 11101000 ，至少需要 _ 個觸發(fā)器。46. 在狀態(tài)圖中，只要包含有 _ 的時序電路都可稱為計數(shù)器.47. 一個 _ 觸發(fā)器就是一個一位的二進制計數(shù)器。48. 已知m序列信號發(fā)生器的反饋函數(shù)f（Q）=Q3Å Q4，則其循環(huán)長度（序列長度）S= 。49. F（A，B，C，D）=1，其最小項表達式F=m（_）。50. 函數(shù)，其反函數(shù)=_；對偶式F*=_。51. RAM與ROM的區(qū)別是                

25、      。52. 動態(tài)存儲單元為不丟失信息，必須                 。53. 將D觸發(fā)器的D端連在 端上，假設(shè)Q（t）=0，則經(jīng)過100個脈沖作用后，它的次態(tài)Q(t+100)為_。54. 已知一個最長線性序列碼發(fā)生器的反饋函數(shù)是F（Q）=Q5Q6，試求：序列碼的長度S= ；需用觸發(fā)器的個數(shù)N= 。55. RAM的優(yōu)點是_，_；缺點是_，它是_存儲器。56. 由于R-S觸發(fā)器有_個

26、穩(wěn)態(tài)，因此它可記錄_位二進制碼。若存儲一字節(jié)二進制信息，需要_個觸發(fā)器。57. 組合電路與時序電路的主要區(qū)別： 。58. PAL的與陣列_編程，或陣列_編程。59. 將邏輯函數(shù)化成最小項之和的標(biāo)準(zhǔn)形式： (= )。60. 三態(tài)門的輸出端有三種可能出現(xiàn)的狀態(tài)： 、 和 。61. 寫出觸發(fā)器的特征方程： 。62. 衡量存儲器性能的兩個重要指標(biāo)是 和 。63. 與模擬信號相比，數(shù)字信號的特點是它的 性。一個數(shù)字信號只有 種取值分別表示為 和 。64. 布爾代數(shù)中有三種最基本運算： 、 和 ，在此基礎(chǔ)上又派生出四種基本運算，分別為 、 、 和 。65. EPROM是 可編程只讀存儲器，EEPROM是

27、可編程只讀存儲器。66. FPGA是指 ，它是一種 密度的可編程邏輯器件。67. GAL是指 ，ISP是指 。68. 函數(shù)式F=AB+BC+CD 寫成最小項之和的形式結(jié)果應(yīng)為m ( ),寫成最大項之積的形式結(jié)果應(yīng)為M( )。69. 判斷下列邏輯運算說法是否正確。（1） 若X+Y=X+Z，則Y=Z；( )（2） 若XY=XZ，則Y=Z；( )（3） 若X Y=X Z，則Y=Z；( )70. 組合邏輯電路的特點是任意時刻的 狀態(tài)僅取決于該時刻的 狀態(tài)，而與信號作用前電路的狀態(tài) 。71. 組合邏輯電路在結(jié)構(gòu)上不存在輸出到輸入的 ， 因此 狀態(tài)不影響 狀態(tài)。72. 數(shù)據(jù)分配器的結(jié)構(gòu)與 相反，它是一種

28、輸入， 輸出的邏輯電路。從哪一路輸出取決于 。73. 一個十六路數(shù)據(jù)選擇器，其地址輸入端有 個。74. 設(shè)A0、A1 為四選一數(shù)據(jù)選擇器的地址碼，X0X3 為數(shù)據(jù)輸入，Y 為數(shù)據(jù)輸出，則輸出Y 與數(shù)據(jù)輸入和地址碼的關(guān)系為 。75.描述觸發(fā)器的邏輯功能的方法有 ； ； ；76. 將基本RS 觸發(fā)器的S 和Q、R 和Q端相連成新的觸發(fā)器，其特征方程是 。77. 若D 觸發(fā)器的D 端連在Q端上，經(jīng)100 個脈沖作用后，其次態(tài)為0，則現(xiàn)為 。78. SD 和RD 為觸發(fā)器的異步置1 和置0 端，若觸發(fā)器異步置0，須使SD= ，RD= ，而與 和 無關(guān)。79. 對于JK 觸發(fā)器，若J=K，則可完成 觸發(fā)

29、器的邏輯功能；若K = J，則可完成 觸發(fā)器的邏輯功能。80. 時序邏輯電路一般由 和 兩步分組成的。時序邏輯電路的特點是某一時刻的 狀態(tài)不僅取決于該時刻的 ，而且與信號作用前電路的狀態(tài) 。81. 時序邏輯電路在結(jié)構(gòu)上存在輸出到輸入的 ，因此， 狀態(tài)會影響 狀態(tài)。82. 時序邏輯電路分為兩類： 和 。其中 有一個統(tǒng)一的時鐘脈沖源，存儲電路里所有 的狀態(tài)變化，都在同一個時鐘脈沖CP作用下同時發(fā)生；而 沒有統(tǒng)一的時鐘脈沖。83. 時序邏輯電路中的存儲電路受時鐘控制的 組成。84. 同步時序邏輯電路中，所有觸發(fā)器狀態(tài)的變化都是在 操作下進行的；異步時序邏輯電路中，各觸發(fā)器的時鐘信號 ，因而觸發(fā)器狀態(tài)

30、的變化并不都是 發(fā)生的，而是 。85. 全面描述一時序邏輯電路的功能， 必須使用三個方程式。它們是 、 、 .86. 為了把時序電路的邏輯功能直觀、形象地顯示出來，有時需要把有輸出方程、狀態(tài)方程和控制方程表示的邏輯關(guān)系表示成 、 、或 的形式。87. 觸發(fā)器有 個穩(wěn)定狀態(tài)，它可以記錄 位二進制碼，存儲8 位二進制信息需要 個觸發(fā)器。88. 用來表示時序電路狀態(tài)轉(zhuǎn)換規(guī)律的輸入、輸出關(guān)系的有向圖稱為 ，計數(shù)器中有效狀態(tài)的數(shù)目稱為計數(shù)器的 。89. 模為2 的正整數(shù)次冪的二進制遞增計數(shù)器，若從其反向輸出端Q輸出，則得同模 計數(shù)器。90. 計數(shù)器的功能是 ，它是用電路的 來表示計數(shù)值。計數(shù)器的模是指

31、。91. 按計數(shù)進位制計數(shù)器可分為 和 兩類。按進位方式計數(shù)器可分為 和 兩類。按邏輯功能計數(shù)器可分為 、 和 等92. 在各種寄存器中，存放N 位二進制數(shù)碼需要 個觸發(fā)器。93. 用反饋移位寄存器產(chǎn)生11101000 序列，至少需要 個觸發(fā)器。94. n 級反饋移位寄存器的狀態(tài)數(shù)是 。95. 有一個移位寄存器，高位在左，低位在右，欲將存放在該移位寄存器中的二進制數(shù)乘上十進制數(shù)4，則需將該移位寄存器中的數(shù)左移 位，需要 個移位脈沖。96. 邏輯系統(tǒng)包括 、 和 三部分組成。97. 將一個包含有32768 個基本單元的存儲電路設(shè)計成4096 個字節(jié)的RAM，則該RAM 有 根數(shù)據(jù)線， 根地址線。

32、98. 有一個容量為256× 4 位的RAM，該RAM 有 個基本存儲單元，該RAM 每次訪問 個基本存儲單元，該RAM 有 根地址線。99. 將一個包含有16384 個基本單元的存儲電路設(shè)計設(shè)計成8 位為一個字節(jié)的ROM，該ROM 有 個地址， 個數(shù)據(jù)讀出線。100. 半導(dǎo)體存儲器從存取功能上可以分為 存儲器和 存儲器。存儲器容量的擴展方式有 和 兩種。三、綜合題。1、用卡諾圖法化簡下列各式。2、利用與非門實現(xiàn)下列函數(shù)，并畫出邏輯圖。3、分析下圖所示的邏輯電路，寫出表達式并進行簡化。4、分析下圖所示的邏輯電路，寫出表達式并進行簡化。5、分析下圖所示邏輯電路，其中S3、S2、S1、S

33、0為控制輸入端，列出真值表，說明F與 A、B 的關(guān)系。6、分析下圖所示邏輯電路，列出真值表，說明其邏輯功能。7、右圖所示為數(shù)據(jù)總線上的一種判零電路，寫出F的邏輯表達式，說明該電路的邏輯功能。8、分析下圖所示邏輯電路，列出真值表，說明其邏輯關(guān)系。9、下圖所示為兩種十進制數(shù)代碼轉(zhuǎn)換器，輸入為余三碼，問：輸出為什么代碼？10、下圖是一個受 M 控制的4位二進制碼和格雷碼的相互轉(zhuǎn)換電路。 M=1 時，完成自然二進制碼至格雷碼轉(zhuǎn)換； M=0 時，完成相反轉(zhuǎn)換。請說明之。11、在有原變量又有反變量的輸入條件下，用與非門設(shè)計實現(xiàn)下列函數(shù)的組合電路：12、設(shè)輸入既有原變量又有反變量，用與非門設(shè)計實現(xiàn)下列函數(shù)的

34、多輸出電路。13、設(shè)輸入既有原變量又有反變量，用或非門設(shè)計實現(xiàn)下列函數(shù)的組合電路：14、設(shè)輸入只有原變量而無反變量，試用最少的三級與非門實現(xiàn)下列函數(shù)：15、設(shè)輸入只有原變量沒有反變量，試用或非門實現(xiàn)下列函數(shù)組合電路：16、已知輸入信號A,B,C,D的波形如下圖所示，選擇適當(dāng)?shù)募蛇壿嬮T電路，設(shè)計產(chǎn)生輸出 F 波形的組合電路（輸入無反變量）。17、用紅、黃、綠三個指示燈表示三臺設(shè)備的工作情況：綠燈亮表示全部正常；紅燈 亮表示有一臺不正常；黃燈亮表示有兩臺不正常；紅、黃燈全亮表示三臺都不正常。列出控制電路真值表，并選出合適的集成電路來實現(xiàn)。18、用八選一數(shù)據(jù)選擇器實現(xiàn)下列函數(shù)：19、用兩片雙四選一

35、數(shù)據(jù)選擇器和與非門實現(xiàn)循環(huán)碼至8421BCD碼轉(zhuǎn)換。20、設(shè)計二進制碼/格雷碼轉(zhuǎn)換器。輸入為二進制碼B3B2B1B0，輸出為格雷碼，EN為使能端，EN=0時執(zhí)行二進制碼格雷碼轉(zhuǎn)換； EN=1時輸出為高阻。21、設(shè)計一個以10為模的補碼產(chǎn)生器。N為09中的一個數(shù)符，C為N的補碼，N和C均為8421BCD碼，EN為使能端。22、設(shè)計一個血型配比指示器。輸血時供血者和受血者的血型配對情況如圖所示。要求供血者血型和受血者血型符合要求時綠燈亮；反之，紅燈亮。23、下圖是一種兩拍工作寄存器的邏輯圖，即每次在輸入數(shù)據(jù)之前必須先置“清0”信號，然后接收控制信號有效，此時將數(shù)據(jù)存入寄存器。（1）若不按兩拍方式工

36、作，即取消“清0”信號，則當(dāng)D2D1D0=100001010時，輸出Q2Q1Q0將如何變化？（2）為使電路正常工作，“清0”信號與“接收控制”信號應(yīng)如何配合？畫出這兩種信號的正確時間關(guān)系。（3）若采用單拍方式工作，提出寄存器的改進方案。24、分析下圖所示同步計數(shù)電路，作出狀態(tài)轉(zhuǎn)移表和狀態(tài)圖，并畫出在時鐘作用下各觸發(fā)器輸出的波形。25、用D觸發(fā)器構(gòu)成按循環(huán)碼(000001011111101100000)規(guī)律工作的六進制同步計數(shù)器。26、分析下圖所示同步時序邏輯電路，作出狀態(tài)轉(zhuǎn)移表和狀態(tài)圖，說明它是Mealy型電路還是Moore型電路以及電路的功能。27、分析下圖所示同步時序邏輯電路，作出狀態(tài)轉(zhuǎn)移

37、表和狀態(tài)圖，說明這個電路能對何種序列進行檢測？28、作“101”序列信號檢測器的狀態(tài)表，凡收到輸入序列101時，輸出為 1 ；并規(guī)定檢測的101序列不重疊。29、同步時序電路對串行二進制輸入進行奇偶校驗,每檢測5位輸入,輸出一個結(jié)果：當(dāng)5位輸入中 1 的數(shù)目為奇數(shù)時，在最后一位的時刻輸出 1 。作出狀態(tài)圖和狀態(tài)表。30、某時序機狀態(tài)圖如下所示，用“計數(shù)器法”設(shè)計該電路。31、用EPROM實現(xiàn)下列多輸出函數(shù)，畫出陣列圖。32、試用EPROM實現(xiàn)8421 BCD碼至余三碼的轉(zhuǎn)換。33、用FPLA實現(xiàn)下列多輸出函數(shù)，畫出陣列圖。34、用FPLA實現(xiàn)下列多輸出函數(shù)，畫出陣列圖。35、用時序FPLA設(shè)計

38、一個循環(huán)碼十進制計數(shù)器。要求設(shè)計優(yōu)化，即FPLA的面積盡可能小。36、用卡諾圖化簡邏輯函數(shù)：F(A，B，C，D)m(2，3，9，11，12)+d(5，6，7，8， 10，13) ,求出最簡“與-或”表達式和最簡“或-與”表達式。37、用卡諾圖化簡邏輯函數(shù)： （用代數(shù)法）。38、證明：如果，且則A = B。39、設(shè)計一個“001/010”序列檢測器。該電路有一個輸入x和一個輸出Z，當(dāng)隨機輸入信號中出現(xiàn)“001”或者“010”時，輸出Z為1，平時輸出Z為0。典型的輸入、輸出序列如下：x：1001010011Z：0001001000請給出該Mealy電路的原始狀態(tài)圖和原始狀態(tài)表。40、設(shè)計一個巴克碼

39、信號發(fā)生器，要求自動產(chǎn)生周期性的的信號序列，要求用D觸發(fā)器和邏輯門來實現(xiàn)。（15分），41、設(shè)計1110序列檢測器的狀態(tài)轉(zhuǎn)換圖，并求出最簡狀態(tài)轉(zhuǎn)換表。習(xí)題案例答案一、選擇題461C 2D 3A 4B 5. 6. 7. 8. 9. 10CD11AB 12C 13B 14CD 15ABCD 16ABC 17AB 18CD 19BCD 20AC 21AB 22CD 23D 24. ABCD 25. D 26. AD 27. AC 28. A 29. ACD 30. C 31. D 32. BCD 33. ABD 34. CD 35. A36. CD 37. ABC 38. ABD 39. C 40.

40、 ACD41. ACD 42. B 43. B 44. C 45. C46. D 47.BD 48.AD 49.C 50.C51.ABDE 52.ACDE 53.BCD 54.BCE 55.D56.ABD 57.D 58.ABCD 59.A 60.C61. CD 62. B 63C 64D 65ACD66A 67E 68D 69C 70AB71C 72ABC 73AB 74A 75AB76. A 77. D 78. C 79. D 80. B81. A 82. B 83. D 86. A 87. B 88. AB 89. A91. C 92. AD 93. A 94.A 95.ABCD96.ABCD 97. AD 98.ABCD 99. AC 100.BD 二、填空題1 72.56 2 111.001 3 相同 4. 1 56 扇出系數(shù) 7 輸入信號 8. n 9. 3 103 1130，110000 12. 主從結(jié)構(gòu)，邊沿結(jié)構(gòu)，維持阻塞結(jié)構(gòu) 13.14. 狀態(tài)表、狀態(tài)圖和次態(tài)表達式和輸出函