數(shù)字電路實(shí)驗(yàn)課程

1、數(shù)字電路實(shí)驗(yàn)課程數(shù)字電路實(shí)驗(yàn)課程電工電子實(shí)驗(yàn)中心電工電子實(shí)驗(yàn)中心黑龍江大學(xué)黑龍江大學(xué)實(shí)驗(yàn)要求當(dāng)堂交實(shí)驗(yàn)交實(shí)驗(yàn)報(bào)告（第一個(gè)下一次課交）不允許遲到，不早退愛護(hù)儀器，損壞儀器要賠償！2實(shí)驗(yàn)簡介 驗(yàn)證性實(shí)驗(yàn)-要求自己能驗(yàn)證(預(yù)習(xí)報(bào)告) 一共八個(gè)實(shí)驗(yàn)，第一個(gè)實(shí)驗(yàn)報(bào)告和第二個(gè)的一起交，前七個(gè)每個(gè)10分，最后一個(gè)30分，一共100分 三部分：輸入-邏輯電平；數(shù)字電路核心-TTL芯片；輸出-電平指示，示波器，數(shù)碼顯示3474LS20 二4輸入與非門Y=ABCD 574LS86 四2 輸入異或門674LS00 四2 輸入與非門Y=AB 實(shí)驗(yàn)一 門電路邏輯功能及測試 實(shí)驗(yàn)前按學(xué)習(xí)機(jī)使用說明先檢查學(xué)習(xí)機(jī)電源是否正常

2、，然后選擇實(shí)驗(yàn)用的集成電路，按自己設(shè)計(jì)的實(shí)驗(yàn)接線圖接好連線，特別注意及地線不能接錯(cuò)。實(shí)驗(yàn)中改動(dòng)接線需斷開電源，接好線后再通電實(shí)驗(yàn)。圖 1.1&V12457Vcc146Y71、測試門電路邏輯功能 選用雙四輸入與非門74LS20一只，插入面包板，按圖1.1接線、輸入端接S1S4（電平開關(guān)輸出插口），輸出端D1 D8接顯示發(fā)光二極管（任意一個(gè)）將電平開關(guān)按表1.1置位，分別測輸出電壓及邏輯狀態(tài)。輸入輸入輸出輸出1245Y電壓電壓(V)HHHHLHHHLLHHLLLHLLLL表1.182、異或門邏輯功能測試選二輸入端四異或門電路74LS86，如圖1.2接線，輸入端1、2、4、5接電平開關(guān)，輸出

3、端A、B、Y接電平顯示發(fā)光二極管。將電平開關(guān)按表1.2置位，將結(jié)果填入表中。 表1.2輸入輸入輸出輸出XZYY(V)0 00 01 00 01 10 01 11 01 11 10 10 1圖 1.29=1=1=1ABCDZXY&A311198211B&Y132&Z13121&54612圖 1.3103、測試邏輯電路的邏輯函數(shù)關(guān)系10填表1.3，寫出邏輯表達(dá)式AB表 1.311輸入輸入A B輸出輸出YZLLLHHLHH4、利用與非門控制輸出 用一片74LS00按圖1.4接線。S接任一電平開關(guān)，用示波器觀察S對(duì)輸出脈沖的控制作用。圖 1.412&S2311Y

4、4、利用與非門控制輸出 用一片74LS00按圖1.5接線。S接任一電平開關(guān)，用示波器觀察S對(duì)輸出脈沖的控制作用。圖 1.513&S465Y&2315. 與非門測試平均延遲時(shí)間 采用環(huán)路振蕩法測量tpd，輸入端A接入100kHz的固定脈沖，用雙蹤示波器觀察輸入端A和輸出端Y的波形，并測量它們之間的相位差，計(jì)算每個(gè)門電路的平均延遲時(shí)間tpd。圖 1.6&12354161091281131123546111226. 用與非門組成其它門電路 用二輸入端四與非門74LS00組成同或門（1）寫出同或門表達(dá)式轉(zhuǎn)化為與非門邏輯表達(dá)式（2）畫出邏輯電路圖將與非門轉(zhuǎn)化成同或門的邏輯電路圖（

5、3）自擬實(shí)驗(yàn)步驟，將測試結(jié)果填入表1.4中ABBAABBAY表 1.4 輸入輸入A B輸出輸出Y000100116. 回答問題 怎樣判斷門邏輯功能是否正常？ 與非門一個(gè)接連續(xù)脈沖，其余狀態(tài)什么時(shí)候允許脈沖通過？什么時(shí)候禁止脈沖通過？ 異或門又叫可控反相門，為什么？17實(shí)驗(yàn)二 組合邏輯電路的設(shè)計(jì)及功能測試預(yù)習(xí)要求：預(yù)習(xí)要求：組合邏輯電路的分析方法用與非門和異或門構(gòu)成的半加器、全加器的工作原理二進(jìn)制的運(yùn)算熟悉組合邏輯電路的分析方法181. 組合邏輯電路功能測試用兩片74LS00芯片組成如圖電路，為便于接線與檢查，已經(jīng)給出芯片的編號(hào)與引腳。（1）A、B、C接S0-S9邏輯電平中任意三個(gè)。（2）改變輸

6、入端A、B和C的邏輯狀態(tài)，測試輸出Y1和Y2的值，完成表2.1。（3）寫出輸出端Y1和Y2的邏輯表達(dá)式。19&Y&A3110982213121BC&Y1461&Y210982&Y5462&12131115圖 2.120輸入輸入輸出輸出ABCY1Y2000001011111110100101010 表2.1 212、測試用異或門（74LS86）和與非門組成的半加器的邏輯功能圖2.2根據(jù)半加器的邏輯表達(dá)式可知：半加器Y是A、B的異或，而進(jìn)位Z是A、B相與，故半加器可用一個(gè)集成異或門和兩個(gè)與非門組成如圖2.2。在學(xué)習(xí)機(jī)上用異或門和與門接成以上電路。A、

7、B接電平開關(guān)S，Y、Z接電平顯示，按表2.2要求改變A、B狀態(tài)，填表。輸輸入入A0101B0011輸輸出出YZ表2.222&A31102213=12B&C5462S&Ai111BiCi-1&2&X32&2&1圖 2.3&Si2&Ci3X1X2AiBiAiBi AiAiBi BiAiBi+AiBiAiBi+AiBiCi-1&Ai111BiCi-1&2&X32&2&1圖 2.3&Si2&Ci3X1X23、測試全加器的邏輯功能ABCi-1CiSi00001010011000

8、10111011111. 寫出圖2.3電路的 邏輯表達(dá)式2. 填寫表2.3表2.325設(shè)計(jì)四人表決電路 多數(shù)贊成決議通過，反之決議未通過，表決結(jié)果用二極管電平指示燈顯示 若用A、B、C、D表示表決的四人，用Y表示表決的結(jié)果，寫出四人表決電路的邏輯表達(dá)式 畫出邏輯電路圖。 在實(shí)驗(yàn)箱上按設(shè)計(jì)的電路圖進(jìn)行接線 自擬步驟，測試結(jié)果填到表格中。2627四人表決電路的卡諾圖課后習(xí)題 總結(jié)組合邏輯電路的分析方法和設(shè)計(jì)方法。28實(shí)驗(yàn)三 譯碼器和數(shù)據(jù)選擇器29實(shí)驗(yàn)?zāi)康?. 熟悉譯碼器的邏輯功能。2. 掌握數(shù)據(jù)選擇器的邏輯功能3. 掌握集成譯碼器和數(shù)據(jù)選擇器的應(yīng)用3074LS139譯碼器芯片引腳圖3174LS15

9、3數(shù)據(jù)選擇器芯片引腳圖 將74LS139譯碼器按圖2.4接線，按表3.1輸入電平分別置位，填輸出狀態(tài)表。1、譯碼器功能測試 表3.1輸入輸入輸出輸出使能使能選擇選擇GBAY1Y2Y3Y4HXXLLLLLHLHLLHH 圖2.4322、譯碼器應(yīng)用 將雙2-4線譯碼器轉(zhuǎn)換為3-8線譯碼器 畫出轉(zhuǎn)換電路圖。 在學(xué)習(xí)機(jī)上接線并驗(yàn)證設(shè)計(jì)是否正確。 設(shè)計(jì)并填寫該3-8譯碼器功能表，畫出輸入、輸出波形。333、數(shù)據(jù)選擇器的測試將雙4選1數(shù)據(jù)選擇器 74LS153參照?qǐng)D3.3接線，測試其功能并填寫功能表將學(xué)習(xí)機(jī)脈沖信號(hào)源中固定脈沖4個(gè)不同頻率號(hào)接到數(shù)據(jù)選擇器4個(gè)輸入端，選擇端置位，使輸出端可分別觀察到4種不同

10、頻率脈沖信號(hào)，分析上述實(shí)驗(yàn)結(jié)果并總結(jié)數(shù)據(jù)選擇器作用 選擇端選擇端數(shù)據(jù)輸出端數(shù)據(jù)輸出端輸出輸出控制控制輸出輸出B AC0 C1 C2 C3GX XX X X XHL LL X X XLL LH X X XLL HX L X XLL HX X H XLH LX X L XLH LX X H XLH HX X X LLH HX X X HL354. 數(shù)據(jù)選擇器的應(yīng)用 將實(shí)驗(yàn)箱上的四個(gè)固定連續(xù)脈沖按圖3.4接到數(shù)據(jù)選擇器的四個(gè)輸入端C0、C1、C2和C3，輸出控制端G以及選擇輸入端B、A的不同邏輯狀態(tài)下，分別觀察輸出端的波形，將測試結(jié)果填入表3.4中。 分析輸出端4種不同頻率脈沖信號(hào)波形與選擇輸入端B

11、、A的關(guān)系，并總結(jié)數(shù)據(jù)選擇器作用。輸出輸出控制控制選擇端選擇端數(shù)據(jù)輸出端數(shù)據(jù)輸出端輸出輸出GB AC0 C1 C2 C3HX X25 50 100 200LL L25 50 100 200LL L25 50 100 200LL H25 50 100 200LH H25 50 100 200表 3.4課后習(xí)題 總結(jié)譯碼器和數(shù)據(jù)選擇器的使用體會(huì)實(shí)驗(yàn)四 觸發(fā)器R-S，D，J-K 39實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康?. 熟悉并掌握基本RS觸發(fā)器的構(gòu)成，工作原理和功能測試方法，熟悉并理解不定的含義。2. 熟悉并掌握D-FF和JKFF的邏輯功能和功能測試方法。3.學(xué)會(huì)正確使用觸發(fā)器的集成芯片。1、基本R-S FF功能測

12、試兩個(gè)TTL與非門首尾相接構(gòu)成 的基本R-SFF的電路如圖3.1所示試按下面的順序在 端加信號(hào)：0dS 1dR 1dS 1dR 1dS 0dR 1dS 1dR 圖4.1 基本R-SFF電路 40QG1Rd&SdQG21Sd，Rd23456基本R-S觸發(fā)器測試1. 觀察并記錄FF的， 、 端的狀態(tài)，將結(jié)果填入下表4.1中，并說明在上述各種輸入狀態(tài)下，F(xiàn)F執(zhí)行的是什么功能？邏輯功能邏輯功能01111011dS5. 當(dāng) 、 都接低電平時(shí)，觀察 ， 端的狀態(tài)，當(dāng)、 同時(shí)由低電平跳為高電平時(shí)，注意觀察，端的狀態(tài)，重復(fù)3-5次看，端的狀態(tài)是否相同，以正確理解“不定”狀態(tài)的含義。dRQQ表4.1QQ

13、dSdRQQ4142（2）Sd端接低電平，Rd端加脈沖。（3）Sd端接高電平，Rd端加脈沖。（4） 連接Sd、Rd，并加脈沖。記錄并觀察(2)(3)(4) 三種情況下Q，Q端狀態(tài)。從中總結(jié)出基本R-SFF的Q或Q端的狀態(tài)改變和輸入端 Sd 、Rd的關(guān)系。例子例子43RDSDQQ000110001111101101002、維持-阻塞型D觸發(fā)器功能測試 圖4.2 D FF邏輯符號(hào) 4474LS74 雙D 觸發(fā)器（正沿觸發(fā)）RdCPDSdQQGNDVcc136214745DQn 1維持-阻塞型D觸發(fā)器功能測試的實(shí)驗(yàn)步驟(1)分別在Sd、Rd端加低電平，觀察并記錄Q，Q端的狀態(tài)。(2)令Sd、Rd端為

14、高電平，D端分別接高，低電平，用點(diǎn)動(dòng)脈沖作為CP，觀察并記錄當(dāng)CP為0、1、時(shí)Q端的狀態(tài)變化。(3)當(dāng)Sd=Rd=1、CP=0（或CP=1），改變D端信號(hào)，觀察Q端的狀態(tài)是否變化？整理上述實(shí)驗(yàn)數(shù)據(jù)，將結(jié)果填入表3.2中。CPD0 1xx011 0 xx011 10011 1101表4.2dSdRnQ1nQ45 令Sd=Rd=1，將D和端相連，CP加連續(xù)脈沖，用雙蹤示波器觀察并記錄Q相對(duì)與CP的波形。46473、負(fù)邊沿J-K觸發(fā)器功能測試 74LS112 雙J-K觸發(fā)器（負(fù)沿觸發(fā)） 雙J-K負(fù)邊沿觸發(fā)器74LS112的邏輯符號(hào)如4.3所示。 自擬實(shí)驗(yàn)步驟，測試其功能，并將結(jié)果 填入表3.3中。若

15、令J=K=1時(shí)，CP端加連脈沖，用雙蹤示波器觀察Q-CP端 波形，和DFF的D和端相連接時(shí)觀察到的Q端的波形比較，有和異同點(diǎn)？ CP J K 0 1 X X X X 1 0 X X X X1 1 0 X 01 1 1 X 01 1 X 0 11 1 X 1 1圖4.3表3.3dSdRnQ1nQ48RdCPJSdQQGNDVcc156316845K211 nnnQJQKQCP下降沿到來時(shí)有效4. 觸發(fā)器功能轉(zhuǎn)換（1）將D觸發(fā)器和J-K觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，列出表達(dá)式，畫出實(shí)驗(yàn)電路圖。（2）接入連續(xù)脈沖，觀察各觸發(fā)器CP及Q端波形，比較兩者關(guān)系。（3）自擬實(shí)驗(yàn)數(shù)據(jù)并填寫之。49nnQQ 1DQn

16、11 nnnQJQKQCP下降沿到來時(shí)有效6、觸發(fā)器功能轉(zhuǎn)換 將D觸發(fā)器和J-K觸發(fā)器轉(zhuǎn)換成觸發(fā)器，列出表達(dá)式，畫出實(shí)驗(yàn)電路圖。接入連續(xù)脈沖，觀察各觸發(fā)器CP及Q端波形，比較兩者關(guān)系。自擬實(shí)驗(yàn)數(shù)據(jù)并填寫之。50實(shí)驗(yàn)五 時(shí)序電路測試及研究51實(shí)驗(yàn)芯片：74LS00 二輸入端四與非門74LS10 三輸入端三與非門74LS194 4位雙向移位存儲(chǔ)器74LS175 四D觸發(fā)器52VCCQDQD4DQC3DQCCPRQAQA1D2DQBQBGND74LS175 四D 觸發(fā)器531DC1AQ2DC23DC3BQCQCP4DC4“1”DQ74LS175RRRRABCD接LED電平指示燈1、自循環(huán)移位寄存器環(huán)

17、行計(jì)數(shù)器 斷開1D和QD，將A、B、C、D置為1000，用單脈沖計(jì)數(shù)，用狀態(tài)轉(zhuǎn)換圖表示各觸發(fā)器狀態(tài)。斷開1D和QD，將A、B、C、D置為1100，用單脈沖計(jì)數(shù)，用狀態(tài)轉(zhuǎn)換圖表示各觸發(fā)器狀態(tài)。541DC1AQ2DC23DC3BQCQCP4DC4“1”DQ74LS175RRRRABCD接LED電平指示燈&5574LS10 三輸入端三與非門562、測試40194的邏輯功能5774LS194（CD40194）的引腳圖21534567814131211 10958CD40194芯片功能表59清除模式時(shí)鐘串行輸入輸出功能總結(jié)CRS1S0CPSLSRD0D1D2D30XXXXX X X X111XX

18、a b c d101X0X X X X101X1X X X X1 01X0X X X X101X0X X X X1 101XX X X X1101XX X X X1 101XX X X X1101XX X X X1 00XXX X X X表5.1 寄存器功能表3、用CD40194實(shí)現(xiàn)環(huán)形計(jì)數(shù)器 自擬實(shí)驗(yàn)電路，用并行送數(shù)法輸入二進(jìn)制代碼（0100），然后實(shí)現(xiàn)右移循環(huán)，觀察寄存器輸出狀態(tài)的變換，填表5.260CPQ0Q1Q2Q30 01001 2 3 45 4、實(shí)現(xiàn)數(shù)據(jù)的串行、并行轉(zhuǎn)換 串行輸入，并行輸出61課后問題 總結(jié)時(shí)序電路的特點(diǎn)62實(shí)驗(yàn)六實(shí)驗(yàn)六 集成計(jì)數(shù)器集成計(jì)數(shù)器實(shí)驗(yàn)芯片74LS00 二

19、輸入端四與非門 1片74LS90 二-五-十混合進(jìn)制計(jì)數(shù)器 2片實(shí)驗(yàn)內(nèi)容 90芯片的功能測試 任意進(jìn)制計(jì)數(shù)器(1)復(fù)位法(2)置位法(3)45進(jìn)制計(jì)數(shù)636474LS00 四2 輸入與非門Y=AB 6574LS90(二二五五十進(jìn)制異步計(jì)數(shù)器十進(jìn)制異步計(jì)數(shù)器)9(1)9(2)0(2)0(1)66AQBQCQDQ模二模五A(CP1)B(CP2)74LS90(二二五五十進(jìn)制異步計(jì)數(shù)器十進(jìn)制異步計(jì)數(shù)器)R0(1)R0(2)S9(1)S9(2)直接置 90(1)0(2)RR19(1)9(2)SS1直接置零6767二進(jìn)制計(jì)數(shù)：CP1輸入QA輸出五進(jìn)制計(jì)數(shù)：CP2輸入QDQCQB輸出AQBQCQDQ模二模五

20、A(CP1)B(CP2)74LS90(二二五五十進(jìn)制異步計(jì)數(shù)器十進(jìn)制異步計(jì)數(shù)器)R0(1)R0(2)S9(1)S9(2)68（A）十進(jìn)制計(jì)數(shù)AQBQCQDQR0(1)R0(2)S9(1)S9(2)BA單脈沖計(jì)數(shù)C 計(jì)數(shù)輸出QDQCQBQA00000123456789表6.3十進(jìn)制70（B）二-五混合進(jìn)制計(jì)數(shù)AQBQCQDQR0(1)R0(2)S9(1)S9(2)BA單脈沖計(jì)數(shù)C計(jì)數(shù)輸出QAQDQCQB00000123456789表6.2二五進(jìn)制72七進(jìn)制計(jì)數(shù)-復(fù)位法(置零法)AQBQCQDQR0(1)R0(2)S9(1)S9(2)B單脈沖計(jì)數(shù)C&A74LS90BCBCBCBCQ Q =

21、Q QQ Q Q Q&12543673七進(jìn)制計(jì)數(shù)-置位法(置數(shù)法)AQBQCQDQR0(1)R0(2)S9(1)S9(2)B單脈沖計(jì)數(shù)CA74LS90畫出七進(jìn)制的有效狀態(tài)狀態(tài)轉(zhuǎn)換圖注意進(jìn)位！75AQBQCQDQR0(1)R0(2)S9(1)S9(2)BAAQBQCQDQR0(1)R0(2)S9(1)S9(2)BACPC74LS90(1)74LS90(2)&單脈沖計(jì)數(shù)45進(jìn)制計(jì)數(shù)器123456課后習(xí)題 整理實(shí)驗(yàn)數(shù)據(jù)(45進(jìn)制的寫前四個(gè)狀態(tài)和后四個(gè)狀態(tài)) 總結(jié)計(jì)數(shù)器的使用特點(diǎn)76實(shí)驗(yàn)七 555定時(shí)器 實(shí)驗(yàn)儀器實(shí)驗(yàn)儀器實(shí)驗(yàn)箱，數(shù)字萬用表，雙蹤示波器，實(shí)驗(yàn)箱附件 實(shí)驗(yàn)芯片實(shí)驗(yàn)芯片NE5

22、56雙定時(shí)器 1片電阻、電容77實(shí)驗(yàn)內(nèi)容 555時(shí)基電路基本功能測試 555定時(shí)器構(gòu)成多諧振蕩器 555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器7879NE5561467891011121314352VCCTR2OUT2R2VC2TH2DIS2TR1GNDDIS1R1VC1OUT1TH1QQ+-A1A2T5K&RVccTHVC5K5KTRDISGNDOUTNPNTH高電平觸發(fā)端TR低電平觸發(fā)端R復(fù)位端VC電壓控制端DIS放電端OUT輸出端VCC電源GND地輸出輸出緩沖緩沖181 0UOL飽和飽和2VCC/3 111UOLVCC/3 飽和飽和VCC/3 不變不變不變不變2VCC/32/3VCC1/3VCC

23、10導(dǎo)通1/3VCC1原狀態(tài)原狀態(tài)2/3VCC 2/3Vcc 1/3VccHL導(dǎo)通 1/3VccH原狀態(tài)原狀態(tài) 2/3Vcc 1/3Vcc HH關(guān)斷TRR表7.1 91按圖7.3接線，可調(diào)電壓取自電位器分壓器。按表8.1邏輯測試其功能并記錄。 圖7.3測試接線圖 922、555時(shí)基電路構(gòu)成的多諧振蕩器 電路如圖7.4所示 按圖接線。圖中元件參數(shù)如下：R1=15 K R2=5 KC1=0.033F C2=0.1F 用示波器觀察并測量OUT端波形的頻率。和理論估算值比較，算出頻率的相對(duì)誤差值。若將電阻值改為R1=15 K、R2=10K。電容C不變，上述的數(shù)據(jù)有何變化？ 圖7.4 多諧振蕩器 93 根據(jù)上述的實(shí)驗(yàn)原理，充電回路的支路是R1R2C1，放電回路的支路是R2C1，將電路略加修改，增加一個(gè)電位器Rw和兩個(gè)引導(dǎo)二極管，構(gòu)成圖8.5所示的占空比可調(diào)的多諧振蕩器。 其占空比q為 改變Rw的位置，可調(diào)節(jié)q值。 合理選擇元件參數(shù)（電位器選用22 K），使電路的占空比q=0.2，調(diào)試正脈沖寬度為0.2ms. 調(diào)試電路，測出所用元件的數(shù)值，估算電路的誤差。 圖7.5占空比可調(diào)的多諧振蕩器943、555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 實(shí)驗(yàn)如圖7.5所示。 按圖7.5接線，圖中R=10K，=0.01F，是頻率約為10KHZ左右的方波時(shí)，用雙蹤示波器觀察OUT端相對(duì)于Vi的波形，并測出輸出脈沖的寬度