北交大2014數(shù)電實驗報告

1、數(shù)字電子技術(shù)實驗報告中頻自動增益數(shù)字電路研究 姓名： 班級： 指導老師： 佟毅 時間：2014年11月5日目錄一 設計任務要求1二 設計方案及論證11 任務分析12 方案比較23 系統(tǒng)結(jié)構(gòu)設計34 具體電路設計5三 制作及調(diào)試過程131 制作過程142 遇到的問題和解決方法141 仿真過程152 調(diào)試過程173 實驗過程194 遇到的問題和解決方法19四 實驗研究與思考20五 總結(jié)221本人所做工作222心得體會223對本課程的建議23六 參考文獻2424一 設計任務要求【基礎部分】用加法器實現(xiàn)2位乘法電路?！景l(fā)揮部分】設計一個電路，輸入信號50mV到5V峰峰值，1KHZ10KHZ的正弦波信號

2、，輸出信號為3到4V的同頻率，不失真的正弦波信號。精度為8位，負載500。二 設計方案及論證1 任務分析【基礎部分】2位乘法電路是典型的組合電路，通過用乘法展開式分析，使用與門實現(xiàn)兩個信號的相與，再通過加法器實現(xiàn)加和來實現(xiàn)2位乘法電路。最后通過輸入高低電平，在數(shù)碼管上觀察乘積結(jié)果進行驗證?！景l(fā)揮部分】ADC0809采集放大后直流信號，進行數(shù)字編碼。輸入直流信號越大，輸出數(shù)字量越大。ADC0809輸出數(shù)字量接在DAC0832的低8位數(shù)據(jù)輸入端。集成DAC0832與運算放大器接成反相比例放大器。輸入電壓信號ui接至RFB，內(nèi)部的反饋電阻R成為放大器的輸入電阻。輸出電壓信號uO接至UREF，數(shù)字量控

3、制的倒T電阻網(wǎng)絡為反相比例放大器的反饋電阻。倒T電阻網(wǎng)絡的等效電阻值受輸入數(shù)字量的控制。即輸入電阻不變，電阻網(wǎng)路的等效電阻變化，其反相比例放大器的增益也隨之變化。設計理念是自動增益，也就是說當大信號的時候電路的增益是小的，小信號的時候電路的增益是大的。如果我們先把信號ui進過A/D轉(zhuǎn)換，得到的信號的數(shù)字量代入3.1中的除法電路的D中恰好符合大信號小增益，小信號大增益的特點。 作為參考電壓，而整個 網(wǎng)絡作為反饋網(wǎng)絡。所以 而 所以 其中，是除式的系數(shù)。是由ADC0809將模擬輸入轉(zhuǎn)換成的數(shù)字量。 所以增益 也即模擬輸入大時，通過ADC0809轉(zhuǎn)換成的數(shù)字量就大，增益就?。荒M輸入小時，通過ADC

4、0809轉(zhuǎn)換成的數(shù)字量就小，增益就大。從而驗證了自動增益功能的正確性。2 方案比較【發(fā)揮部分】（1） 方案一輸出的頻率1k10k正弦模擬信號轉(zhuǎn)換成數(shù)字信號：比較器與計數(shù)器（74LS161）一起對輸入鎖存器的信號進行控制，其中，運用八個與門構(gòu)成峰值異步清零模塊，對ADC傳輸?shù)男盘栠M行周期性清零。當滿足次態(tài)大于現(xiàn)態(tài)或完成一個周期時，一級鎖存LE引腳輸入高電平，允許數(shù)據(jù)通過，而此時二級鎖存LE引腳輸入低電平，處于保持狀態(tài)。最后進行DAC轉(zhuǎn)換，結(jié)合運放lm324構(gòu)成除法電路，實現(xiàn)將IOUT1端口輸出以電流為模值（其值隨DAC寄存器的內(nèi)容線性變化，也即是隨著數(shù)據(jù)輸入而變化 ）的正弦量轉(zhuǎn)換為電壓為模值的正

5、弦量，并作為參考電壓送回DAC輸入端8號引腳，在反饋電阻RFB輸出端加上交流輸入信號，接地并接到運算放大器的同相輸入端，接到運算放大器的反相輸入端，則把R-2R網(wǎng)絡型D/A轉(zhuǎn)換器構(gòu)成了運算放大器的反饋元件，用R-2R型電阻網(wǎng)絡和運算放大器實現(xiàn)了模擬信號被數(shù)字D相除的除法器。經(jīng)過運放輸出，并在DAC和第一級運放間和電壓跟隨器的反饋端加了適當?shù)姆答侂娮鑼﹄妷悍糯蟊稊?shù)進行調(diào)節(jié)并且對帶負載能力進行提高。（2） 方案二利用檢波電路，從調(diào)幅波中取出低頻信號。檢波過程也是一個頻率變換過程，也要使用非線性元器件。常用的有二極管和三極管。另外為了取出低頻有用信號，還必須使用濾波器濾除高頻分量，所以檢波電路通常包

6、含非線性元器件和濾波器兩部分，再進行DAC轉(zhuǎn)換，結(jié)合運放lm324構(gòu)成除法電路，實現(xiàn)將IOUT1端口輸出以電流為模值（其值隨DAC寄存器的內(nèi)容線性變化，也即是隨著數(shù)據(jù)輸入而變化 ）的正弦量轉(zhuǎn)換為電壓為模值的正弦量，并作為參考電壓送回DAC輸入端8號引腳，在反饋電阻RFB輸出端加上交流輸入信號，接地并接到運算放大器的同相輸入端，接到運算放大器的反相輸入端，則把R-2R網(wǎng)絡型D/A轉(zhuǎn)換器構(gòu)成了運算放大器的反饋元件，用R-2R型電阻網(wǎng)絡和運算放大器實現(xiàn)了模擬信號被數(shù)字D相除的除法器。經(jīng)過運放輸出，并在DAC和第一級運放間和電壓跟隨器的反饋端加了適當?shù)姆答侂娮鑼﹄妷悍糯蟊稊?shù)進行調(diào)節(jié)并且對帶負載能力進行

7、提高。（3） 比較檢波電路作為模擬電路更復雜，可靠性不高。數(shù)字電路穩(wěn)定性高。3 系統(tǒng)結(jié)構(gòu)設計【基礎部分】采用四位快速進位加法器74LS283和與門74LS08：任意兩個二進制數(shù)的×運算通過與門實現(xiàn)，三個結(jié)果的求和通過將運算結(jié)果輸入到加法器的不同位實現(xiàn)。為實現(xiàn)二位的乘法，我們先假設兩位二進制乘數(shù)分別為A1A0和B1B0。由下圖的乘法展開可得，實現(xiàn)乘法需要四個與門和一個四位加法器。 圖3-1 2位乘法展開式表3-1 乘法器真值表輸入數(shù)碼管輸出A3A2A1A0Z00000000100010000110010000101101102011131000010012101041011611000

8、110131110611119【發(fā)揮部分】用ADC輸出的正弦模擬信號轉(zhuǎn)換成數(shù)字信號：比較器與計數(shù)器（74LS161）一起對輸入鎖存器的信號進行控制，其中，運用八個與門構(gòu)成峰值異步清零模塊，對ADC傳輸?shù)男盘栠M行周期性清零。當滿足次態(tài)大于現(xiàn)態(tài)或完成一個周期時，一級鎖存LE引腳輸入高電平，允許數(shù)據(jù)通過，而此時二級鎖存LE引腳輸入低電平，處于保持狀態(tài)。最后進行DAC轉(zhuǎn)換，結(jié)合運放LM324構(gòu)成除法電路，實現(xiàn)將IOUT1端口輸出以電流為模值（其值隨DAC寄存器的內(nèi)容線性變化，也即是隨著數(shù)據(jù)輸入而變化 ）的正弦量轉(zhuǎn)換為電壓為模值的正弦量4 具體電路設計【基礎部分】圖3-2 乘法器電路圖設計采用含四個與門

9、的74ls08和一個74ls283加法器，由設計思路得仿真電路。在最高位我們可以采用兩種方案，一種是將283芯片的CO、A3、B3接地，S3接到最高位。一種是將S3、A3和B3都接地，CO接到最高位。這兩種不同的接法效果相同，體現(xiàn)了數(shù)字芯片使用的靈活性。在實驗箱上，數(shù)碼管附近電路自帶譯碼器。只需向數(shù)碼管譯碼電路的四個輸入端傳送四個二進制數(shù)，即可完成輸出結(jié)果的顯示。圖3-3 74ls08內(nèi)部結(jié)構(gòu)圖【發(fā)揮部分】（1）分頻電路圖3-4 74ls161管腳圖當CR=LD=EP=ET=“1”、CP脈沖上升沿作用后，計數(shù)器加1。74LS161還有一個進位輸出端CO，其邏輯關系是CO= Q0

10、83;Q1·Q2·Q3·CET。合理應用計數(shù)器的清零功能和置數(shù)功能，一片74LS161可以組成16進制以下的任意進制分頻器。在本實驗中，我們將時鐘信號16分頻。74ls161是上升沿觸發(fā)。每當輸入時鐘信號有一個上升沿時，Q0管腳就會跳變，逢二進一。并將進位信息傳送到Q1管腳。Q1、Q2、Q3管腳也是逢二進一。也就是說，每當計數(shù)滿16時，RCO就會由零變成1。如圖中的接法輸出兩個16分頻的信號。創(chuàng)造兩個16分頻的電路可以很好地控制鎖存器輪流使信號通過，起到緩存的作用。圖3-5 74ls161管腳連接示意圖（2）A/D轉(zhuǎn)化圖3-6 ADC0809管腳圖多路開關可選通8

11、個模擬通道, 地址線為通道端口選擇線，A為低地址，C為高地址，引腳圖中為ADDA，ADDB和ADDCSTART是轉(zhuǎn)換啟動信號。START上升沿時，復位ADC0809；START下降沿時啟動芯片，開始進行A/D轉(zhuǎn)換；在A/D轉(zhuǎn)換期間，START應保持 低電平。ALE信號與START信號接在一起了，這樣連接使得在信號的前沿寫入（鎖存）通道地址，緊接著在其后沿就啟動轉(zhuǎn)換。Vref參考電壓用來與輸入的模擬信號進行比較，作為逐次逼近的基準。其典型值為+5V(Vref(+)=+5V, Vref(-)=-5V)圖3-7 ADC0809管腳連接示意圖（3）比較器電路兩個8位數(shù)的比較是從A的

12、最高位A7和B的最高位B7進行比較，如果它們不相等，則該位的比較結(jié)果可以作為兩數(shù)的比較結(jié)果。若最高位A7=B7，則再比較次高位A6和B6，余類推。顯然，如果兩數(shù)相等，那么，比較步驟必須進行到最低位才能得到結(jié)果。本方案需要比較8位二進制數(shù)的大小。我們采用兩個74ls85級聯(lián)組成。圖3-8 ADC0809管腳連接示意圖（4）鎖存器電路鎖存器部分里有兩個鎖存器，共同構(gòu)成了二級鎖存。目的是避免信號直接輸入到DAC芯片中。一級鎖存和二級鎖存的使能端由比較器和時序電路共同控制。比較器控制一級鎖存以保證捕獲的數(shù)字量為當前數(shù)字量中最大值。只有當一級鎖存輸入端為當前最大值是，才是數(shù)據(jù)通過。二級鎖存與一級鎖存永遠

13、不同時開放，這是由時序電路控制的，以保證數(shù)據(jù)輸出的同時和穩(wěn)定。（5）D/A轉(zhuǎn)化與除法電路DAC083008310832是8位分辯率的DA轉(zhuǎn)換集成芯片，與微處理器完全兼容。這個系列的芯片以其價格低廉、接口簡單、轉(zhuǎn)換控制容易等優(yōu)點，在單片機應用系統(tǒng)中得到了廣泛的應用 這類DA轉(zhuǎn)換器由8位輸入鎖存器、8位DAC寄存器、八位DA轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成 。圖3-9 DAC0832管腳連接示意圖所示電路中的接高電平、其余控制端、均接低電平，使兩個鎖存器處于常導通狀態(tài)，輸入的數(shù)據(jù)直接經(jīng)過寄存器、D/A轉(zhuǎn)換電路進行數(shù)/模轉(zhuǎn)換，輸出跟隨數(shù)字輸入變化而變化，所以電路處于透明工作方式。 當參考電壓UREF為正時

14、，電流由UREF經(jīng)支路電阻流入IOUT1或IOUT2。當參考電壓UREF為負時，則電流由IOUT1或IOUT2經(jīng)支路電阻流入UREF，從而在IOUT2接地情況下，輸出電壓： （式5-1）當參考電壓UREF為正時，uo為負。當參考電壓UREF為負時，uo為正。參考電壓UREF既然可負可正，那么UREF端可以加一個交流電壓ui，從而 （式5-2）簡寫為： （式5-3） 這里，K是系數(shù)，D是輸入數(shù)字量。上式表明，uO正比于ui與D的乘積。因此，圖2所示DAC電路稱為乘法DAC，簡寫為MDAC。 如果將反饋電阻輸出端加上交流輸入信號ui, IOUT2接地并接到運算放大器的同相輸入端, IOUT1接到運

15、算放大器的反相輸入端, 參考電壓UREF同時接到運算放大器的輸出端, 則把倒T電阻網(wǎng)絡構(gòu)成了運算放大器的反饋元件，用倒T電阻網(wǎng)絡和運算放大器實現(xiàn)了模擬信號被數(shù)字D相除的除法器。即（6）運算放大器運算放大器我們使用通用運放LM324。電壓跟隨器驅(qū)動負載的能力很強，所以在本電路中，iout1端口電流經(jīng)過一級運算放大器轉(zhuǎn)換為電壓后，再連接一級運算放大器。電壓跟隨器同相輸入端接上一級的輸出端，反相輸入端連接本級運放的輸出端。這樣可以提高驅(qū)動負載的能力。圖3-10 運算放大器連接示意圖三 制作及調(diào)試過程【基礎部分】1 制作過程本實驗我們在九教南502實驗室的實驗箱上進行搭建。實驗箱上配有5v電源、高/低

16、電平輸出端和帶譯碼器的數(shù)碼管。將芯片插入芯片槽中，用線將其對應管腳連起來，就能實現(xiàn)聯(lián)通的功能。連接出來的電路如圖：圖4-1 【基礎部分】實驗結(jié)果2 遇到的問題和解決方法加法器的進位端和沒有輸入的端口都需要接地，否則為高阻，會出現(xiàn)不可預知的錯誤。在TTL電路中，高阻狀態(tài)就是0狀態(tài)。而在仿真時，如果引腳懸空，各種仿真軟件默認接高電平，這個實驗相對比較簡單，有可能遇到實驗箱上某個模塊不能正常工作的情況。這是要分塊測量查找錯誤，并且合理的利用電壓表判斷高低電平。【發(fā)揮部分】1 仿真過程由于在multisim中沒有對應的ADC和DAC芯片，所以我們采用庫元件較全的proteus仿真。圖4-2 100mv

17、，2kHz仿真結(jié)果圖圖4-3 50mv，5kHz仿真結(jié)果圖圖4-4 3v，2kHz仿真結(jié)果圖圖4-5 電路圖設計2 調(diào)試過程圖4-6 信號源連接示意圖圖4-7 電壓表檢測示意圖（1）ADC芯片檢測將輸入信號源由正弦信號轉(zhuǎn)變?yōu)橹绷餍盘栆员阌陔妷罕磉M行測量。高低電平滿足TTL電平標準。只要8個輸出端不是全部高電平就說明AD芯片輸出正常。由于start與ale相連。模擬信號就會連續(xù)轉(zhuǎn)換。（2）比較器檢測首先確定低位比較器三個A>B、A=B、A<B的輸入是0、1、0。再檢測16個數(shù)據(jù)輸入的高低電平情況。最后用萬用表檢查高位比較器的三個輸出端是否只有一個高電平。（3）分頻電路檢測分別檢查輸入

18、時鐘信號是否為高電平5.0V低電平0V，再依次檢測Q0、Q1、Q2、Q3以及進位端口。并用示波器對比輸入波形看是否能實現(xiàn)16分頻。將分頻電路里A>B端口分別置于高電平和低電平，檢查時序電路的兩個輸出端是否能分時使能。（4）緩存檢測檢查使能端口輸出波形是否正確，每個周期都應有一段時間是高電平以使數(shù)據(jù)通過。再檢測輸入端口的數(shù)據(jù)是否與前一級輸出相同。緩存電路正常的標志是二級緩存數(shù)據(jù)輸出端口正常。（5）DA檢測檢查DAC芯片的工作方式是否為直通，檢測DAC芯片8個輸入端數(shù)據(jù)是否正常。（6）運放檢測將運算放大器與前一級斷開，輸入波形看其放大效果。3 實驗過程圖4-8 小信號輸出波形圖4-9 大信號

19、輸出波形4 遇到的問題和解決方法（1）數(shù)字電路74系列都滿足ttl電平，在電路傳輸過程中，電平可能會微微跳變，但只要大體上不影響邏輯就可以。（2） 焊接過程中一定要保證焊接質(zhì)量，僅僅到達蜂鳴器響的標準是不夠的。（3） 在上電之前要檢查VCC與GND是否短路。（4）檢測電路過程中可以先輸入直流作為信號源，然后逐級檢查信號的傳輸，判斷電路的故障點。（5）輸入管腳不能懸空，在實際電路中，懸空的管腳有可能是零也有可能是一，會導致電路錯誤。（6）電路各個模塊要分開測試。首先測試分頻部分，這一部分與主體連接不太緊密，直接用示波器看波形。（7）從模擬電路的角度分析，500歐姆算比較大的負載，加一個電壓跟隨器

20、可以提高驅(qū)動能力。運算放大器部分屬于模擬部分，示波器的地應該接到模擬地，與芯片的地之間連一磁珠可以過濾高頻分量。在VCC供電引腳附近接一個小電容可以有效的過濾掉電源的紋波。（8）在最初焊接時發(fā)現(xiàn)從電路板背面焊接很容易把引腳數(shù)錯，可以用標簽紙標記。從背面引線容易造成短路，從正面引線影響美觀，二者要達到一個平衡。（9）Proteus的仿真能力不如multisim好，但本次實驗所用芯片不包含于multisim的庫里，所以只能使用proteus，（10）之前還擔心過分頻信號的高電平時間持續(xù)不夠，在老師的建議下查詢芯片手冊，發(fā)現(xiàn)74ls373的作用時間為ns級別，而我們輸入的方波信號是10khz，因此不

21、用擔心。（11）電壓表檢測數(shù)據(jù)過程中我們發(fā)現(xiàn)隨之信號的傳輸數(shù)據(jù)端口的高電平越來越高，低電平越來越低，但是總體來說只要不影響芯片的邏輯即可。（12）我們在74ls373這里遇到過困難，總體來說檢查芯片各個引腳和各個輸入，如果沒有問題依然不能正常出結(jié)果則應該將它與前一級或者后一級斷開，以避免受影響。（13）示波器呈現(xiàn)高阻狀態(tài)，信號源有高阻和50歐狀態(tài)，在實驗中如果出現(xiàn)失真則應該考慮整個電路板的阻抗與示波器、信號源阻抗的匹配問題、四 實驗研究與思考（1）加法器實現(xiàn)2位乘法電路原理？ 利用的是2位二進制乘法的展開式來設計電路的，先用與門做二進制的與運算，再把與結(jié)果高位對高地址，低位對低地址相加就可以設

22、計出電路。（2）4位可控加/減法電路控制模塊關鍵是什么？關鍵模塊在于BCD加法器，在利用補碼進行累加計算的過程中需要修正電路。 (3）DAC0832工作方式有哪些？直通型方式、單緩沖方式和雙緩沖方式。當ILE為高電平，CS和WR1位高電平時，LE1信號是的8位輸入數(shù)據(jù)鎖存器有效，輸入的數(shù)據(jù)存入輸入鎖存器。當需要DA轉(zhuǎn)換時，使WR2和XFER位高電平，LE2信號使得8位DA鎖存器有效，將數(shù)據(jù)置入DA鎖存器中，并進行DA轉(zhuǎn)換，這是雙緩沖工作方式。在DAC0832中，使兩個鎖存器中的一個常處于開通狀態(tài)，只控制一個鎖存器的鎖存或者使兩個鎖存器同時工作，這是單緩沖工作方式。使兩個鎖存器完全處于開通狀態(tài)，

23、鎖存器輸出隨數(shù)字變化而變化，稱為直通工作方式。（） 引入競爭與冒險現(xiàn)象，探究其產(chǎn)生原因。在電路設計中使用多種邏輯門如：與非門、或非門等，將一個門電路多個輸入端信號同時跳變，或者一個信號經(jīng)由不同的路徑傳到同一個門的輸入端致使信號到達的時間不同，從而在電路輸出端產(chǎn)生尖峰脈沖，這種現(xiàn)象稱為競爭冒險。（） 測量輸出信號失真方法有哪些？失真度是用一個未經(jīng)放大器放大前的信號與放大后的信號作比較的差別，其單位為百分比，在這里表征一個信號偏離純正弦信號的程度。信號處理方法大致可分為兩類：模擬法和數(shù)字化方法。模擬法：指測量中直接應用模擬電路對信號處理測量失真度的方法?；谀M法的失真度測量儀由于前級電路有源器件

24、的非線形，因此對小信號的測量不夠準確。具體包含基波抑制法和諧波分析法。數(shù)字化方法：是指首先通過數(shù)據(jù)采集卡將被測信號量化，再對測量數(shù)據(jù)處理計算出失真度的測量方法。按照量程分為一般失真度測量01% 100% 、小失真度測量001% 30% 和超低失真度測量0001% 10%。按照自動化的程度可分為半自動失真度測量和自動失真度測量；信號處理方法大致可分為兩類： （） 估算或測量【發(fā)揮部分】輸入到輸出的時間？ADC0809轉(zhuǎn)換時間為130s（時鐘為500KHz時）。74ls085二級由低到高傳輸時間位20ns，由高到低傳輸時間為26ns，平均值為23ns74ls161輸入始終頻率為10khz，時間為0

25、.1ms。經(jīng)過分頻的設置，輸出信號周期是1.6ms。74ls373由低到高傳輸時間位18ns，由高到低傳輸時間為18ns，平均值為18nsDAC0832電流穩(wěn)定時間1us。Lm324時間2us。計算可得約為3.5毫秒。（） A/D和D/A轉(zhuǎn)換電路的參考電壓和輸出最大電壓有什么關系？在A/D轉(zhuǎn)換器中，參考電壓作為模擬參考量，是模擬量的最大值，這樣才能保證數(shù)字量D是不大于1的n進制數(shù)，同時也保證LSB最小。D/A轉(zhuǎn)換器中的模擬量輸出都以電壓形式出現(xiàn)，參考量也多為電壓，最大輸出電壓是指輸入數(shù)字量各位全為1時的輸出電壓。參考電壓就是最大輸出電壓。（） 當輸出成為一條直線時，能否達到自動增益控制的目的？

26、不能（10）輸出負載改為8，應如何修改電路？負載變大，應該接電壓跟隨器或者射級跟隨器進行緩沖，五 總結(jié)1 本人所做工作我在這個實驗過程中充當著組長的角色，做著每一個方案選擇、調(diào)試過程的重要抉擇。具體工作如下：（1） 兩種電路方案在multisim和proteus的仿真（2） 資料的收集和整理（3） 整個電路圖的架構(gòu)理解和優(yōu)化（4） 電路板模數(shù)轉(zhuǎn)換、緩存區(qū)、數(shù)模轉(zhuǎn)換的焊接、整個電路板的調(diào)試（5） 運算放大器的設計與調(diào)試2 心得體會終于走到了今天，這個窗外銀杏葉飛舞的季節(jié)，實驗室里有個為數(shù)電實驗日夜忐忑的姑娘。而我，也終于能夠看著還算滿意的波形，在旁邊靜靜地寫下我的心得體會。我們班的實驗是從10月25日開始的。由于我們選擇自己焊電路，便多了一個星期的時間。第六周，我們數(shù)字電子技術(shù)課程剛剛講到觸發(fā)器，實驗的大多數(shù)芯片都沒有學過。在剛開始的4天里，我的大多數(shù)精力都放在了仿真和理解實驗電路上。10月31日，我們班其他用實驗箱搭電路的同學驗收，結(jié)果大多都不好。也