第11章(X2-3)寄存器及計數(shù)器

1、第第1111章章 觸發(fā)器和觸發(fā)器和時序邏輯電路時序邏輯電路基本基本RS觸發(fā)器觸發(fā)器 11.1 觸發(fā)器觸發(fā)器同步同步RS觸發(fā)器觸發(fā)器主從主從JK觸發(fā)器觸發(fā)器維持阻塞型維持阻塞型D 觸發(fā)器觸發(fā)器 11.2 寄存器寄存器 功能功能數(shù)碼寄存器數(shù)碼寄存器移位寄存器移位寄存器存數(shù)及取數(shù)方式存數(shù)及取數(shù)方式串行串行并行并行一個一個D觸發(fā)器觸發(fā)器組成組成1位的數(shù)位的數(shù)碼寄存器碼寄存器CP上升沿上升沿,Q =DCP高電平、低電平、高電平、低電平、 下降沿，下降沿，Q均均不變不變RSDCPQQ11.2.1數(shù)碼寄存器數(shù)碼寄存器 CP1DC11Q1Q1DC11Q1Q1DC11Q1QQ0Q1Q2Q3D0D1D2D31DC

2、11Q1Q四位數(shù)碼寄存器四位數(shù)碼寄存器由由4D集成電路集成電路74LS175組成組成4位二進制數(shù)寄存器位二進制數(shù)寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND吊高電平吊高電平D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V 74LS175（電源（電源CP 1D2D3D4D1Q2Q3Q4Q4D鎖存器鎖存器數(shù)碼寄存器數(shù)碼寄存器4位二進制數(shù)位二進制數(shù)數(shù)碼寄存器數(shù)碼寄存器由由8D集成電路集成電路74LS273組成組成8位二進制數(shù)寄存器位二進制數(shù)寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V 74LS2731D8D1Q

3、8Q8D鎖存器鎖存器Q4Q5Q6Q7D4D5D6D7 CP8位二進制數(shù)位二進制數(shù)D7D011.2.2移位寄存器移位寄存器移位寄存器具有移位寄存器具有數(shù)碼寄存數(shù)碼寄存和和移位移位兩個功能。兩個功能。左移左移單向移位寄存器單向移位寄存器右移右移雙向移位寄存器：雙向移位寄存器： 既可右移又可左移既可右移又可左移四位數(shù)碼寄存器四位數(shù)碼寄存器CQF0DCDF1QCDF2QCDF3QQ1Q2Q3Q0DCP右移移位寄存器右移移位寄存器CQF3DCQF2DCQF1DCQF0DQ3Q2Q1Q0CP串行輸入串行輸入D串行輸出串行輸出并行輸出并行輸出101114010113001002000111000000Q0Q

4、1Q2Q3右移移位寄存器輸出右移移位寄存器輸出輸入數(shù)據(jù)輸入數(shù)據(jù)D CP右移移位寄存器輸出變化右移移位寄存器輸出變化1101時時序序圖圖DCPQ3Q2Q1Q0“0”“0”“0”“0”“0”1011CQF3DCQF2DCQF1DCQF0DQ3Q2Q1Q0CP串行輸入串行輸入D串行輸出串行輸出并行輸出并行輸出1101左移移位寄存器左移移位寄存器CQF0DCDF1QCDF2QCDF3QQ1Q2Q3Q0DCP11011JC11Q1Q1K1JC11Q1Q1K1JC11Q1Q1K1JC11Q1Q1K1Q0Q1Q2Q3CPSL1101循環(huán)移位寄存器循環(huán)移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q

5、4CP經(jīng)經(jīng)4個個CP脈沖脈沖循環(huán)一周循環(huán)一周CP Q1 Q2 Q3 Q4 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 4 1 0 0 0既具有串行輸入又具有并行輸入的移位寄存器既具有串行輸入又具有并行輸入的移位寄存器CPQ4CQSRDQSRDQSRDQSRDQ1Q2Q3串行輸串行輸入數(shù)據(jù)入數(shù)據(jù)Di清清0脈沖脈沖&D1D2D3D4L并行輸并行輸入脈沖入脈沖并行輸入數(shù)據(jù)并行輸入數(shù)據(jù)00001 0 1 0011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不變不變R=1S=1Q4不變不變1 11.3 計數(shù)器計數(shù)器計數(shù)器是用來累計時鐘脈沖（計

6、數(shù)器是用來累計時鐘脈沖（CP脈沖）個數(shù)的時序邏輯部件。脈沖）個數(shù)的時序邏輯部件。1.按按CP脈沖輸入方式分類脈沖輸入方式分類同步計數(shù)器同步計數(shù)器異步計數(shù)器異步計數(shù)器2.按計數(shù)增減趨勢分類按計數(shù)增減趨勢分類加法計數(shù)器加法計數(shù)器減法計數(shù)器減法計數(shù)器可逆計數(shù)器可逆計數(shù)器3.按數(shù)制分類按數(shù)制分類二進制計數(shù)器二進制計數(shù)器十進制計數(shù)器十進制計數(shù)器11.3.1二進制計數(shù)器二進制計數(shù)器4位二進制表示的最大數(shù)為位二進制表示的最大數(shù)為: 1111B=8+4+2+1=15D=1248位二進制表示的最大數(shù)為位二進制表示的最大數(shù)為: 11111111B=D25512816位二進制表示的最大數(shù)為位二進制表示的最大數(shù)為:

7、D655351216二進制數(shù)所表示數(shù)的范圍二進制數(shù)所表示數(shù)的范圍:4位位二進制加法二進制加法計數(shù)器狀態(tài)轉換表計數(shù)器狀態(tài)轉換表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1要求要求: 每來一個每來一個CP,計數(shù)器加計數(shù)器加1最低位最低位Q0是每來一個脈沖就變化

8、一次是每來一個脈沖就變化一次(由由0到到1，或，或由由1到到0)；以后各位則是在它相鄰的低位狀態(tài)由；以后各位則是在它相鄰的低位狀態(tài)由1變變0(有進位有進位)時，發(fā)生狀態(tài)變化。時，發(fā)生狀態(tài)變化。1. 異步二進制加法計數(shù)器異步二進制加法計數(shù)器用觸發(fā)器組成計數(shù)器用觸發(fā)器組成計數(shù)器QQRSJKJ K Qn+10 0 Qn0 1 01 0 11 1 Q nCP上升沿觸發(fā)上升沿觸發(fā)例例: 用維用維阻型阻型J-K觸發(fā)器組成觸發(fā)器組成 異步二進制加法計數(shù)器異步二進制加法計數(shù)器J-K觸發(fā)器觸發(fā)器計數(shù)狀態(tài)計數(shù)狀態(tài)CPQ0頻率頻率FQ = FCP/22分頻分頻用用D觸發(fā)器觸發(fā)器 將一個時鐘進行將一個時鐘進行2分頻分

9、頻.DCPQQCPCPQQ01頻率頻率FQ = FCP/2D觸發(fā)器的觸發(fā)器的計數(shù)狀態(tài)計數(shù)狀態(tài)用用4個維個維阻型阻型J-K觸發(fā)器組成觸發(fā)器組成 4位異步二進制加法計數(shù)器位異步二進制加法計數(shù)器QQRSJKQQRSJKQQRSJKQQRSJKR 清清0脈沖脈沖進位脈沖進位脈沖Q0Q1Q2Q3CP計數(shù)脈沖計數(shù)脈沖CP上升上升沿觸發(fā)沿觸發(fā)4位異步二進制加法計數(shù)器位異步二進制加法計數(shù)器時序圖時序圖1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPQ0Q1Q2Q3000010001000100011110000異步異步: 各觸發(fā)器不同時翻轉各觸發(fā)器不同時翻轉, 從低位到高位依次

10、翻轉從低位到高位依次翻轉 CP的上升沿的上升沿Q0翻轉翻轉Q0的上升沿的上升沿Q1翻轉翻轉Q1的上升沿的上升沿Q2翻轉翻轉Q2的上升沿的上升沿Q3翻轉翻轉優(yōu)點：電路簡單、可靠優(yōu)點：電路簡單、可靠缺點：速度慢缺點：速度慢n位異步二進制加法計數(shù)器由位異步二進制加法計數(shù)器由n個個計數(shù)型計數(shù)型觸發(fā)器構成觸發(fā)器構成二進制異步計數(shù)器的特點二進制異步計數(shù)器的特點:Q觸發(fā)器之間的觸發(fā)器之間的連接方式連接方式由觸發(fā)器的由觸發(fā)器的觸發(fā)沿觸發(fā)沿決定決定:若為若為 觸發(fā)觸發(fā),進位信號從進位信號從 引出引出;若為若為 觸發(fā)觸發(fā),進位信號從進位信號從Q引出。引出。每個觸發(fā)器的輸出頻率均為輸入頻率的每個觸發(fā)器的輸出頻率均為

11、輸入頻率的1/2二分頻二分頻n個觸發(fā)器有個觸發(fā)器有2n個輸出狀態(tài)，稱其個輸出狀態(tài)，稱其模為模為2n，其，其計數(shù)容量計數(shù)容量為為2n -1進位信號是進位信號是逐級傳遞逐級傳遞的，所以運算的，所以運算速度較慢速度較慢二進制減法計數(shù)狀態(tài)表二進制減法計數(shù)狀態(tài)表 二進制輸出二進制輸出 計數(shù)脈計數(shù)脈沖數(shù)目沖數(shù)目 QD QC QB QA 十進制十進制數(shù)字數(shù)字 0 1 1 1 1 15 1 1 1 1 0 14 2 1 1 0 1 13 3 1 1 0 0 12 4 1 0 1 1 11 5 1 0 1 0 10 6 1 0 0 1 9 7 1 0 0 0 8 8 0 1 1 1 7 9 0 1 1 0 6

12、10 0 1 0 1 5 11 0 1 0 0 4 12 0 0 1 1 3 13 0 0 1 0 2 14 0 0 0 1 1 15 0 0 0 0 0 當?shù)臀挥|發(fā)器由當?shù)臀挥|發(fā)器由01時，向高位送去借位時，向高位送去借位信號信號, 使高位觸發(fā)器翻轉。使高位觸發(fā)器翻轉。2.異步異步二進制二進制 減法減法計計數(shù)器數(shù)器AQ1J1KC1A計數(shù)計數(shù)脈沖脈沖BQ1J1KC1BDQ1J1KC1DCQ1J1KC1C由由JK觸發(fā)器構成的四位異步二進制觸發(fā)器構成的四位異步二進制減法減法計數(shù)器計數(shù)器2.異步二進制異步二進制 減法減法計數(shù)器計數(shù)器3. 同步同步二進制加法計數(shù)器二進制加法計數(shù)器同步同步: 每個觸發(fā)器

13、都用同一個每個觸發(fā)器都用同一個CP觸發(fā)觸發(fā)J K Qn+10 0 Qn0 1 01 0 11 1 Q n設計方法設計方法: 用低位的用低位的Q控制高位的控制高位的J、K，決定其翻轉還是不翻轉。決定其翻轉還是不翻轉。 JK00時，不翻轉時，不翻轉(保持原狀保持原狀) JK11時，翻轉時，翻轉分析狀態(tài)轉換表，找出控制規(guī)律：分析狀態(tài)轉換表，找出控制規(guī)律：CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0CP Q3 Q2 Q1 Q0 9 1 0

14、0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1(1) Q0的翻轉：的翻轉： 每來一個每來一個CP，Q0翻轉翻轉 一次一次(2) Q1的翻轉的翻轉: Q0=1時時,再來一個再來一個CP , Q1翻轉一次翻轉一次(3) Q2的翻轉的翻轉: Q1Q0=11時時,再來一個再來一個 CP,Q2翻轉一次翻轉一次(4) Q3的翻轉的翻轉:Q2Q1Q0=111時時,再來一個再來一個CP,Q3翻轉一次翻轉一次QQRSJKQQRSJKQQRSJKQQRSJK同步二進制加法計數(shù)器設計同步二進制加法計數(shù)器設計 用維用維阻型阻型

15、J-K觸發(fā)器觸發(fā)器R 清清0脈沖脈沖CP&Q1Q0Q0Q1Q2Q3JK=11J,K=Q0J,K=(Q1Q0)J,K=(Q2Q1Q0)&Q2Q1Q0同步二進制加法計數(shù)器同步二進制加法計數(shù)器QQRSJKQQRSJKQQRSJKQQRSJKR 清清0脈沖脈沖CP&Q1Q0Q0Q1Q2Q3&Q2Q1Q0同步二進制加法計數(shù)器的同步二進制加法計數(shù)器的波形圖波形圖與異步二進制加法計數(shù)器的與異步二進制加法計數(shù)器的畫法相同畫法相同,但是但是.波形圖波形圖4位同步二進制加法計數(shù)器位同步二進制加法計數(shù)器時序圖時序圖1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

16、 16CPQ0Q1Q2Q3000010001000100011110000同步計數(shù)器各觸發(fā)器在同一時刻翻轉同步計數(shù)器各觸發(fā)器在同一時刻翻轉而異步計數(shù)器各觸發(fā)器而異步計數(shù)器各觸發(fā)器翻轉時刻不同翻轉時刻不同,低位的領先低位的領先,高位的遲后高位的遲后,同步二進制計數(shù)器的組成規(guī)律同步二進制計數(shù)器的組成規(guī)律同步二進制同步二進制加法加法計數(shù)器的組成規(guī)律：計數(shù)器的組成規(guī)律：若觸發(fā)器的數(shù)目為若觸發(fā)器的數(shù)目為n，模數(shù)為，模數(shù)為M=2n，各級之間，各級之間的連接關系為：的連接關系為：J1=K1=1 Ji=Ki=Qn1 Qn2 Qn3 Qni-1同步二進制同步二進制減法減法計數(shù)器，則計數(shù)器，則連接關系為：連接關系

17、為： J1=K1=1 Ji=Ki=Qn1 Qn2 Qn3 Qni-1同步計數(shù)器的特點同步計數(shù)器的特點同步計數(shù)器的特點：同步計數(shù)器的特點：v各觸發(fā)器的各觸發(fā)器的CP接至同一時鐘脈沖；接至同一時鐘脈沖；v在計數(shù)過程中，應該翻轉的觸發(fā)器是在計數(shù)過程中，應該翻轉的觸發(fā)器是同時翻轉同時翻轉的，不的，不需要逐級推移，因而同步計數(shù)器的穩(wěn)定時間只取決于單需要逐級推移，因而同步計數(shù)器的穩(wěn)定時間只取決于單級觸發(fā)器的翻轉時間級觸發(fā)器的翻轉時間(與位數(shù)多少無關與位數(shù)多少無關)，計數(shù)速度快計數(shù)速度快；同步計數(shù)器的缺點：同步計數(shù)器的缺點：v由于計數(shù)脈沖要同時加到各級觸發(fā)器的由于計數(shù)脈沖要同時加到各級觸發(fā)器的CP輸入端，就

18、輸入端，就要求給出計數(shù)脈沖的電路具有較大的驅(qū)動能力；要求給出計數(shù)脈沖的電路具有較大的驅(qū)動能力；v電路結構復雜。電路結構復雜。11.3.2 十進制計數(shù)器十進制計數(shù)器000000101910019080001807111070601106051010504001040311003020100201100010000000輸出輸出C數(shù)字數(shù)字Q0Q1Q2Q3計數(shù)脈沖計數(shù)脈沖異步十進制加法計數(shù)器設計異步十進制加法計數(shù)器設計(用下降沿觸發(fā)的維用下降沿觸發(fā)的維阻型阻型J-K觸發(fā)器觸發(fā)器)J K Qn+10 0 Qn0 1 01 0 11 1 Q nQQRSJKCP在在CP 時時,根據(jù)根據(jù)JK狀態(tài)狀態(tài)Q變化變

19、化 異步十進制加法計數(shù)器設計異步十進制加法計數(shù)器設計(用下降沿觸發(fā)的維用下降沿觸發(fā)的維阻型阻型J-K觸發(fā)器觸發(fā)器)CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1分析狀態(tài)轉換表分析狀態(tài)轉換表,找出找出JK控制規(guī)律控制規(guī)律:(1) CP 時時,Q0翻轉翻轉,JK=11(2) Q0 時時,Q1翻轉翻轉(3) Q1 時時, Q2翻轉翻轉,JK=11 10 1 0 1 0 0000(5)當當Q3=1(Q3=0)且且Q0 時時

20、,將將Q1清清0(4) Q0 時時, Q3翻轉翻轉,且且 Q2Q1=11時時,Q3由由0翻轉成翻轉成1 Q2Q1=00時時,Q3被清成被清成0R QQRSJKQQRSJKQQRSJKQQRSJK異步十進制加法計數(shù)器設計異步十進制加法計數(shù)器設計(用下降沿觸發(fā)的維用下降沿觸發(fā)的維阻型阻型J-K觸發(fā)器觸發(fā)器)CPQ0Q1Q2Q3&異步十進制加法計數(shù)器異步十進制加法計數(shù)器 (用下降沿觸發(fā)的維用下降沿觸發(fā)的維阻型阻型J-K觸發(fā)器觸發(fā)器)時序圖時序圖1 2 3 4 5 6 7 8 9 10 CPQ0Q1Q2Q300001000100010001001000011000010101010101110

21、2. 同步十進制加法計數(shù)器同步十進制加法計數(shù)器J1=K1=1J2=Q4Q1 K2=Q1J3= K3= Q1Q2J4= Q3 Q1Q2 K4=Q111.3.3計數(shù)器分析計數(shù)器分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&計數(shù)脈沖計數(shù)脈沖CP分析步驟分析步驟:1. 先列寫先列寫各觸發(fā)各觸發(fā)器器信號輸入端的邏輯表達式信號輸入端的邏輯表達式(驅(qū)動方程驅(qū)動方程)J2 = K2 = Q1 Q0J1 = K1 = Q0J0 = K0 = 12.2.寫出各觸發(fā)寫出各觸發(fā)器器CPCP脈沖脈沖CPCP0 0=CP=CP1 1=CP=CP2 2=CP=CP同步時序同步時序2. 再列寫狀態(tài)轉換表，分析

22、其狀態(tài)轉換過程。再列寫狀態(tài)轉換表，分析其狀態(tài)轉換過程。 2 0 0 1 0 0 1 1 1 1 1 0 0 0 0 0 0 0 1 1 3 0 1 0 0 0 0 0 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 0 0 0 1 1 1 0 1 6 1 0 1 0 0 1 1 1 1 1 1 0 7 1 1 0 0 0 0 0 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 0 0 0CP Q2 Q1 Q0 J2 K2 J1 K1 J01 K01 Q2 Q1 Q0 Q1Q0Q1Q0Q0Q0 原狀態(tài)原狀態(tài) 控控 制制 端端 下狀態(tài)下狀態(tài),

23、,0 0 10 10三位二進制同步加法計數(shù)器三位二進制同步加法計數(shù)器一位八進制同步加法計數(shù)器一位八進制同步加法計數(shù)器CPQ0Q1Q23. 用用波形圖波形圖顯示狀態(tài)轉換表顯示狀態(tài)轉換表000001001111000123456784.確定邏輯功能確定邏輯功能三位二進制同步加法計數(shù)器三位二進制同步加法計數(shù)器一位八進制同步加法計數(shù)器一位八進制同步加法計數(shù)器任意進制計數(shù)器的分析任意進制計數(shù)器的分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0計數(shù)計數(shù)脈沖脈沖CP1. 寫出控制端的邏輯表達式：寫出控制端的邏輯表達式：J2 = Q1 Q0 ， K2 1 J1 = K1 1 J0 = Q2 ， K0 1

24、CP0=CPCP1=Q0CP2=CP2.CP脈沖脈沖?異步異步時序時序2. 再列寫狀態(tài)轉換表，分析其狀態(tài)轉換過程：再列寫狀態(tài)轉換表，分析其狀態(tài)轉換過程：Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0計數(shù)計數(shù)脈沖脈沖CP 1 0 0 0 0 1 1 1 1 1 0 0 1 2 0 0 1 0 1 1 1 1 1 0 1 0 3 0 1 0 0 1 1 1 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 1 1 1 0 1 0 0 0CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q1Q0 1 1 1

25、 原狀態(tài)原狀態(tài) 控控 制制 端端 下狀態(tài)下狀態(tài), 1Q2Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0計數(shù)計數(shù)脈沖脈沖CP 如前所述，右如前所述，右圖電路為異步五圖電路為異步五進制加法計數(shù)器。進制加法計數(shù)器。3. 用波形圖顯示狀態(tài)轉換表用波形圖顯示狀態(tài)轉換表( 略略 )4.確定邏輯功能確定邏輯功能異步五進制加法計數(shù)器異步五進制加法計數(shù)器數(shù)字集成電路計數(shù)器數(shù)字集成電路計數(shù)器常用數(shù)字集成電路計數(shù)器芯片舉例常用數(shù)字集成電路計數(shù)器芯片舉例:74LS160 4位同步十進制加法計數(shù)器，直接清除位同步十進制加法計數(shù)器，直接清除74LS161 4位同步二進制加法計數(shù)器，直接清除位同步二進制加法計數(shù)器，直接清

26、除74LS162 4位同步十進制加法計數(shù)器，同步清除位同步十進制加法計數(shù)器，同步清除74LS163 4位同步二進制加法計數(shù)器，同步清除位同步二進制加法計數(shù)器，同步清除74LS190 4位同步十進制加位同步十進制加/減法計數(shù)器減法計數(shù)器74LS191 4位同步二進制加位同步二進制加/減法計數(shù)器減法計數(shù)器74LS192 4位同步十進制加位同步十進制加/減法計數(shù)器，帶清除減法計數(shù)器，帶清除74LS193 4位同步二進制加位同步二進制加/減法計數(shù)器，帶清除減法計數(shù)器，帶清除11.4數(shù)字集成電路計數(shù)器數(shù)字集成電路計數(shù)器1. 集成同步計數(shù)器集成同步計數(shù)器74LS16174LS161是一種是一種同步四位二進

27、制同步四位二進制加法集成計數(shù)器。加法集成計數(shù)器。VCCCOQ0Q1Q2Q3CTTLD1698174LS161CRCPD0D1D2D3CTP地74LS161管腳排列圖管腳排列圖74LS161邏輯功能表邏輯功能表 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法計數(shù)加法計數(shù) 0101011101111 Q3 Q2 Q1 Q0CPCTTCTPCRLD 當復位端當復位端 =0時，輸出時，輸出Q3Q2Q1Q0全為零，實現(xiàn)異步全為零，實現(xiàn)異步清除功能（又稱復位功能）。清除功能（又稱復位功能）。 當當 =“1”，預置控制端，預置控制端 =“0”，并且，并且 CP=

28、CP時，時，Q3Q2Q1Q0=D3D2D1D0，實現(xiàn)同步預置數(shù)功能。，實現(xiàn)同步預置數(shù)功能。CRCRLD74161 時序圖時序圖 CRLDD0D1D2D3CPCTPCTTQ0Q1Q2Q312131415012清除置數(shù)計數(shù)保持OC任意（任意（N）進制計數(shù)器）進制計數(shù)器以集成同步計數(shù)器以集成同步計數(shù)器74LS161為例，可采用不同方法構成任意（為例，可采用不同方法構成任意（N）進制計數(shù)器。進制計數(shù)器。1）直接清零法）直接清零法直接清零法是利用芯片的復位端直接清零法是利用芯片的復位端 和與非門，將和與非門，將N所對所對應的輸出二進制代碼中等于應的輸出二進制代碼中等于“1”的輸出端，通過與非門反饋到集的

29、輸出端，通過與非門反饋到集成芯片的復位端成芯片的復位端 ，使輸出回零。，使輸出回零。 CRCR例如例如, 用用74LS161芯片構成十進制計數(shù)器芯片構成十進制計數(shù)器 例如例如, 用用74LS161芯片構成十進制計數(shù)器芯片構成十進制計數(shù)器， 因為因為N=10，其對應的二進制代碼為，其對應的二進制代碼為1010，將輸出端，將輸出端Q3和和Q1通過通過與非門接至與非門接至74LS161的復位端的復位端 ,實現(xiàn)實現(xiàn)N值反饋清零法。值反饋清零法。 直接清零法構成十進制計數(shù)器直接清零法構成十進制計數(shù)器（a） 構成電路構成電路; （b） 計數(shù)過程（即狀態(tài)圖）計數(shù)過程（即狀態(tài)圖）Q3Q2Q1Q0CRLDCTT

30、74LS161& &CTP“1”“1”“1”(a)0 0 0 00 0 0 10 0 1 00 0 1 11 0 1 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 0Q3Q2Q1Q0(b)CR2） 預置數(shù)法預置數(shù)法預置數(shù)法利用的是芯片的預置控制端預置數(shù)法利用的是芯片的預置控制端 和預置輸入端和預置輸入端D3D2D1D0，因因 是同步預置數(shù)端，所以只能采用是同步預置數(shù)端，所以只能采用N-1值反饋法。值反饋法。LDLD例如例如, 圖（圖（a）所示的七進制計數(shù)器）所示的七進制計數(shù)器Q3Q2Q1Q074LS161LDCTTCTPCPD3D2D1D0

31、CR&“1”110 0 0 00 0 0 10 0 1 00 1 1 0Q3Q2Q1Q00 1 0 00 0 1 10 1 0 1(a)(b)3） 進位輸出置最小數(shù)法進位輸出置最小數(shù)法 進位輸出置最小數(shù)法是利用芯片的預置控制端進位輸出置最小數(shù)法是利用芯片的預置控制端 和進位輸和進位輸出端出端CO，將，將CO端輸出經(jīng)非門送到端輸出經(jīng)非門送到 端，令預置輸入端端，令預置輸入端D3D2D1D0輸入最小數(shù)輸入最小數(shù)M對應的二進制數(shù)，對應的二進制數(shù)，最小數(shù)最小數(shù)M=24-N。 例如例如, 九進制計數(shù)器九進制計數(shù)器N=9， 對應的最小數(shù)對應的最小數(shù)M=24-9=7，(7)10=(0111)2，相應

32、的預置輸入端，相應的預置輸入端D3D2D1D0=0111，并且令，并且令 =CTP=CTT=“1”，電路如圖（，電路如圖（a）所示，對應狀態(tài)圖如圖）所示，對應狀態(tài)圖如圖（b）所示，）所示，從從01111111共九個有效狀態(tài)。共九個有效狀態(tài)。 LDLDCR例如例如, 九進制計數(shù)器九進制計數(shù)器N=9進位輸出置最小數(shù)法構成九進制計數(shù)器（同步預置）進位輸出置最小數(shù)法構成九進制計數(shù)器（同步預置） （a） 構成電路構成電路; （b） 計數(shù)過程（即狀態(tài)圖）計數(shù)過程（即狀態(tài)圖）Q3Q2Q1Q0COCPD3D2D1D0LD10 1 1 11 0 0 01 0 0 11 1 1 0Q3Q2Q1Q01 1 0 01

33、 0 1 11 1 0 1(a)(b)“0”1 0 1 01 1 1 1“1” “1” “1”例如例如, 九進制計數(shù)器九進制計數(shù)器N=9， 對應的最小數(shù)對應的最小數(shù)M=24-9=7，2. 集成計數(shù)器集成計數(shù)器74LS90 (國產(chǎn)國產(chǎn)T4290)的邏輯結構及功能的邏輯結構及功能74LS902分頻和分頻和5分頻的十進制計數(shù)器分頻的十進制計數(shù)器 5 2&CPACPBS9(1)S9(2)R0(2)R0(1)QDQAQCQB時鐘時鐘輸出輸出控制信號控制信號(下降沿觸發(fā)下降沿觸發(fā))74LS90的功能（計數(shù)功能）的功能（計數(shù)功能）2分頻器分頻器(二進制計數(shù)器二進制計數(shù)器) (五進制計數(shù)器五進制計數(shù)器

34、) 5分頻器分頻器CPA QA n+1 QA nCPB QD QC QB 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 5 2&CPACPBS9(1)R0(2)R0(1)QDQAQCQBS9(2)S9(2) 5 2&CPACPBS9(1)R0(2)R0(1)QDQAQCQB74LS90的功能的功能(置置9端、清端、清0端的功能）端的功能）R0(1) R0(2) S9(1) S9(2) 功能功能 1 1 任一為任一為0 清清0(QDQCQBQA=0000) 任意任意 1 1 置置9(QDQCQBQA=1001) 任一為任一為0 任

35、一為任一為0 計數(shù)計數(shù)2. 74LS90的應用舉例的應用舉例S9(2) 5 2&CPACPBS9(1)R0(2)R0(1)QDQAQCQBQD QC QB QAS9(1)S9(2)R0(1)R0(2)CPB CPA(1)用一片用一片74LS90組成組成BCD碼碼異步十進制異步十進制計數(shù)器計數(shù)器CP計數(shù)轉換狀態(tài)表如下計數(shù)轉換狀態(tài)表如下:清清0R0(1)=1 R0(2)=1計數(shù)計數(shù)R0(1)=0 R0(2)=074LS90CPA QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 用用74LS90組成的組成的異步十進制

36、異步十進制計數(shù)器計數(shù)器 轉換狀態(tài)表轉換狀態(tài)表每一個每一個CPA的下降沿的下降沿,QA翻翻轉一次轉一次每一個每一個QA的下降沿的下降沿(10),QB翻轉一次翻轉一次CPA QD QC QB QA 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0五進制五進制(2) 用一片用一片74LS90組成組成六進制六進制計數(shù)器計數(shù)器CPA QC QB QA 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0QD QC QB QAS9(1)S9(2)R0(1)R0(2)CPB CPACP進位脈沖進位脈沖計數(shù)脈沖計數(shù)脈沖當當QCQB=11時時,將輸出清將輸出清0000總結總結: 用一片用一片74LS90設計設計N進制計數(shù)器的一般方法進制計數(shù)器的一般方法第第N個個CP脈沖后脈沖后,由輸出端的由輸出端的“1”去控制清去控制清0端端R0(1)、R0(2),將輸出端全部清將輸出端全部清0練習練習1: 下圖是幾進制計數(shù)器下圖是