QuartusⅡ原理圖輸入操作基礎

1、（1）打開）打開QuartusII 7.2軟件文件夾，單擊軟件文件夾，單擊setup.exe啟動啟動安裝，彈出如下所示界面。安裝，彈出如下所示界面。（2）單擊Next按鈕，進入下一界面，如下圖所示。（3）選擇第一項，接收權(quán)利條件，單擊Next按鈕，進入下一界面，如下圖所示。（4）輸入相關信息，單擊Next按鈕，進入下一界面，如下圖所示。（5）選擇安裝路徑，此處可采用默認路徑。單擊Next按鈕，進入下一界面，在單擊Next按鈕，進入下一界面，如下圖所示。（6）選擇安裝組件，可以選擇Complete。此處選擇Custom，單擊Next按鈕，進入下一界面，如下圖所示。（7）選擇需要的安裝組件，單擊N

2、ext按鈕，進入下一界面，如下圖所示。（8）單擊Next按鈕，進入安裝界面，如下圖所示。（9）安裝完成后彈出是否建立桌面快捷鍵，選擇是，如下圖所示。（10）最后選擇Finish完成安裝。 （11）破解DLL。將QuartusII7.2 Creak文件夾下的Quartus_II_7.2_b151破解器.exe拷貝到QuartusII安裝路徑下的bin文件夾下。如本例路徑為：C:altera72quartusbin。 首先，先將sys_cpt.dll 文件手動備份一份，以防出意外。 然后，單擊 Quartus_II_7.2_b151破解器.exe，在彈出的對話框中選擇“應用”按鈕，對sys_cpt

3、.dll文件進行破解，如下圖所示。其次，將QuartusII7.2 Creak文件夾下的license.DAT用記事本打開，將里面的XXXXXXXXXXXX 用您的網(wǎng)卡號替換（在Quartus II 7.2的Tools菜單下選擇License Setup，下面的NIC ID即為）并保存。 最后：在Quartus II 7.2的Tools菜單下選擇License Setup，然后選擇License file，最后點擊OK即破解完成。 啟動Quartus軟件后默認的界面主要由標題欄、菜單欄、工具欄、資源管理窗口、編譯狀態(tài)顯示窗口、信息顯示窗口和工程工作區(qū)等部分組成。n標題欄 標題欄中顯示當前工程的

4、路徑和工程名。n菜單欄 菜單欄主要由文件（File）、編輯（Edit）、視圖（View）、工程（Project）、資源分（Assignments）、操作（Processing）、工具（Tools）、窗口（Window）和幫助（Help）等下拉菜單組成。n工具欄 工具欄中包含了常用命令的快捷圖標。n資源管理窗口 資源管理窗口用于顯示當前工程中所有相關的資源文件。n工程工作區(qū) 當Quartus實現(xiàn)不同的功能時，此區(qū)域?qū)⒋蜷_對應的操作窗口，顯示不同的內(nèi)容，進行不同的操作，如器件設置、定時約束設置、編譯報告等均顯示在此窗口中。n編譯狀態(tài)顯示窗口 此窗口主要顯示模塊綜合、布局布線過程及時間。n信息顯示窗

5、口 該窗口主要顯示模塊綜合、布局布線過程中的信息，如編譯中出現(xiàn)的警告、錯誤等，同時給出警告和錯誤的具體原因。n按照一般編程邏輯設計的步驟，利用Quartus軟件進行開發(fā)是可以分為以下四個步驟： （1）輸入設計文件； （2）編譯設計文件； （3）仿真設計文件； （4）編程下載設計文件。 nQuartus軟件的輸入法有： 1）原理圖輸入方式、 2）文本輸入方式（如VHDL、Verilog HDL） 3）AHDL輸入方式、 4）模塊輸入方式以及 5）第三方EDA工具產(chǎn)生的文件以及混合使用以 上幾種設計輸入方法進行設計。 3.1 建立新工程建立新工程1）指定工程名稱選擇“File”菜單下的“New P

6、roject Wizard”命令3.1 建立新工程建立新工程1）指定工程名稱從上向下輸入新工程的文件夾名、工程名和頂層實體的名稱。工程名和頂層實體的名稱相同。3.1 建立新工程建立新工程2）選擇需要加入的文件和庫 加入用戶定義的庫函數(shù)的目錄和文件名。 在本例子中不需要加入的文件和庫，直接按“next”按鈕即可。3.1 建立新工程建立新工程3）選擇目標器件 根據(jù)試驗板選擇如圖的目標器件3.1 3.1 建立新工程建立新工程4）選擇第三方EDA工具 在本例沒有選擇。按“next”進入下一項。5）結(jié)束設置 顯示建立工程的一些信息，按“Finish”結(jié)束。1、原理圖輸入法 ： 原理圖輸入法也稱為圖形編輯

7、輸入法，用Quartus原理圖輸入設計法進行數(shù)字系統(tǒng)設計時，不需要任何硬件描述語言的知識，在具有數(shù)字邏輯電路基本知識的基礎上，利用Quartus軟件提供的EDA平臺設計數(shù)字電路或系統(tǒng)。1、原理圖輸入法輸入設計文件 1）新建工程之后，便可以進行電路系統(tǒng)設計文件的輸入。選擇file菜單中的New命令，彈出如圖所示的新建設計文件類型選擇窗口。 2）選擇New對話框中的Device Design files頁下的Block Diagram/Schematic File，點擊OK，打開如圖所示的圖形編輯器對話框，進行設計文件輸入。圖形編輯器對話框 元件選擇窗口 3）在圖形編輯窗口 中的任何一個位置 雙擊

8、鼠標，或點擊 圖中的“符號工具” 按鈕，或選擇菜單 Edit下的Insert Symbol命令，彈出 如右圖所示的元件 選擇窗口 Symbol 對話框。1、原理圖輸入法輸入設計文件 4）用鼠標點擊單元庫前面的加號(+)，庫中的元件符號以列表的方式顯示出來，選擇所需要的元件符號，該符號顯示在Symbol對話框的右邊，點擊OK按鈕，添加相應元件符號在圖像編輯工作區(qū)中，連接原理圖。 十六進制同步計數(shù)器的原理圖 如下： 1、原理圖輸入法優(yōu)缺點：n優(yōu)點： 1）可以與傳統(tǒng)的數(shù)字電路設計法接軌，即使用傳統(tǒng)設計方法得到電路原理圖，然后在Quartus平臺完成設計電路的輸入、仿真驗證和綜合，最后下載到目標芯片中

9、。 2） 它將傳統(tǒng)的電路設計過程的布局布線、繪制印刷電路板、電路焊接、電路加電測試等過程取消，提高了設計效率，降低了設計成本，減輕了設計者的勞動強度。n缺點： 1）原理圖設計方法沒有實現(xiàn)標準化，不同的EDA軟件中的圖形處理工具對圖形的設計規(guī)則、存檔格式和圖形編譯方式都不同，因此兼容性差，難以交換和管理。 2）由于兼容性不好，性能優(yōu)秀的電路模塊的移植和再利用非常困難難以實現(xiàn)用戶所希望的面積、速度以及不同風格的綜合優(yōu)化 3）原理圖輸入的設計方法不能實現(xiàn)真實意義上的自頂向下的設計方案，無法建立行為模型，從而偏離了電子設計自動化最本質(zhì)的涵義。nQuartus編譯器的主要任務是對設計項目進行檢查并完成邏

10、輯綜合，同時將項目最終設計結(jié)果生成器件的下載文件。編譯開始前，可以先對工程的參數(shù)進行設置。nQuartus軟件中的編譯類型有全編譯和分步編譯兩種。n選擇Quartus主窗口Process菜單下Start Compilation命令，或者在主窗口的工具欄上直接點擊圖標 可以進行全編譯 n全編譯的過程包括分析與綜合（Analysis & Synthesis）、適配（Fitter）、編程（Assembler）、時序分析(Classical Timing Analysis)這4個環(huán)節(jié)，而這4個環(huán)節(jié)各自對應相應的菜單命令，可以單獨分步執(zhí)行，也就是分步編譯。n在設計的調(diào)試和優(yōu)化過程中，可以使用RT

11、L閱讀器觀察設計電路的綜合結(jié)果 。 分步編譯就是使用對應命令分步執(zhí)行對應的編譯環(huán)節(jié)，每完成一個編譯環(huán)節(jié)，生成一個對應的編譯報告。分步編譯跟全編譯一樣分為四步： 1、分析與綜合（Analysis & Synthesis） ：設計文件進行分析和檢查輸入文件是否有錯誤，對應的菜單命令是Quartus主窗口Process菜單下StartStart Analysis & Synthesis，對應的快捷圖標是在主窗口的工具欄上的 ； 2、適配（Fitter） ：在適配過程中，完成設計邏輯器件中的布局布線、選擇適當?shù)膬?nèi)部互連路徑、引腳分配、邏輯元件分配等，對應的菜單命令是Quartus主窗口

12、Process菜單下StartStart Fitter ；（注：兩種編譯方式引腳分配有所區(qū)別 ） 3、編程（Assembler） ：產(chǎn)生多種形式的器件編程映像文件 ，通過軟件下載到目標器件當中去，應的菜單命令是Quartus主窗口Process菜單下StartStart Assembler ； 4、時序分析(Classical Timing Analyzer) ：計算給定設計與器件上的延時，完成設計分析的時序分析和所有邏輯的性能分析，菜單命令是Quartus主窗口Process菜單下StartStart Classical Timing Analyzer ，對應的快捷圖標是在主窗口的工具欄上的

13、 。 編譯完成以后，編譯報告窗口Compilation Report會報告工程文件編譯的相關信息，如編譯的頂層文件名、目標芯片的信號、引腳的數(shù)目等等 。 全編譯操作簡單，適合簡單的設計。對于復雜的設計，選擇分步編譯可以及時發(fā)現(xiàn)問題，提高設計糾錯的效率，從而提高設計效率。 5、RTL閱讀器 RTL閱讀器窗口的右邊，是過程設計結(jié)果的主窗口，包括設計電路的模塊和連線，RTL閱讀器的左邊是層次列表，在每個層次上一樹狀形式列出了設計電路的所有單元。層次列表的內(nèi)容包括以下幾個方面： （1）實例Instances，能夠被展開成低層次模塊或?qū)嵗?（2）原語Primitives，不能被展開為任何低層次模塊的低

14、層次節(jié)點； （3）引腳Pin，當前層次的I/O端口，如果端口是總線，也可以將其展開，觀察到端口中每一個端口的信號； （4）網(wǎng)線Net，是連接節(jié)點的連線，當網(wǎng)線是總線時也可以展開，觀察每條網(wǎng)線。 5、RTL閱讀器 雙擊結(jié)構(gòu)圖中的實例，可以展開此模塊的下一級結(jié)構(gòu)圖n 仿真的目的就是在軟件環(huán)境下，驗證電路的行為和設想中的是否一致。n FPGA/CPLD中的仿真分為功能仿真和時序仿真。功能仿真著重考察電路在理想環(huán)境下的行為和設計構(gòu)想的一致性。時序仿真則在電路已經(jīng)映射到特定的工藝環(huán)境后，考察器件在延時情況下對布局布線網(wǎng)表文件進行的一種仿真。n仿真一般需要建立波形文件、輸入信號節(jié)點、編輯輸入信號、波形文件

15、的保存和運行仿真器等過程。1 、建立波形文件 波形文件用來為設計產(chǎn)生輸入激勵信號。利用 Quartus II 波形編輯器可以創(chuàng)建矢量波形文件(.vwf) n創(chuàng)建一個新的矢量波形文件步驟如下： （1）選擇Quartus主界面 File 菜單下的New命令，彈出新建對話框； （2）在新建話框中選擇 Other Files 標簽頁，從中選擇 Vector Waveform File，點擊OK按鈕，則打開一個空的波形編輯器窗口，主要分為信號欄、工具欄和波形欄 。1 、建立波形文件： 打開波形編輯器窗口2、輸入信號節(jié)點 （1） 在波形編輯方式下， 執(zhí)行Edit菜單中的 Insert Node or Bu

16、s命令，或者在波形編輯器左邊Name列的空白處點擊鼠標右鍵，彈出的Insert Node or Bus對話框 。2、輸入信號節(jié)點 （2）點擊Insert Nodeor Bus對話框中的Node Finder按鈕，彈出Node Finder窗口，在此窗口中添加信號節(jié)點。 Count Value對話框的Counting頁Count Value對話框的Timing頁n引腳分配是為對所設計的工程進行硬件測試，將輸入和輸出信號鎖定在器件確定的引腳上。 （1）單擊“Assignments”菜單下的“Pin Planner”命令，彈出對話框，列出本項目所有的輸入輸出引腳名。(2)雙擊與輸入a相對應的“Location”選項后彈出引腳列表，從中選擇合適的引腳，則輸入a引腳分