quartus II使用手冊

1、1EDA工具工具 Quartus II簡介簡介2設計方法的選擇設計方法的選擇 集集成成電電路路 手手工工設設計計： 設設計計者者 + + 紙紙 + + 筆筆 自自動動設設計計： 設設計計者者 + + E ED DA A 工工具具 設設計計構(gòu)構(gòu)想想 3使用使用EDA工具設計集成電路工具設計集成電路 設計描述設計描述 （圖形或硬件描述語言）（圖形或硬件描述語言） EDA 工具工具 集成電路集成電路 設計者的注意力集中于設計描述，細節(jié)交給設計者的注意力集中于設計描述，細節(jié)交給EDA工具工具4Quartus II設計流程設計流程 設計構(gòu)想設計構(gòu)想 設計輸入設計輸入 功能正確？功能正確？ 原理圖原理圖

2、硬件描述語言硬件描述語言 滿足時序要求？滿足時序要求？ 功能模擬功能模擬 部分編譯： 分析與綜合部分編譯： 分析與綜合 物理設計：物理設計： 時序模擬時序模擬 器件編程器件編程 是是 否否 是是 否否 完完 整整 的的 編編 譯譯 創(chuàng)建一個新項目創(chuàng)建一個新項目 選擇目標器件選擇目標器件 引引 腳腳 指指 定定 5啟動啟動 Quartus II 雙擊雙擊Quartus II圖標圖標6Quartus II主界面主界面 78File菜單的一個實例菜單的一個實例 9Quartus II主界面的一個實例主界面的一個實例 10用戶定制主界面用戶定制主界面 選擇命令選擇命令Tools Customize 在

3、對話框中操作：在對話框中操作： 11開始一個新項目開始一個新項目Project: 項目項目，工程，設計，工程，設計 Quartus2只對項目只對項目進行編譯，模擬，編程進行編譯，模擬，編程. 而而不對單獨的文件不對單獨的文件，除非把該文件設置為，除非把該文件設置為項目項目12指定指定新項目新項目的工作目錄及名稱的工作目錄及名稱 選擇命令選擇命令File | New Project Wizard 在對話框中操作：在對話框中操作： （1）指定工作目錄）指定工作目錄 （4）點擊）點擊 Next （3）本項目頂層）本項目頂層 Entity 名稱名稱 建議頂層文件名與頂層建議頂層文件名與頂層 Entit

4、y 同名；同名； 建議頂層文件名與項目名稱相同。建議頂層文件名與項目名稱相同。 （2） 指定項目名稱） 指定項目名稱 13將本項目所需文件包含進來的窗口將本項目所需文件包含進來的窗口 14為本項目指定目標器件為本項目指定目標器件 （1）選選擇擇器器件件系系列列 （2）選選擇擇Auto 或或具具體體器器件件 （3）點點擊擊Next 15指定所需的第三方指定所需的第三方EDA工具工具 點擊 Finish 或 Next 16項目的版本管理項目的版本管理 項項目目的的設設置置描描述述 設設置置文文件件 1 設設置置文文件件 2 設設置置文文件件 n 一個項目可以有多個設置（例如選擇不同的器件一個項目可

5、以有多個設置（例如選擇不同的器件, , 不同的約束條件不同的約束條件）。）。 每一個設置文件對應于該項目的一個版本。每一個設置文件對應于該項目的一個版本。 如果不使用版本管理，則只有一個（默認的）版本。如果不使用版本管理，則只有一個（默認的）版本。17和項目版本管理有關(guān)的文件和項目版本管理有關(guān)的文件 文件類型文件類型 說明說明 Quartus II 項目文件 （.qpf） （Quartus II Project File） 代表一個項目 （一個項目可以有多個設置， 每一個設置對應于一個版本） Quartus II 項目設置文件（.qsf） （Quartus II Setting File） 每

6、一個設置文件對應于一個該項目的一個版本 Quartus II 項目默認設置文件（.qdf） （Quartus II Default Settings File） 該文件放置在 bin 目錄下 存放項目的默認設置， 此默認設置可以被.qsf 文件的設置所覆蓋。 Quartus II 項目工作空間文件（.qws） （Quartus II Workspace File） 包含著用戶希望的信息以及其它信息， 例如窗口的位置、 被打開的文件以及該文件在窗口中的位置等。 18版本管理：創(chuàng)建新版本或選擇舊版本版本管理：創(chuàng)建新版本或選擇舊版本u使用命令使用命令Project | Revisions:選用舊選用

7、舊版本版本創(chuàng)建創(chuàng)建新版本新版本19如果選擇了創(chuàng)建新版本如果選擇了創(chuàng)建新版本 出現(xiàn)對話框：出現(xiàn)對話框：（1）鍵入新版本的名字）鍵入新版本的名字（2）點擊）點擊OK20設計的原理圖描述設計的原理圖描述21進入原理圖編輯器進入原理圖編輯器 在Quartus主界面中選擇菜單項 File 選擇 New或 Open 選擇 Block Diagram /Schematic File 選擇一個已經(jīng)存在的文件名 原理圖編輯器窗口出現(xiàn) 選擇 Graphic Files 選擇該文件所在目錄 鼠標左鍵點擊 OK New Open 22原理圖編輯器窗口原理圖編輯器窗口 選選擇擇工工具具 全全屏屏顯顯示示 單單條條連連線

8、線 文文本本工工具具 插插入入符符號號 數(shù)數(shù)組組連連線線 橡橡皮皮筋筋功功能能 放放大大縮縮小小 部部分分連連線線 原原理理圖圖編編輯輯區(qū)區(qū) 最最大大化化按按鈕鈕 對對角角線線工工具具 弧弧形形工工具具 工工具具條條 23從庫中調(diào)入元件及引腳符號從庫中調(diào)入元件及引腳符號u在原理圖編輯器的空白處選擇一個適當位置在原理圖編輯器的空白處選擇一個適當位置 雙擊鼠標左鍵雙擊鼠標左鍵 u選擇庫名選擇庫名 選擇庫元件名選擇庫元件名 調(diào)入該元件符號調(diào)入該元件符號 （1）選選擇擇庫庫名名 （2）選選擇擇庫庫元元件件名名 24從庫中調(diào)入元件及引腳符號（續(xù)）從庫中調(diào)入元件及引腳符號（續(xù)）u選擇引腳符號名選擇引腳符號

9、名 調(diào)入該引腳符號調(diào)入該引腳符號25繪制原理圖（繪制原理圖（本例為半加器本例為半加器）u 連線；連線；u給引腳命名給引腳命名 ；26繪制原理圖中的其他操作繪制原理圖中的其他操作u 刪除符號或連線；刪除符號或連線；u復制元件符號復制元件符號 ；u橡皮筋功能：打開橡皮筋功能時，拖動元件符號或連線時，橡皮筋功能：打開橡皮筋功能時，拖動元件符號或連線時，原理圖拓撲關(guān)系保持不變。原理圖拓撲關(guān)系保持不變。27設計的設計的VHDL描述描述28進入文本編輯器進入文本編輯器 在Quartus的主界面中選擇菜單項 File New Open 文本編輯器窗口出現(xiàn) 鼠標左鍵點擊 OK 選擇適當?shù)哪夸?選擇一個后綴為.

10、vhd 的文件 選擇 VHDL File 選擇 New 或 Open 29文本編輯器窗口文本編輯器窗口u文件名后綴：文件名后綴：lVHDL： .vhd；lVerilog： .v；lAHDL: .tdf。 30在文本編輯器中利用在文本編輯器中利用VHDL模板模板u選擇選擇Edit | Insert Template| VHDL（或或點擊鼠標右鍵點擊鼠標右鍵 ） （1）選選擇擇 VHDL （2）選選擇擇所所需需的的 VHDL 模模板板 31插入插入Entity模板后的文本編輯器窗口模板后的文本編輯器窗口 將帶雙下劃線的虛擬標識符替換為用戶自己的標識符將帶雙下劃線的虛擬標識符替換為用戶自己的標識符3

11、2 4 位加法器的位加法器的VHDL代碼代碼 LIBRARY ieee; - 第1行 USE ieee.std_logic_1164.ALL; - 第2行 USE ieee.std_logic_unsigned.ALL; - operator + is overwrited in the package ENTITY Adder4 IS GENERIC ( width : integer := 4 ); - 定義一個類屬參數(shù)width，其默認值為4 PORT ( a, b: IN std_logic_vector ( width - 1 DOWNTO 0 ); cin: IN std_logi

12、c; cout: OUT std_logic; Sum: OUT std_logic_vector ( width - 1 DOWNTO 0 ) ); END Adder4; 33 4 位加法器的位加法器的VHDL代碼（續(xù)）代碼（續(xù)） ARCHITECTURE behav OF Adder4 IS SIGNAL temp: std_logic_vector ( width DOWNTO 0 ); BEGIN temp = ( 0 & a ) + b + cin; cout = temp (width); sum 0 ) ; - 計數(shù)值異步清零計數(shù)值異步清零 elsif clkevent

13、 and clk = 1 then - 檢測時鐘上升沿檢測時鐘上升沿 if en = 1 then - en為計數(shù)使能信號為計數(shù)使能信號 if cqi 9 then cqi := cqi + 1; - 若計數(shù)值若計數(shù)值 0); - 若計數(shù)值若計數(shù)值9，計數(shù)值歸零，計數(shù)值歸零 end if; end if; end if; if cqi = 9 then cout = 1; - 給進位信號賦值給進位信號賦值 else cout = 0; end if; cq = cqi; - 將計數(shù)值向端口輸出將計數(shù)值向端口輸出 end process;end behav; 113進入進入SignalTap流程

14、的前提流程的前提 u項目項目CNT10已經(jīng)通過了編譯和模擬；已經(jīng)通過了編譯和模擬；u目標芯片已經(jīng)安裝在實驗板上；目標芯片已經(jīng)安裝在實驗板上；l芯片上有富裕的邏輯單元和存儲單元；芯片上有富裕的邏輯單元和存儲單元；u實驗板和主機通過實驗板和主機通過ByteBlaster相連；相連；l以下為實例演示以下為實例演示 印制電路板 下載電纜 Byteblaster 的另 一端連接到計算機的并口 可編程邏 輯器件 Byteblaster 的 10芯插頭 114Step1： 打開打開SignalTap II 編輯窗口編輯窗口uFile | New | Other Files | SignalTap II Fi

15、le 115Step2：調(diào)入電路調(diào)入電路 CNT10 的待測信號的待測信號 名字改為 CNT10 調(diào)入欲觀察的信號名 116Step3：設置設置SignalTap II參數(shù)參數(shù) u設置設置ELA的采樣時鐘信號，該時鐘可以是本設計的的采樣時鐘信號，該時鐘可以是本設計的內(nèi)部時鐘，也可以是外部輸入時鐘。本例采用外部內(nèi)部時鐘，也可以是外部輸入時鐘。本例采用外部時鐘時鐘clk1，clk1的頻率應大大高于的頻率應大大高于clk的頻率，以便的頻率，以便得到高精度的波形。得到高精度的波形。u在在Sample depth欄選擇采樣深度，例如欄選擇采樣深度，例如1K位，位，u在在Buffer acquisitio

16、n mode選項區(qū)域選定選項區(qū)域選定Circulateu設定起始觸發(fā)位置，比如選擇前點觸發(fā)：設定起始觸發(fā)位置，比如選擇前點觸發(fā)：“Pre trigger position”。u在在Trigger選項區(qū)域選項區(qū)域Trigger欄選擇欄選擇1，選中小，選中小Trigger框，在框，在Source欄選擇觸發(fā)信號欄選擇觸發(fā)信號EN，在，在Pattern欄選擇欄選擇Rising Edge。117Step3：設置設置SignalTap II參數(shù)參數(shù) 118繼續(xù)操作繼續(xù)操作uStep4 保存文件；保存文件； uStep5 編譯并下載（編程）；編譯并下載（編程）；lFPGAFPGA器件中既包含原設計器件中既包含原設計CNT10CNT10的電路的電路l也包含嵌入式邏輯分析儀也包含嵌入式邏輯分析儀ELAELAu Step6 在實驗板上設置：例如在實驗板上