數(shù)電課件_第4章(組合邏輯電路)

1、第第4 4章章 組合邏輯電路組合邏輯電路 組合邏輯電路組合邏輯電路: : 電路在任一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻的電路在任一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻的輸入信號(hào)決定輸入信號(hào)決定, ,與電路在此信號(hào)輸入之前的狀態(tài)無關(guān)與電路在此信號(hào)輸入之前的狀態(tài)無關(guān). .組合電路通常由一些組合電路通常由一些邏輯門邏輯門構(gòu)成構(gòu)成, ,許多具有典型功能的組許多具有典型功能的組合電路已集成為合電路已集成為商品電路商品電路. . 4.2 4.2 組合邏輯電路的分析方法和設(shè)計(jì)方法組合邏輯電路的分析方法和設(shè)計(jì)方法4.2.1 4.2.1 分析方法分析方法分析步驟分析步驟: :(1) (1) 根據(jù)根據(jù)邏輯電路圖邏輯電路圖, ,寫出輸出

2、邏輯函數(shù)寫出輸出邏輯函數(shù)表達(dá)式表達(dá)式; ;(2) (2) 根據(jù)根據(jù)邏輯表達(dá)式邏輯表達(dá)式, ,列出列出真值表真值表; ;(3) (3) 由由真值表真值表或或表達(dá)式表達(dá)式分析分析電路功能電路功能. .P1P2P3P4F=P2+P3+P4P2=AP1P3=BP1P4=CP1P1=ABC=(A+B+C)ABCA B C F0 0 0 10 0 1 00 1 0 00 1 1 01 0 0 01 0 1 02 1 0 01 1 1 1邏輯功能邏輯功能: 一致電路一致電路=ABC+ABC& &A AB BC CF F& & & &114.2.2 4.2.2

3、設(shè)計(jì)方法設(shè)計(jì)方法一、進(jìn)行邏輯抽象，即由實(shí)際邏輯問題列出真值表一、進(jìn)行邏輯抽象，即由實(shí)際邏輯問題列出真值表二、由真值表寫出邏輯表達(dá)式二、由真值表寫出邏輯表達(dá)式四、化簡(jiǎn)、變換輸出邏輯表達(dá)式四、化簡(jiǎn)、變換輸出邏輯表達(dá)式五、畫出邏輯圖五、畫出邏輯圖六、工藝設(shè)計(jì)及實(shí)現(xiàn)六、工藝設(shè)計(jì)及實(shí)現(xiàn)三、選定器件的類型三、選定器件的類型例例: : 試用與非門設(shè)計(jì)一個(gè)三人表決電路試用與非門設(shè)計(jì)一個(gè)三人表決電路, ,表決規(guī)則為少表決規(guī)則為少 數(shù)服從多數(shù)數(shù)服從多數(shù)解解: : (1) (1) 列真值表列真值表設(shè)設(shè): : 由由A、B、C表示三個(gè)人，為輸入變量，表示三個(gè)人，為輸入變量，F(xiàn)表示表決表示表決結(jié)果，為輸出變量。并設(shè)結(jié)果，

4、為輸出變量。并設(shè)A、B、C為為1 1表示贊成，為表示贊成，為0 0表示反對(duì)；表示反對(duì)；F為為1 1表示表決通過，為表示表決通過，為0 0 表示不通過。表示不通過。A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 12 1 0 11 1 1 1(2) (2) 化簡(jiǎn)、求最簡(jiǎn)函數(shù)表達(dá)式化簡(jiǎn)、求最簡(jiǎn)函數(shù)表達(dá)式ABC01000111101111F=AB+AC+BC=ABACBC(3) (3) 畫電路圖畫電路圖ABCF&如圖所示為一工業(yè)用水容器示意圖。圖中虛線表示水位；如圖所示為一工業(yè)用水容器示意圖。圖中虛線表示水位；A、B、C為電極。試用一個(gè)與非門構(gòu)

5、成的電路來實(shí)現(xiàn)下述為電極。試用一個(gè)與非門構(gòu)成的電路來實(shí)現(xiàn)下述控制作用：控制作用：水面在水面在A、B之間為正常狀態(tài)，點(diǎn)亮綠燈之間為正常狀態(tài)，點(diǎn)亮綠燈G；水；水面在面在B、C之間或之間或A以上為異常狀態(tài)，點(diǎn)亮黃燈以上為異常狀態(tài)，點(diǎn)亮黃燈Y；水面在；水面在C以下為危險(xiǎn)狀態(tài)，點(diǎn)亮紅燈以下為危險(xiǎn)狀態(tài)，點(diǎn)亮紅燈R。例：例： 解：解： （1 1） 列真值表列真值表 設(shè)電極狀態(tài)為輸入變量（設(shè)電極狀態(tài)為輸入變量（A,B,CA,B,C），被水浸沒為），被水浸沒為1 1；控；控制信號(hào)燈為輸出變量制信號(hào)燈為輸出變量(G,Y,R),(G,Y,R),燈亮為燈亮為1 1。BCA（2) 2) 用卡諾圖化簡(jiǎn)變換成與非式用卡諾圖

6、化簡(jiǎn)變換成與非式A B CR Y G 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 0 00 1 0 0 0 1 0 1 0 CBAR CABCCBAYCBABCAG BAABCABCABC100000111000BCACBA（3） 畫出邏輯電路圖CBAYBAG CR 1111&ABCGYRBACBA 4.3 4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路l 具有特定具有特定邏輯功能的邏輯功能的集成電路稱為集成電路稱為功能模塊功能模塊l 用功能模塊設(shè)計(jì)組合邏輯電路用功能模塊設(shè)計(jì)組合邏輯電路,具有許多優(yōu)點(diǎn)具有許多優(yōu)點(diǎn)l 本節(jié)將介紹

7、幾種常用的中規(guī)模集成電路本節(jié)將介紹幾種常用的中規(guī)模集成電路(MSI)4.3.1 編碼器編碼器將信息將信息(如數(shù)、字符如數(shù)、字符)轉(zhuǎn)換成符合一定規(guī)則的二進(jìn)制代轉(zhuǎn)換成符合一定規(guī)則的二進(jìn)制代碼碼.l 二進(jìn)制編碼器二進(jìn)制編碼器用用n位二進(jìn)制代碼對(duì)位二進(jìn)制代碼對(duì)N=2n 個(gè)特定信息進(jìn)行編碼的邏輯個(gè)特定信息進(jìn)行編碼的邏輯電路電路輸入輸入: X0 、X1、X2 、X3輸出輸出：A1、A0對(duì)應(yīng)關(guān)系：對(duì)應(yīng)關(guān)系：輸入輸入 A1 A0 X0=1 0 0 X1=1 0 1 X2=1 1 0 X3=1 1 1一、普通編碼器一、普通編碼器 任何時(shí)候只允許輸入一個(gè)編碼信號(hào)任何時(shí)候只允許輸入一個(gè)編碼信號(hào)例：例：4線線2線編碼

8、器（輸入為高電平時(shí)有效）功能圖：線編碼器（輸入為高電平時(shí)有效）功能圖：X3 X2 X1 X0 A1 A00 0 0 0 0 0 0 1 0 00 0 1 0 0 10 0 1 1 0 1 0 0 1 00 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 11 0 0 1 2 0 1 0 1 0 1 1 3 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 X3X2X1X000011110000111101100A1=X2+X300011110000111101001X3X2X1X0A0=X1+X34線線2線編碼器電路圖：線編碼器電路圖：11X2X3X3X1A1A0(1

9、)編碼器在任何時(shí)候只允許編碼器在任何時(shí)候只允許 有有一個(gè)一個(gè)輸入信號(hào)有效輸入信號(hào)有效;(2) 電路無電路無X0輸入端輸入端; 二、二、優(yōu)先優(yōu)先編碼器編碼器:輸出使能端輸出使能端(EO):用于判別電路是否有信號(hào)輸入用于判別電路是否有信號(hào)輸入.優(yōu)先優(yōu)先:對(duì)輸入信號(hào)按輕重緩急對(duì)輸入信號(hào)按輕重緩急排序排序,當(dāng)有多個(gè)信號(hào)同時(shí)當(dāng)有多個(gè)信號(hào)同時(shí)輸入時(shí)輸入時(shí),只對(duì)只對(duì)優(yōu)先權(quán)高優(yōu)先權(quán)高的一個(gè)信號(hào)進(jìn)行編碼的一個(gè)信號(hào)進(jìn)行編碼.例：把上例例：把上例4線線2線編碼器改成帶輸出線編碼器改成帶輸出使能使能端的端的優(yōu)先優(yōu)先編碼器編碼器,假設(shè)輸入信號(hào)優(yōu)先級(jí)的次序?yàn)榧僭O(shè)輸入信號(hào)優(yōu)先級(jí)的次序?yàn)?X3,X2,X1,X0.X3 X2

10、X1 X0 A1 A0 E00 0 0 0 0 0 10 0 0 1 0 0 00 0 1 0 0 1 00 0 1 1 0 1 00 1 0 0 1 0 00 1 0 1 1 0 00 1 1 0 1 0 00 1 1 1 1 0 01 0 0 0 1 1 01 0 0 1 1 1 01 0 1 0 1 1 01 0 1 1 1 1 01 1 0 0 1 1 01 1 0 1 1 1 01 1 1 0 1 1 01 1 1 1 1 1 0 X3X2X1X000011110000111101100111111111100A1=X2+X3X3X2X1X0000111100001111010010

11、00111111101A0=X3+X2X1EO=X3X2X1X0= X3+X2+X1+X011&1X2X1X3X2X0A0A1EO編碼器編碼器電路圖電路圖74148為為8線線3線優(yōu)先編線優(yōu)先編碼器輸入為碼器輸入為低電平有效低電平有效,輸出為輸出為8421BCD反碼反碼.例如例如: 若輸入若輸入I6、I5、I2為為0（有效），其它輸入為（有效），其它輸入為1 。則編碼器對(duì)則編碼器對(duì)I6進(jìn)行編碼，輸出進(jìn)行編碼，輸出Y2Y1Y0=001（110的反碼）的反碼）YEX1234567 I0 I1 I2 I7HPRI/BIN124Y0Y1Y2074148YSENSTST端為輸入控制端端為輸入控制端

12、:ST=1時(shí)時(shí) 電路禁止工作，電路禁止工作，Y2Y1Y0=111 ST=0時(shí)時(shí) 電路處于正常工作狀態(tài)電路處于正常工作狀態(tài)YEX1234567 I0 I1 I2 I7HPRI/BIN124Y0Y1Y2074148YSENST說明說明: 當(dāng)當(dāng)YS=0時(shí)時(shí),電路在電路在工作狀態(tài)，工作狀態(tài)，但編碼輸入信號(hào)但編碼輸入信號(hào)Ii均為均為1(即無編碼信號(hào)輸入即無編碼信號(hào)輸入)。這時(shí)，。這時(shí)，Y2Y1Y0=111 YS=ST I0I1I2I3I4I5I6I7YEX=ST(I0+I1+I2+I3+I4+I5+I6+I7)YS：選通輸出端：選通輸出端.YEX: 擴(kuò)展出端擴(kuò)展出端說明：當(dāng)說明：當(dāng)YEX=0時(shí)時(shí),電路在

13、電路在工作狀態(tài)工作狀態(tài), 而且而且有編碼信號(hào)輸有編碼信號(hào)輸入入（即至少有一個(gè)（即至少有一個(gè)Ii為為0） 編碼器擴(kuò)展舉例編碼器擴(kuò)展舉例:YEX1234567 I0 I7HPRI/BIN124074148YSENSTYEX1234567 I8 I15HPRI/BIN124074148YSENST&a0a1a2a3011101100101只有只有I9=01輸出為輸出為1001的反碼的反碼編碼器擴(kuò)展舉例編碼器擴(kuò)展舉例:YEX1234567 I0 I7HPRI/BIN124074148YSENSTYEX1234567 I8 I15HPRI/BIN124074148YSENST&a0a1a

14、2a3001111111110I15I5均為均為1時(shí)時(shí),如如I4=00輸出輸出0100的的反碼反碼4.3.2 4.3.2 譯碼器譯碼器一、一、 二進(jìn)制譯碼器二進(jìn)制譯碼器譯碼是編碼的逆過程，作用是將一組碼轉(zhuǎn)換為確定信息譯碼是編碼的逆過程，作用是將一組碼轉(zhuǎn)換為確定信息輸入：二進(jìn)制代碼，有輸入：二進(jìn)制代碼，有n個(gè)；個(gè)；輸出：輸出：2n 個(gè)特定信息。個(gè)特定信息。（1 1）二進(jìn)制譯碼器的一般原理）二進(jìn)制譯碼器的一般原理 x0 x1 xn-1 y0 y1 1my EI 使能輸入使能輸入 二進(jìn)制二進(jìn)制譯碼器譯碼器 當(dāng)使能端當(dāng)使能端EIEI為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，只為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，

15、只有其中有其中一個(gè)輸出端一個(gè)輸出端為有效電平為有效電平( (輸入輸入少少 輸出多輸出多） n 個(gè)代碼個(gè)代碼輸入端輸入端使能輸使能輸入端入端EI2n個(gè)譯碼個(gè)譯碼輸出端輸出端下面為下面為高電平高電平輸出有效的輸出有效的2線線 4線線譯碼器電路圖譯碼器電路圖 MSB&11AB LSBY0Y1Y2Y3Y0=BA=m0Y1=BA=m1Y2=BA=m2Y3=BA=m3（2）譯碼器電路結(jié)構(gòu)）譯碼器電路結(jié)構(gòu) 由真值表容易得出由真值表容易得出: 高電平高電平輸出有效二進(jìn)制譯碼器輸出有效二進(jìn)制譯碼器,其輸出邏輯表達(dá)式為其輸出邏輯表達(dá)式為:Yi=mi (mi為輸入變量所對(duì)應(yīng)的最小項(xiàng)為輸入變量所對(duì)應(yīng)的最小項(xiàng))

16、 低電平低電平輸出有效二進(jìn)制譯碼器輸出有效二進(jìn)制譯碼器,其輸出邏輯表達(dá)式為其輸出邏輯表達(dá)式為:Yi=mi (mi為輸入變量所對(duì)應(yīng)的最小項(xiàng)為輸入變量所對(duì)應(yīng)的最小項(xiàng))B A Y0 Y1 Y2 Y30 0 1 0 0 00 1 0 1 0 01 0 0 0 1 01 1 0 0 0 1 （3 3） 譯碼器的使能控制輸入端譯碼器的使能控制輸入端 利用使能輸入控制端，既能使電路正常工作，也能利用使能輸入控制端，既能使電路正常工作，也能 使電路處于禁止工作狀態(tài)；使電路處于禁止工作狀態(tài)； 利用使能輸入控制端，能實(shí)現(xiàn)譯碼器容量擴(kuò)展。利用使能輸入控制端，能實(shí)現(xiàn)譯碼器容量擴(kuò)展。EN為使能控制輸入端，為使能控制輸入

17、端，EN=0，輸出均為，輸出均為0；EN=1，輸出譯碼信號(hào)。，輸出譯碼信號(hào)。電路滿足：電路滿足：Yi=mi EN&11AB LSBY0Y1Y2Y3EN MSB邏輯圖邏輯圖Y0Y1Y2Y3ENAB邏輯符號(hào)邏輯符號(hào)利用使能端實(shí)現(xiàn)擴(kuò)展的例子：利用使能端實(shí)現(xiàn)擴(kuò)展的例子：Y0Y1Y2Y3ENABY0Y1Y2Y3ENAB1I0I1I2Y0Y1Y2Y4Y3Y5Y6Y7（1）（2）當(dāng)當(dāng)I2=0時(shí)，時(shí)，(1)(1)片工作片工作, ,(2)(2)片禁止片禁止. .當(dāng)當(dāng)I2=1時(shí)時(shí), (1), (1)片禁止片禁止, ,(2)(2)片工作片工作. .由兩片由兩片2線線4線譯碼器線譯碼器組成組成3線線8線譯碼器

18、線譯碼器l 74138-3/8線譯碼器線譯碼器 G1 G2A G2B A B C 1 1 1 1 1 1 & & & & & & & & Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 & 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 A B C G2A G2B G1 Y7 GND VCC Y1 Y2 Y3 Y4 Y5 Y6 Y0 A B C 74138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B 3個(gè)個(gè)輸輸入入端端3個(gè)個(gè)使使能能端端8個(gè)個(gè)輸輸出出端端74138

19、集成譯碼器功能表 輸 入輸 出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7HHHHHHHHHXHHHHHHHHHLHHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY 0127AAAY 3/83/8線譯碼器能產(chǎn)生三變量函數(shù)的全部最小項(xiàng)線譯碼器能產(chǎn)生三變量函數(shù)的全部最小項(xiàng)基

20、于這一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)基于這一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù) 二、二、 二二十進(jìn)制譯碼器十進(jìn)制譯碼器輸入輸入: BCD碼碼.輸出輸出: 十個(gè)高、低電平編碼十個(gè)高、低電平編碼(常稱常稱4線線10線譯碼器線譯碼器)偽偽碼碼A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1

21、1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1輸輸出出低低電電平平有有效效真值表4線線10線譯碼器邏輯表達(dá)式：線譯碼器邏輯表達(dá)式：Y0=A3A2A1A0Y1=A3A2A1A0Y2=A3A2A1A0Y3=A3A2A1A0Y4=A3A2A1A0Y5

22、=A3A2A1A0Y6=A3A2A1A0Y7=A3A2A1A0Y8=A3A2A1A0Y9=A3A2A1A0三、 顯示譯碼器發(fā)光二極管顯示器發(fā)光二極管顯示器(LED)(LED) 按字形顯示方式不同按字形顯示方式不同顯示器主要分為兩類：顯示器主要分為兩類： 按發(fā)光物質(zhì)不同按發(fā)光物質(zhì)不同氣體放電氣體放電顯示器顯示器熒光數(shù)字顯示器熒光數(shù)字顯示器液晶顯示器液晶顯示器(LCD)(LCD)分段式分段式字型重疊式字型重疊式點(diǎn)陣式點(diǎn)陣式 譯碼器7446/7447（輸出為低電平，驅(qū)動(dòng)共陽顯示器）譯碼器7448/7449（輸出為高電平，驅(qū)動(dòng)共陰顯示器）abcdfge a b c d e f g a b c d e

23、f g 共陽七段顯示器共陽七段顯示器共陰七段顯示器共陰七段顯示器七段顯示器七段顯示器01abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e共陰極顯示器共陰極顯示器7448邏輯圖邏輯圖4個(gè)輸個(gè)輸入端入端3個(gè)輔助個(gè)輔助控制端控制端7 7個(gè)輸出端個(gè)輸出端l 譯碼器74487448功能框圖功能框圖ABCDagb.LTBI/RBORBI7448十進(jìn)制或功能輸 入BI/RBO輸出字形LTRBIDCBAabcdefg0HHLLLLHH H HHHHL1HLLLHHL H HLLLL2HLLHLHH H LHHLH3HLLHHHH H HHL

24、LH15HHHHHHL L LLLLL消 隱脈沖滅零燈 測(cè) 試 LL L LLLLLHLLLLLLL L LLLLLL HH H HHHHHBCD-七段顯示譯碼器七段顯示譯碼器7448的邏輯功能的邏輯功能 功能輸 入BI/RBO輸出字形LTRBIDCBAabcdefg消 隱動(dòng)態(tài)滅零燈 測(cè) 試 LL L L LLLLHLLLLLLL L L LLLLL HH H H HHHHl BCD-七段顯示譯碼器七段顯示譯碼器74148的邏輯功能的邏輯功能 滅燈輸入滅燈輸入BIBI/ /動(dòng)態(tài)滅燈輸出動(dòng)態(tài)滅燈輸出RBORBO：該控制端有時(shí)作為輸入，有該控制端有時(shí)作為輸入，有時(shí)作為輸出。當(dāng)作輸入使用，且時(shí)作為輸

25、出。當(dāng)作輸入使用，且BI=0BI=0時(shí)，無論其他輸入為何，時(shí)，無論其他輸入為何，滅燈。滅燈。 動(dòng)態(tài)滅零輸入動(dòng)態(tài)滅零輸入RBI：當(dāng)當(dāng)LT=1，RBI=0且輸入代碼也為零時(shí)，各且輸入代碼也為零時(shí)，各段輸出為零（滅零，所有字形熄滅），同時(shí)段輸出為零（滅零，所有字形熄滅），同時(shí)RBO=0 動(dòng)態(tài)滅零輸出動(dòng)態(tài)滅零輸出RBO：BI/RBO作為輸出使用時(shí)，受控于作為輸出使用時(shí)，受控于RBI。實(shí)現(xiàn)無意義位的實(shí)現(xiàn)無意義位的“消隱消隱”。即，當(dāng)。即，當(dāng)RBI=0，且輸入代碼為，且輸入代碼為0，RBO=0（表明該位為零，已滅燈）；當(dāng)（表明該位為零，已滅燈）；當(dāng)RBI=1，則，則RBO=1。 試燈輸入試燈輸入LT： 當(dāng)

26、當(dāng)LT=0時(shí)（此時(shí)，時(shí)（此時(shí)，BI/RBO是輸出端且為高電是輸出端且為高電平），無論其他輸入端是什么狀態(tài)，所有段輸出均為平），無論其他輸入端是什么狀態(tài)，所有段輸出均為1，顯示，顯示字形字形8。用于檢查譯碼器和顯示器的好壞。用于檢查譯碼器和顯示器的好壞。某譯碼顯示電路有某譯碼顯示電路有4位整數(shù)和位整數(shù)和3位小數(shù)。試畫譯碼器之間輔助控位小數(shù)。試畫譯碼器之間輔助控制端的連接線。要求電路能實(shí)現(xiàn)無意義位的制端的連接線。要求電路能實(shí)現(xiàn)無意義位的“消隱消隱”，且當(dāng)數(shù)，且當(dāng)數(shù)字為字為0時(shí)，必須顯示：時(shí)，必須顯示：“0.0”RBI RBO7448LT8RBI RBO7448LT8RBI RBO7448LT8RB

27、I RBO7448LT8RBO RBI7448LT8111RBO RBI7448LT8RBO RBI7448LT8整數(shù)部分整數(shù)部分,高位高位RBO接低位接低位RBI，當(dāng)整數(shù)部分高位為，當(dāng)整數(shù)部分高位為0，且被，且被滅掉時(shí)，低位才有滅零輸入有效信號(hào)滅掉時(shí)，低位才有滅零輸入有效信號(hào)小數(shù)部分小數(shù)部分,低位低位RBO接高位接高位RBI，當(dāng)小數(shù)部分低位為，當(dāng)小數(shù)部分低位為0，且被，且被滅掉時(shí)，高位才有滅零輸入有效信號(hào)滅掉時(shí)，高位才有滅零輸入有效信號(hào)四、四、 用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)原理原理: 二進(jìn)制譯碼器能產(chǎn)生輸入信號(hào)的全部最小項(xiàng)二進(jìn)制譯碼器能產(chǎn)生輸入信號(hào)的全部最小項(xiàng),而而 所有

28、組合邏輯函數(shù)均可寫成最小項(xiàng)之和的形式所有組合邏輯函數(shù)均可寫成最小項(xiàng)之和的形式.例例: 試用試用3線線 8線譯碼器和邏輯門實(shí)現(xiàn)下列函數(shù)線譯碼器和邏輯門實(shí)現(xiàn)下列函數(shù)F(Q,X,P)=m (0，1，4，6，7） =M（2，3，5）解題的幾種方法：解題的幾種方法： 利用利用高電平輸出有效高電平輸出有效的的譯碼器譯碼器和和或門或門。F(Q,X,P)=m0+m1+m4+m6+m701234567ABCPXQ高位高位1F（Q，X，P）F(Q,X,P)=m0+m1+m4+m6+m701234567ABCPXQ高位高位F（Q，X，P）&F(Q,X,P)=m0m1m4m6m7 利用利用低電平輸出有效低電平

29、輸出有效的的譯碼器譯碼器和和與非門與非門。F(Q,X,P) =m0+m1+m4+m6+m7 =m0m1m4m6m7 利用利用高電平輸出有效高電平輸出有效的的譯碼器譯碼器和和或非門或非門。F(Q,X,P)=m0+m1+m4+m6+m7=m2+m3+m501234567ABCPXQ高位高位1F（Q，X，P）利用利用低電平輸出有效低電平輸出有效的的譯碼器譯碼器和和與門與門。F(Q,X,P)=m2m3m501234567ABCPXQ高位高位F（Q，X，P）&F(Q,X,P)=m2m3m54.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器功能功能: 從從多路輸入數(shù)據(jù)多路輸入數(shù)據(jù)中選擇其中的中選擇其中的一路一路送至

30、輸出端送至輸出端.數(shù)據(jù)選擇器簡(jiǎn)稱數(shù)據(jù)選擇器簡(jiǎn)稱MUX，數(shù)據(jù)輸入端數(shù)稱為，數(shù)據(jù)輸入端數(shù)稱為通道數(shù)通道數(shù)數(shù)據(jù)選擇器功能示意圖數(shù)據(jù)選擇器功能示意圖: (以四選一數(shù)據(jù)選擇器為例以四選一數(shù)據(jù)選擇器為例)D0D1D2D3Y譯譯碼碼器器A0A1地址碼輸入地址碼輸入數(shù)據(jù)輸入數(shù)據(jù)輸入數(shù)據(jù)輸出數(shù)據(jù)輸出一、一、 數(shù)據(jù)選擇器工作原理數(shù)據(jù)選擇器工作原理 （以四選一數(shù)據(jù)選擇器為例）（以四選一數(shù)據(jù)選擇器為例）功能表功能表輸出函數(shù)表達(dá)式輸出函數(shù)表達(dá)式:Y= (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3Y=miDii=03A1 A0 Y0 0 D00 1 D11 0 D21 1 D3 地址地址

31、數(shù)據(jù)數(shù)據(jù)輸出輸出&11A0A1D0D1D2D3Y1l 通用數(shù)據(jù)選擇器集成電路通用數(shù)據(jù)選擇器集成電路輸入數(shù)輸入數(shù) TTL CMOS(數(shù)字?jǐn)?shù)字) CMOS(模擬模擬) ECL 16 74150 4515 406728 74451 4096 8 74151 4512 4051 1016444 7445324 74153 4539 4052 1017482 7460442 74157 4519 4066 10159常用常用MUX集成電路集成電路以雙四選一以雙四選一MUX74153和八選一和八選一MUX74151說明之說明之EN012301G03MUXA0A11ST1D01D11D21D32D0

32、2D12D22D32ST1Y2Y7415301234567012G07MUXA0A1D0D1D2D3D4D5D6D7YY74151A2ENSTY=( (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3)STY=（miDi）ST i=0 7利用選通控制端實(shí)現(xiàn)通道擴(kuò)展的例子利用選通控制端實(shí)現(xiàn)通道擴(kuò)展的例子:EN012301G03MUXA0A11ST1D01D11D21D32D02D12D22D32ST1Y2Y741531A21YA2=0 時(shí)時(shí),由由A1A0選擇選擇1DiA2=1時(shí)時(shí),由由A1A0選擇選擇2Di試用一片雙四選一試用一片雙四選一MUX74153完成八選一的功

33、能。完成八選一的功能。數(shù)據(jù)選擇器通道擴(kuò)展：數(shù)據(jù)選擇器通道擴(kuò)展：由四選一數(shù)據(jù)選擇器組成由四選一數(shù)據(jù)選擇器組成十六選一數(shù)據(jù)選擇器的例子十六選一數(shù)據(jù)選擇器的例子ZYA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3A1A0A3A2 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13I14 I15 二、數(shù)據(jù)選擇器的應(yīng)用二、數(shù)據(jù)選擇器的應(yīng)用 1、 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)基本思想基本思想: 由數(shù)據(jù)選擇器的一般表達(dá)式由

34、數(shù)據(jù)選擇器的一般表達(dá)式Y(jié)=miDi可知：利用可知：利用地址變量地址變量產(chǎn)生產(chǎn)生所有最小項(xiàng)，所有最小項(xiàng)，通過數(shù)據(jù)輸入通過數(shù)據(jù)輸入信號(hào)信號(hào)Di的不同取值，選取組成邏輯函數(shù)的的不同取值，選取組成邏輯函數(shù)的所需最小項(xiàng)所需最小項(xiàng)假設(shè)要實(shí)現(xiàn)的邏輯函數(shù)的輸入變量數(shù)為假設(shè)要實(shí)現(xiàn)的邏輯函數(shù)的輸入變量數(shù)為L(zhǎng)，實(shí)際選用的，實(shí)際選用的數(shù)據(jù)選擇器的地址輸入端數(shù)為數(shù)據(jù)選擇器的地址輸入端數(shù)為k例例: 試用八選一數(shù)據(jù)選擇器試用八選一數(shù)據(jù)選擇器74151實(shí)現(xiàn)邏輯函數(shù)實(shí)現(xiàn)邏輯函數(shù) F(A, B, C)=m(1, 2, 4, 7)解解: 待實(shí)現(xiàn)的函數(shù)為待實(shí)現(xiàn)的函數(shù)為: F(A, B, C)=m(1, 2, 4, 7) =ABC+A

35、BC+ABC+ABC74151的輸出表達(dá)式為的輸出表達(dá)式為:Y=(A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3 + A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7)ST（1）L k 時(shí)的設(shè)計(jì)方法時(shí)的設(shè)計(jì)方法 F(A, B, C)=m(1, 2, 4, 7) =ABC+ABC+ABC+ABCY=(A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3 + A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7)ST比較兩式比較兩式: 令令:ST=0A2=A ; A1=B ; A0=C D0=D3=D5=D6=0 D

36、1=D2=D4=D7=1要使要使Y=FY= ABCD0+ABCD1+ABCD2+ABCD3 + ABCD4+ABCD5+ABCD6+ABCD7Y=F0CAB0110100101234567012G07MUX74151EN電路圖為：電路圖為：Y=ABCD0+ABCD1+ABCD2+ABCD3 + ABCD4+ABCD5+ABCD6 +ABCD7=ABC+ABC+ABC+ABC注意：注意：用用MUX實(shí)現(xiàn)邏輯函數(shù)時(shí)，實(shí)現(xiàn)邏輯函數(shù)時(shí)，MUX必須被選通，必須被選通， 即即ST=0變量變量和和地址端地址端之間的連接必須正確。之間的連接必須正確。（2）Lk 時(shí)的設(shè)計(jì)方法時(shí)的設(shè)計(jì)方法 代數(shù)法和卡諾圖法代數(shù)法和

37、卡諾圖法 例：試用四選一例：試用四選一MUX實(shí)現(xiàn)邏輯函數(shù)實(shí)現(xiàn)邏輯函數(shù)F=AB+ABC+ABC解：當(dāng)解：當(dāng)MUX被選通時(shí)，其輸出邏輯表達(dá)式為：被選通時(shí)，其輸出邏輯表達(dá)式為：Y= (A1A0)D0+ (A1A0)D1+ (A1A0)D2+ (A1A0)D3 比較兩式，令比較兩式，令A(yù)1=A；A0=B；D0=1，D1=0，D2=C，D3=C則則 Y=FEN012301G03MUXA0A1STD0D1D2D3Y0BA10CCF將函數(shù)將函數(shù)F寫成：寫成：F=AB(C+C)+ ABC+ ABC=AB1+AB0+ABC+ABC例：用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：例：用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：F(A,B

38、,C,D)=m(1,2,4,9,10,11,12,14,15)解解:ABCD00011110000111101111 1 1111AB(C+D)AB(CD+CD)AB(CD)AB(C+D)令數(shù)據(jù)選擇器的地址令數(shù)據(jù)選擇器的地址A1A0=ABD0=CD+CD=CDCDD1=CD=CDD2=C+D=CDD3=C+D=CD=A1A0D0=A1A0D1=A1A0D3=A1A0D2注：上面采用注：上面采用A、B作為地址變量。實(shí)際上，地址變量作為地址變量。實(shí)際上，地址變量 的選取是任意的，選不同的變量為地址變量時(shí)，的選取是任意的，選不同的變量為地址變量時(shí)， 數(shù)據(jù)輸入端數(shù)據(jù)輸入端的信號(hào)也要隨之變化，即解法的信

39、號(hào)也要隨之變化，即解法不唯一不唯一EN012301G03MUXA0A1STD0D1D2D3Y0BAF&1CDDDCC電路圖：電路圖：如果令數(shù)據(jù)選擇器的地址如果令數(shù)據(jù)選擇器的地址A1A0=BCABCD00011110000111101111 1 1111 D0 D1D2D3D0=DD1=ADD3=AD2=D（2） MUX的其他應(yīng)用舉例的其他應(yīng)用舉例分時(shí)多路傳輸電路分時(shí)多路傳輸電路EN012301G03MUXA0A1STY0FABCDA1A00000011110 00 001 11 1A B C D A B C D AF當(dāng)當(dāng)b2b1b0=a2a1a0時(shí)，時(shí)，Y=0; 否則否則Y=1. 并行

40、數(shù)碼比較器并行數(shù)碼比較器01234567012G07MUXA0A1D0D1D2D3D4D5D6D7Y74151A2ENST001234567BIN/OCT&EN1a0a1a2b0b1b2124741384.3.4 數(shù)據(jù)分配器數(shù)據(jù)分配器 數(shù)據(jù)分配器的功能和數(shù)據(jù)分配器的功能和數(shù)據(jù)選擇器數(shù)據(jù)選擇器相反相反,是將一個(gè)輸入是將一個(gè)輸入通道上的信號(hào)送到多個(gè)輸出端中的某一個(gè)通道上的信號(hào)送到多個(gè)輸出端中的某一個(gè).DENY0Y1Y2Y3A1A0 數(shù)據(jù)數(shù)據(jù)分配器分配器一分四一分四 數(shù)據(jù)分配器例子數(shù)據(jù)分配器例子:功功 能能 表表EN A1 A0 Y0 Y1 Y2 Y3 0 0 0 0 0 1 0 0 D 0

41、 0 0 1 0 1 0 D 0 0 1 1 0 0 0 D 0 1 1 1 0 0 0 D邏輯表達(dá)式邏輯表達(dá)式Y(jié)i=(miD)EN由譯碼器構(gòu)成數(shù)據(jù)分配器的例子由譯碼器構(gòu)成數(shù)據(jù)分配器的例子:015BIN/SIXTEEN1248&ENa0a1a2S1S2Y0Y15a34線線16線譯碼器線譯碼器D實(shí)際上實(shí)際上,數(shù)據(jù)分配器一般由帶使能端的數(shù)據(jù)分配器一般由帶使能端的譯碼器譯碼器構(gòu)成構(gòu)成.4.3.4 算術(shù)運(yùn)算電路（加法器）算術(shù)運(yùn)算電路（加法器）算術(shù)運(yùn)算電路的核心為算術(shù)運(yùn)算電路的核心為加法器加法器一、一、1位加法器位加法器1. 半加器（半加器（HA） 僅考慮兩個(gè)一位二進(jìn)制數(shù)相加，僅考慮兩個(gè)一位二進(jìn)

42、制數(shù)相加，而不考慮低位的進(jìn)位，稱為而不考慮低位的進(jìn)位，稱為半加半加ABSCCO半加器邏輯符號(hào)半加器邏輯符號(hào)設(shè)設(shè): A、B為兩個(gè)為兩個(gè)加數(shù)加數(shù)，S 為為本位本位的的和和，C 為為本位本位向高位的向高位的 進(jìn)位進(jìn)位。則半加器的。則半加器的真值表真值表、方程式方程式、邏輯圖邏輯圖如下所示如下所示A B C S0 0 0 00 1 0 11 0 0 11 1 1 0 真值表真值表S=A BC=AB邏輯方程邏輯方程=1&ABSC 邏輯圖邏輯圖 2. 全加器全加器 在多位數(shù)相加時(shí)在多位數(shù)相加時(shí),除考慮本位的兩個(gè)加數(shù)外除考慮本位的兩個(gè)加數(shù)外,還須考慮還須考慮低低位位向向本位本位的的進(jìn)位進(jìn)位.例例:1

43、 1 0 1 加數(shù)加數(shù)1 1 1 1 加數(shù)加數(shù)+) 1 1 1 1 0 低位向高位的進(jìn)位低位向高位的進(jìn)位1 1 1 0 0 和和實(shí)際參加一位數(shù)相加實(shí)際參加一位數(shù)相加,必須有三個(gè)量必須有三個(gè)量,它們是它們是: 本位加數(shù)本位加數(shù) Ai 、Bi ； 低位向本位的進(jìn)位低位向本位的進(jìn)位 Ci-1 一位全加器的輸出結(jié)果為：一位全加器的輸出結(jié)果為： 本位和本位和 Si ； 本位向高位的進(jìn)位本位向高位的進(jìn)位 Ci 全加器電路設(shè)計(jì)：全加器電路設(shè)計(jì)：Ai Bi Ci-1 Ci Si 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0

44、1 0 1 1 1 1 1=Ai Bi Ci-1Si=（AiBi+AiBi）Ci-1 + （AiBi+AiBi）Ci-1=（Ai Bi ）Ci-1+AiBi Ci= （AiBi+AiBi）Ci-1+AiBi由兩個(gè)半加器實(shí)現(xiàn)一個(gè)全加器由兩個(gè)半加器實(shí)現(xiàn)一個(gè)全加器Ci-1Si（Ai Bi） Ci-1COAiBiCOAi BiAiBi1CiAiBiSiCiCO全加器邏輯符號(hào)全加器邏輯符號(hào)Ci-1CI1. 串行進(jìn)位加法器串行進(jìn)位加法器 當(dāng)有多位數(shù)相加時(shí)，可模仿當(dāng)有多位數(shù)相加時(shí)，可模仿筆算，筆算，用用全加器全加器構(gòu)成串行構(gòu)成串行進(jìn)位加法器進(jìn)位加法器.A3B3S3C3COCIA2B2S2C2COCIA1B1

45、S1C1COCIA0B0S0C0COCI四位串行進(jìn)位加法器四位串行進(jìn)位加法器一、多位加法器一、多位加法器串行進(jìn)位加法器特點(diǎn)串行進(jìn)位加法器特點(diǎn): 結(jié)構(gòu)簡(jiǎn)單結(jié)構(gòu)簡(jiǎn)單; 運(yùn)算速度慢運(yùn)算速度慢.A1A2S1C2COC0CIB1B2S27482A1A2S1C4COC0CIA3A4S2B1B2B3B4S3S474832. 超前進(jìn)位加法器超前進(jìn)位加法器設(shè)計(jì)思想設(shè)計(jì)思想: 由兩個(gè)加數(shù)由兩個(gè)加數(shù),首先求得各位的進(jìn)位首先求得各位的進(jìn)位,然后再經(jīng)全然后再經(jīng)全 加器算出結(jié)果加器算出結(jié)果.全加器的進(jìn)位表達(dá)式全加器的進(jìn)位表達(dá)式: Ci= （AiBi+AiBi）Ci-1+AiBi= AiBi+(Ai+Bi)Ci-1令令:G

46、i= AiBi-進(jìn)位產(chǎn)生項(xiàng)進(jìn)位產(chǎn)生項(xiàng)Pi= (Ai+Bi)-進(jìn)位傳送項(xiàng)進(jìn)位傳送項(xiàng)則則: Ci=Gi+PiCi-1若兩個(gè)三位二進(jìn)制數(shù)相加若兩個(gè)三位二進(jìn)制數(shù)相加A=A2A1A0 B=B2B1B0則則: C0=G0 C1=G1+P1C0 C2=G2+P2C1 由由Pi 、Gi 并經(jīng)過兩級(jí)門電路就可求得進(jìn)位信號(hào)并經(jīng)過兩級(jí)門電路就可求得進(jìn)位信號(hào)C。實(shí)際實(shí)現(xiàn)中，是將求實(shí)際實(shí)現(xiàn)中，是將求Gi 和和Pi 的電路放進(jìn)全加器中，而將的電路放進(jìn)全加器中，而將全加器中求進(jìn)位信號(hào)的電路去除全加器中求進(jìn)位信號(hào)的電路去除. 這種求進(jìn)位信號(hào)這種求進(jìn)位信號(hào)C 的電路稱為的電路稱為超前進(jìn)位電路（超前進(jìn)位電路（CLA）Ci=Gi+

47、PiCi-1Gi= AiBi Pi= Ai+Bi 四位超前進(jìn)位加法器結(jié)構(gòu)圖：四位超前進(jìn)位加法器結(jié)構(gòu)圖：A3 B3A2 B2A1 B1A0 B00FAFAFAFAG3 P3 S3G2 P2 S2G1 P1 S1G0 P0 S0超前進(jìn)位電路（超前進(jìn)位電路（CLA）C0C1C2C3三、加法器的應(yīng)用舉例三、加法器的應(yīng)用舉例(1)將將8421BCD碼轉(zhuǎn)換為余碼轉(zhuǎn)換為余3 BCD碼的代碼轉(zhuǎn)換電路碼的代碼轉(zhuǎn)換電路. A1A2S1C4COC0CIA3A4S2B1B2B3B4S3S47483ABCD1100Y1Y2Y3Y40(2) 四位二進(jìn)制加四位二進(jìn)制加/減器的實(shí)現(xiàn)減器的實(shí)現(xiàn)兩個(gè)運(yùn)算數(shù)分別為兩個(gè)運(yùn)算數(shù)分別為:

48、 P=P4P3P2P1 Q=Q4Q3Q2Q1控制信號(hào)為控制信號(hào)為: SS 功能功能0 (P)2+(Q)21 (P)2(Q)2關(guān)于減法電路探討關(guān)于減法電路探討 AB = AB原原 = A+B補(bǔ)補(bǔ) = A+B反反+1 (1)(1)式的實(shí)現(xiàn)方法式的實(shí)現(xiàn)方法: (以以4位數(shù)相位數(shù)相減為例減為例)A1A2S1COCIA3A4S2B1B2B3B4S3S47483D1D2D3D41V(借位借位 信號(hào)信號(hào))1注意：注意：1、 AB時(shí)時(shí) ，V=0； AB，輸出，輸出D4D3 D2D1 即為即為AB之差；之差； 若若AB) Y(AB)=AB Y(AB)Y(AB,如如A3B3=01, 則則AB,如如 A2B2=01, 則則AB,如如 A1B1=01, 則則AB,如如 A0B0=01, 則則AB) I(A