數(shù)字電子技術試卷和答案

1、數(shù)字電子技術試卷（1）1.填空（16）十進制數(shù)123的二進制數(shù)是3.4.5.6.7.;十六進制數(shù)是 7B 861 ?；蚝头歉咦柽壿嫶鷶?shù)的三種基本運算是 三態(tài)門的工作狀態(tài)是O "描述觸發(fā)器邏輯功能的方法有施密特觸發(fā)器的主要應用是波形的整形與_ ,1,高阻。 真值表，邏輯圖，邏輯表達式，卡諾圖，波形圖設4位DIA轉(zhuǎn)換器的滿度輸出電壓位30伏，則輸入數(shù)字量為輸出模擬電壓為O&實現(xiàn)AID轉(zhuǎn)換的主要方法有，。二判斷題（10）1. BCD碼即8421碼（錯）2. 八位二進制數(shù)可以表示 256種不同狀態(tài)。（對）3. TTL與非門與CMo與非門的邏輯功能不一樣。（）4多個三態(tài)門的輸出端相連于

2、一總線上，使用時須只讓一個三態(tài)門傳送信號，其他門處于 高阻狀態(tài)。（對）5. 計數(shù)器可作分頻器。（對）三化簡邏輯函數(shù)（14）1.用公式法化簡Y AB BDDCED A ,化為最簡與或表達式。解；YABD2.用卡諾圖化簡Y（A,B,C, D）（3,5,6,7,10）+ d （0,1,2,4,8）,化為最簡與或表達式。四.電路如圖1所示，要求寫出輸出函數(shù)表達式，并說出其邏輯功能。（15）解；YABC , C1 AB (AB）C ,全加器，Y為和，C1為進位。五.觸發(fā)器電路如圖 2 （ a） , （b）所示，寫出觸發(fā)器的次態(tài)方程；對應給定波形畫出Q端波形（設初態(tài)Q= 0） （15）解; (1) Qn

3、1 Q AQ , (2)、Qn 1A六試用觸發(fā)器和門電路設計一個同步的五進制計數(shù)器。（15）七用集成電路定時器 555所構成的自激多諧振蕩器電路如圖3所示，試畫出VO, Vc的工作波形，并求出振蕩頻率。（15）數(shù)字電子技術試卷（2）三. 填空（16）1 .十進制數(shù)35.85的二進制數(shù)是；十六進制數(shù)是。2邏輯代數(shù)中邏輯變量得取值為。3. 組合邏輯電路的輸出狀態(tài)只與當前輸入有關而與電路原狀態(tài)無關。4. 三態(tài)門的輸出有 0、1、高阻 ，三種狀態(tài)，當多個三態(tài)門的輸出端連在一根總線上使用時，應注意只能有1個三態(tài)門被選通。5 觸發(fā)器的基本性質(zhì)有有兩個穩(wěn)態(tài)，在觸發(fā)信號作用下狀態(tài)可相互轉(zhuǎn)變，有記憶功能6. 單

4、穩(wěn)態(tài)觸發(fā)器的主要應用是延時。7. 設6位DlA轉(zhuǎn)換器的滿度輸出6.3伏，則輸入數(shù)字量為10111 ,輸出模擬電壓為&一個8K字節(jié)的EPRo芯片，它的地址輸入端的個數(shù)是13判斷題（10）1. 數(shù)字電路中，化簡邏輯函數(shù)的目的是為了所設計的邏輯電路更簡單，更經(jīng)濟，而且其功能不變。（對 ）2. 二進制數(shù)1001和二進制代碼1001都表示十進制數(shù)。（錯）3. 觸發(fā)器的輸出狀態(tài)完全由輸入信號決定。（錯）4. 模擬量送入數(shù)字電路前， 須經(jīng)A/D轉(zhuǎn)換。（對）5. 多諧振蕩器常作為脈沖信號源使用。（對 ）三. 化簡邏輯函數(shù)（14）1. 用公式法化簡 Y ABCD ABD BCD ABC BD BC,化為

5、最簡與或表達式。2. 用卡諾圖化簡 Y（AB,C,D）m（2,3,7,8,11,14+ d（0,5,10,15）,化為最簡與或表 達式。四. 設計一個8421碼的檢碼電路。要求當輸入大于等于3、小于等于7時電路輸出為1,否則電路輸出為0。要求列出真值表，寫出邏輯函數(shù)式，畫出邏輯圖。（15）五. 觸發(fā)器電路如圖 1 （ a） , （ b）所示，寫出觸發(fā)器的次態(tài)方程；對應給定波形畫出Q端波形（設初態(tài) Q= 0）。（15）六. 分析圖2電路實現(xiàn)何種邏輯功能，其中 X是控制端，對X= 0和X= 1分別分析，設初態(tài) 為Q21,Q11。（要求寫出電路方程，列出狀態(tài)轉(zhuǎn)換表或圖，說明其邏輯功能，并說明電路能否

6、自啟動）（15）數(shù)字電子技術試卷（3）四. 填空（16）1. 十進制數(shù)86的二進制數(shù)是;8421BCD碼是。2. 在Y=AB+CD勺真值表中，Y= 1的狀態(tài)有個。3. 4位二進制數(shù)碼可以編成個代碼，用這些代碼表示09十進制輸?shù)氖畟€數(shù)碼，必須去掉代碼。4. 描述觸發(fā)器邏輯功能的方法有 。5. 若 Q= 1, J=O , K=1,則 Qn 1O6.設ROM地址為A0 A7 ,輸出為Y0 Y3 ,貝U ROM勺容量為 & 和 是衡量A/D、D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標。五. 回答問題（10）1. 已知 XY=XZ貝U Y=Z 正確嗎？為什么？2. 五位環(huán)形計數(shù)器的時鐘頻率為10KHz,其輸

7、出波形的頻率是多少？三. 化簡邏輯函數(shù)（14）1用公式法化簡 Y A ABCD ABC BC BC ,化為最簡與或表達式。2. 用卡諾圖化簡 Y(A,B,C,D)(0,4,6,8,13+ d(1,2,3,9,10,11),化為最簡與或表達式。四由雙4選1數(shù)據(jù)選擇器組成的電路如圖1所示，寫出Y1,Y2的表達式。列出Y,Y2的真值表。(15)五某室由3臺計算機工作站，請用紅、黃、綠3種指示燈設計一個監(jiān)視電路，要求：3臺計算機正常工作時，綠燈亮；只一臺出故障時黃燈亮；有兩臺出故障時，紅燈亮；若3臺計算機同時出故障時，則黃燈和紅燈都亮。試用門電路設計。要求：列出真值表，寫出邏輯函 數(shù)式，畫出邏輯電路圖

8、。(15)六觸發(fā)器電路及輸入波形如圖2所示，要求：寫出電路方程，畫出Q1,Q2與Y的對應波形。(設Q1, Q2的初態(tài)為11) (15)七試用中規(guī)模集成十六進制計數(shù)器74LS161芯片設計一個十三進制計數(shù)器，要求必須包括0000和1111狀態(tài)，利用C端左進位輸出。芯片引腳圖如圖3所示。(15)數(shù)字電子技術試卷(4)六. 填空(16)1.十進制數(shù)3.5的二進制數(shù)是;8421BCD碼是。2 在Y AA B的結果是。3. D觸發(fā)器的狀態(tài)方程為，如果用D觸發(fā)器來實現(xiàn)T觸發(fā)器的功能，則T、D間的關系為。4一個64選1的數(shù)據(jù)選擇器，它的選擇控制端有個。5. 6位D/A轉(zhuǎn)換器滿度輸出電壓為10伏，輸入數(shù)字為

9、001010時對應的輸出模擬電壓為伏。6 一片 64K× 8存儲容量的只讀存儲器 RoM有 條地址線，有條數(shù)據(jù)線。7.由555定時器構成的單穩(wěn)態(tài)觸發(fā)器，輸出脈寬TW 。& 和 是衡量A/D、D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標。七回答問題(10)1. 已知 XY=XZ貝U Y=Z 正確嗎？為什么？2. 已知X+Y=XY則X=Y,正確嗎？為什么？三化簡邏輯函數(shù)(14)1.用公式法化簡Y ABC AC B C ,化為最簡與或表達式。四分析圖1所示電路，要求列出 Y1,Y2的邏輯表達式和真值表，并說出電路的邏輯功能指出輸入變量和輸出函數(shù)的含義。（15）五觸發(fā)器電路如圖 2 （ a） ,

10、（b）所示，寫出觸發(fā)器的次態(tài)方程；對應給定波形畫出Q端波形（設初態(tài)Q= 0） （15）六試用D觸發(fā)器及少量門器件設計，狀態(tài)轉(zhuǎn)換圖為模為3的同步計數(shù)器。要求有設計過程。（15）七用集成電路定時器 555所構成的自激多諧振蕩器電路如圖3所示，試畫出VO, Vc的工作波形，并求出振蕩頻率。（15）數(shù)字電子技術試卷5選擇題（從每小題的四個備選答案中，選出一個正確答案，并將其號碼填在括號內(nèi)，每小題2分，共20分）1將十進制數(shù)（3.5 ） 10轉(zhuǎn)換成二進制數(shù)是 11.11 10.11 10.01 11.102.三變量函數(shù)F A, B,C A BC的最小項表示中不含下列哪項m2m5m3m73. 一片64k&

11、#215; 8存儲容量的只讀存儲器（ROM,有64條地址線和8條數(shù)據(jù)線64條地址線和16條數(shù)據(jù)線16條地址線和8條數(shù)據(jù)線16條地址線和16條數(shù)據(jù)線4.在ADC工作過程中，包括保持a,采樣b,編碼c,量化d四個過程,他們先后順序應該是 abcd Cbadbcdabadc并聯(lián)比較型逐次逼進型5. 以下各種ADC中，轉(zhuǎn)換速度最慢的是雙積分型以上各型速度相同6. 一個時鐘占空比為1 : 4,則一個周期內(nèi)高低電平持續(xù)時間之比為7.態(tài)門輸出高阻狀態(tài)時輸出電阻為無窮大無窮小約100歐姆約10歐姆8. 通常DAC中的輸出端運算放大器作用是倒相放大積分求和9.16個觸發(fā)器構成計數(shù)器，該計數(shù)器可能的最大計數(shù)163

12、21622 1610. 一個64選1的數(shù)據(jù)選擇器有（）個選擇控制信號輸入端。1632641.2.3.4.5.6.7.&9.判斷題（20分）兩個二進制數(shù)相加，并加上來自高位的進位，稱為全加，所用的電路為全加器（ 三態(tài)門輸出為高阻時，其輸出線上電壓為高電平（）前進位加法器比串行進位加法器速度慢（/）譯碼器哪個輸出信號有效取決于譯碼器的地址輸入信號（ 五進制計數(shù)器的有效狀態(tài)為五個（）施密特觸發(fā)器的特點是電路具有兩個穩(wěn)態(tài)且每個穩(wěn)態(tài)需要相應的輸入條件維持。 當時序邏輯電路存在無效循環(huán)時該電路不能自啟動（） RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能（）D/A的含義是模數(shù)轉(zhuǎn)換（）10.構成一個7進制

13、計數(shù)器需要 3個觸發(fā)器（） 三、簡答題（每小題 5分，共10分）1.用基本公式和定理證明下列等式:ABCB ABC ABC ABC。2請寫出RS JK觸發(fā)器的狀態(tài)轉(zhuǎn)移方程，并解釋為什么有的觸發(fā)器有約束方程。四用卡諾圖化簡以下邏輯函數(shù)（每小題5分，共10分）1 . Y ABC ABDACDC D ABC ACD2 . Y CD A BABCA CD ,給定約束條件為 AB+ CD= 0五. 一個組合電路具有 使用或非門設計電路。六. 8選1數(shù)據(jù)選擇器1所示,3個輸入端A,B,C , 一個輸出端Y,其輸入和輸出波形如圖（15 分）CC4512的邏輯功能如表4.1所示。試寫出圖2所示電路輸出端 Y的

14、最簡與或形式的表達式。（10分）七. 如圖3所示電路的計數(shù)長度 N是多少？能自啟動嗎？畫出狀態(tài)轉(zhuǎn)換圖。（15 分）數(shù)字電子技術試卷（06）、數(shù)制轉(zhuǎn)換（12）1、 (10010111)2、(8C)16=(3、(127)10=(2=( ) 16=( ) 10)2=( ) 104、(110101.11)8=()16)2=( ) 165>（-1101B） 原碼=（）反碼=（）補碼二、選擇填空題（12）1）、以下的說法中，一一是正確的。a）一個邏輯函數(shù)全部最小項之和恒等于0b）一個邏輯函數(shù)全部最大項之和恒等于0C）一個邏輯函數(shù)全部最大項之積恒等于1d）一個邏輯函數(shù)全部最大項之積恒等于02）、若將一

15、個TTL異或門（輸入端為A、B）當作反相器使用，則A、B端應連接。a ） A或B有一個接1b） A或B有一個接0C） A和B并聯(lián)使用d）不能實現(xiàn)3）、已知R、S是或非門構成的基本RS觸發(fā)器的輸入端，則約束條件為一一。a ） RS = 0b） R+S=1C） RS=1d） R+S=04）、用8級觸發(fā)器可以記憶一一種不同的狀態(tài)。a ） 8b） 16C） 128d） 2565）、由3級觸發(fā)器構成的環(huán)形和扭環(huán)形計數(shù)器的計數(shù)模值依次為一一。a ） 8和8b） 6和3C） 6和8d） 3和6三、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式（12）（1）、Y ABC ABD CD ABC ACD ACD(2

16、) 、 YACD ABCD ABCD , 給定約束條件為ABCD ABCD ABCD ABCD ABCD ABCD 0四、證明下列邏輯恒等式(方法不限)(12)(1) 、(A B C)CD (B C)(ABD BC) 1(2) A (C D) BCD ACD ABCD ACD五、設計一位二進制全減器邏輯電路。（D = AB CI, A :被減數(shù)，B:減數(shù)，CI:借位輸入，D:差，另有CO:借位輸出）（16）六、分析如下時序電路的邏輯功能。FF1、FF2和FF3是三個主從結構的JK觸發(fā)器,下降沿動作，輸入端懸空時和邏輯1狀態(tài)等效。（2 0）(.'P i七、如圖所示，用 555定時器接成的

17、施密特觸發(fā)器電路中，試求：(16)(1) 當V cc=12V ,而且沒有外接控制電壓時，V+、Vt 及V值。(2) 當V cc=9V ,外接控制電壓V co=5V時，V T+、V T及V T各為多少。電子技術試卷(07)、數(shù)制轉(zhuǎn)換(12)1、(1101101)2 =()16=( ) 102、(3DBE)16=()2=( ) 103、(257)10=()2=( ) 164、(010110 00 0 111)8421 BCD =()5、(一0010 1B)原碼=()反碼=()補碼選擇填空題(12)1) 、以下的說法中，一一是正確的。a) 一個邏輯函數(shù)全部最小項之和恒等于0b) 個邏輯函數(shù)全部最大項

18、之和恒等于0C) 一個邏輯函數(shù)全部最大項之積恒等于1d) 個邏輯函數(shù)全部最大項之積恒等于02) 、已知R、S是與非門構成的基本RS觸發(fā)器的輸入端，則約束條件為。a) R+S=1b) R+S=0C)RS=Id) RS = O3) 、若JK觸發(fā)器的原狀態(tài)為0,欲在CP作用后仍保持為0狀態(tài)，則激勵函數(shù)JK的值應a )J =1, K=Ib)J = O,K=OC) J = O,K = d)J=X,K = X4) 、同步計數(shù)器是指一一的計數(shù)器。a )由同類型的觸發(fā)器構成。b) 各觸發(fā)器時鐘端連在一起，統(tǒng)一由系統(tǒng)時鐘控制。C)可用前級的輸出做后級觸發(fā)器的時鐘。d)可用后級的輸出做前級觸發(fā)器的時鐘。5) 、同

19、步四位二進制計數(shù)器的借位方程是E=Q4Q3Q2Q1 ,則可知E的周期和正脈沖寬度 為。a )16個CP周期和2個CP周期。b) 16個CP周期和1個CP周期。c) 8個CP周期和8個CP周期。d) 8個CP周期和4個CP周期。三、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式(12)(1) 、Y ABAC BC CD(2) 、Y(A,E,c,D)=( m,Vm ,m>,m,mio),給定約束條件為:nb + m+nr2 + 4 + m =O六、證明下列邏輯恒等式(方法不限)(12)(1)、(A C)(B D)(B D) AB BC(2)、ABCD ABCD ABCD ABCD AC AC

20、BD BD五、 分析下圖所示電路中當 A、E、C、D單獨一個改變狀態(tài)時是否存在競爭一冒險現(xiàn)象？如果存在，那么都發(fā)生在其它變量為何種取值的情況下？ (16)六、 分析如下時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖(20 )。Cj3-七、如圖所示，用CMOS反相器組成的施密特觸發(fā)器電路中，若R = 5OK , R 2 =1OOK , V DD =5V,V TH = VDD/2, 試求電路的輸入轉(zhuǎn)換電平V T+、V T 以及回 差電壓V TO (16)數(shù)字電子技術試卷(08)三、數(shù)制轉(zhuǎn)換(10)a ) Qn 1 TQn TQnQn 1 TQnC) Qn1TQn

21、TQnd)Qn 1TQn、用8級觸發(fā)器可以記憶一一種不同的狀態(tài)。a )8 c)128、存在約束條件的觸發(fā)器是a )基本RS觸發(fā)器C)JK觸發(fā)器、構成模值為2 5 6的二進制計數(shù)器，需要 a )2b )12 8c)8d )256判斷題：判斷下列說法是否正確，正確的打 、10 0 1個“1”連續(xù)異或的結果是1。 、已知邏輯A+B=A+C,則B=CO 、已知邏輯AB = AC ,則B = Co 、函數(shù)F連續(xù)取10 0次對偶，F(xiàn)不變。 、正“與非”門也就是負“或非”門。用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式D鎖存器D觸發(fā)器歪距一一級觸發(fā)器。(1錯誤的打“X” o (10)0)1、(1100 1)

22、2 =:()16=( )2、(8FFF)16 =()2 =( )103、(257)10 =()2 =( )164、(+1011B)原碼:=() 反碼=：()補碼5、(-1010 10B)原碼=( )反碼=()補碼選擇填空題(:t 0)10Ob)d)在CP下降沿觸發(fā)與CP無關、主從JK觸發(fā)器是. a )在CP上升沿觸發(fā)C)在CP= 1穩(wěn)態(tài)觸發(fā) 、T觸發(fā)器的特性方程是-1)2 )3)4)5)三、1)2)3)4)5)四、五、六、電路圖。(74LS138 :輸入A2、A'Ao;輸出 Y?Yo ) (15)(1)、Y AB AC BC(2)、Y CD(A B) ABC ACD ,給定約束條件為：

23、AE + CD=0證明下列邏輯恒等式(方法不限)(15)(1) 、AB B AB A B(2) 、(A B C)CD (B C)(ABD BC) 1(3) 、ABCD ABCD ABCD ABCD AC AC BD BD試畫出用3線一一8線譯碼器74LS138和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯七、 分析如下時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程, 的狀態(tài)轉(zhuǎn)換圖。（2 0）八、試敘述施密特觸發(fā)器的工作特點及主要用途。畫出電路(10)數(shù)字電子技術試卷（09）CF-1、 (1.01011111) 2 =2、(10.00) 16 =( )3、( 0.3 9)10 =(4、(+00

24、110B)原碼=（5、（一1101B） 原碼=()選擇填空題（15）四、數(shù)制轉(zhuǎn)換（10）2)反碼r4- 1(:r:2 =(!'i I »1）、同步計數(shù)器是指一一的計數(shù)器。a ）由同類型的觸發(fā)器構成。b）各觸發(fā)器時鐘端連在一起，統(tǒng)一C）可用前級的輸出做后級觸發(fā)器的IJ)1053做進位，則其周期和反碼=()1 F補碼K=t)TfIJ由卑時鐘控d）可用后級的輸出做前級觸發(fā)器的時鐘。2）、已知Q 3 Q 2 Q Q o是同步十進制計數(shù)器的J 正脈沖寬度是。a ）1 0個CP周期和1個CP周期。b）10個CP周期和2個CP周期。c）10個CP周期和4個CP周期。d）1 0個CP周期和8

25、個CP周期。3）、若四位同步二進制計數(shù)器當前的狀態(tài)是0 111,下一個輸入時鐘脈沖后，其內(nèi)容變 為。a ）0111b）0110c） 1 0 0 0d ）00114）、若四位二進制加法計數(shù)器正常工作時，由0 0 0 0狀態(tài)開始計數(shù)，則經(jīng)過4 3個輸入 計數(shù)脈沖后，計數(shù)器的狀態(tài)應是一一。a ）0011c）1101b）1011d ）10 105）、在下列功能表示方法中，不適合用于時序邏輯電路功能表示方法的是一一。a ）狀態(tài)轉(zhuǎn)換圖b）特性方程C）卡諾圖d）數(shù)理方程三、用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或形式（10)(1)、Y = ABCDABDJrACD（2）、F = ACACD-

26、AB EFB（D&S）+BCDS-B C DE+ABEF四、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式（10）(1)、Y ABC AB AD C BD(2)、Y (a,b,c) =(m0, m1, mi, mi),給定約束條件為：m+m5 + m6 + m =O(10)五、證明下列邏輯恒等式(方法不限)(1)、AB B AB A B(2)、(A C)(B D)(B D) AB BC六、試用四位并行加法器 74LS283設計一個加/減運算電路。當控制信號M=O時它將兩個輸入的四位二進制數(shù)相加，而M=I時它將兩個輸入的四位二進制數(shù)相減。允許附加必要的門電路。(74LS283:輸入變量A

27、(A3AAA)、E (B3B2BB)及CI,輸出變量S (S3S2SS)及CO) (15)七、對某同步時序電路，已知狀態(tài)表如下表所示，若電路的初始狀態(tài)Q 1Qo=OO,輸入信號波形如圖所示，試畫出Q i、Q o的波形(設觸發(fā)器響應于負跳變)(15)。01000 1/ 11 1/1011 0/ 010/01010/011/0110 1/10 0/1CPX八、在圖所示的權電阻網(wǎng)絡D/A轉(zhuǎn)換器中，若取Vref=5V ,試求當輸入數(shù)字量為d3d2d1do=O1O1時輸出電壓的大小(15)。數(shù)字電子技術試卷(10)五、數(shù)制轉(zhuǎn)換(10):1、 (3D.EE) 16 =( )2=( ) 12、 (17 )1

28、0=()2=( ) 163、 (74.3)8=()104、 (+1011E)原碼=()反碼=()補碼5、 (一1010 10E)原碼=()反碼=()補碼二、選擇填空題(10)1) 、若將一個TTL異或門(輸入端為A、E)當做反相器使用，則A、E端應一一連接。a )A或E有一個接1b)A或E有一個接OC)A和E并聯(lián)使用d)不能實現(xiàn)2) 、由10級觸發(fā)器構成的二進制計數(shù)器，其模值一一。a )10b) 2 0c) 1 0 0 0d )10243) 、已知Q 3Q2Q1Q0是同步十進制計數(shù)器的觸發(fā)器輸出，若以Q3做進位，則其周期和正脈沖寬度是。a）l O個CP周期和1個CP周期。b）10個CP周期和2

29、個CP周期。c）1O個CP周期和4個CP周期。d）1 O個CP周期和8個CP周期。4）、在下列功能表示方法中，不適合用于時序邏輯電路功能表示方法的是一一。a ）狀態(tài)轉(zhuǎn)換圖b）特性方程C）卡諾圖d）數(shù)理方程5）、用反饋復位法來改變8位二進制加法計數(shù)器的模值，可以實現(xiàn)一一模值范圍的計數(shù)器。a）1s5b）1si6c）ls32d）1s256三、用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或形式（10）（）、Y =旅刃CD七+丑。刃+占）（2）、Y = AC（CDAB）BC（S十衛(wèi)四、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式（10）（1）、Y AB BC A B ABC（2）、y（a,e,

30、c,d）=（ m2 , m , mi/, mt, nm, nm）,給定約束條件為： m> + m + mu + n5 = 0五、證明下列邏輯恒等式（方法不限）（10）（1 ）、AB B AB A B（2） A （C D） BCD ACD ABCD ACD六、分析下圖所示電路中當 A、E、C、D單獨一個改變狀態(tài)時是否存在競爭一冒險現(xiàn)象？如果存在，那么都發(fā)生在其它變量為何種取值的情況下？ （15）七、試分析下圖所示時序電路，畫出其狀態(tài)表和狀態(tài)圖。設電路的初始狀態(tài)為0, 畫出在圖示波形圖作用下，Q和Z的波形圖（2 0）。八、比較并聯(lián)比較型 A/D轉(zhuǎn)換器、逐次漸近型 A/D轉(zhuǎn)換器和雙積分型 A/

31、D轉(zhuǎn)換器的優(yōu)缺點，指出它們各適于哪些情況下采用（15）。數(shù)字電子技術試卷（11）一、選擇（20分）1、一個四輸入端與非門，使其輸出為0的輸入變量取值組合有種。A. 15B. 7C. 3D. 12、 對于JK觸發(fā)器，若J=K,則可完成觸發(fā)器的邏輯功能。A. RSB. DC. TD. T /3、 為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為 D觸發(fā)器，應使 。A. J = D, K=D B. K=D, J = DC. J=K=DD. J=K= D4、 多諧振蕩器可產(chǎn)生。A.正弦波B.矩形脈沖C.三角波D.鋸齒波5、 石英晶體多諧振蕩器的突出優(yōu)點是 。A.速度高B.電路簡單C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭6、把一個

32、五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到 進制計數(shù)器。A. 4B. 5C. 9D. 207、N個觸發(fā)器可以構成最大計數(shù)長度(進制數(shù))為的計數(shù)器。2NA. NB. 2NC. N2D. 28、 同步時序電路和異步時序電路比較，其差異在于后者。A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關9、 五個D觸發(fā)器構成環(huán)形計數(shù)器，其計數(shù)長度為。A. 5B. 1 0C. 25D. 3210、 一位8421BCD碼計數(shù)器至少需要個觸發(fā)器。A. 3B. 4C. 5D. 1 0二、填空題(20分)1、邏輯函數(shù)F=A+B+C D的反函數(shù)F=。2、邏輯函數(shù)F=A ( B+O 1的對偶函

33、數(shù)是。3、 已知函數(shù)的對偶式為 AB+CD BC,則它的原函數(shù)為。4、 時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為 時序電路和時序電路。5、如下圖題2-5a和圖題2-5b所示的電路，寫出對應的邏輯關系表達式Y1 =圖題2-5a圖題2-5b,Y2=6、完成數(shù)制轉(zhuǎn)換(11011.110 ) 2=()10 =()16(29) 10:=()2 =()16三、(12分)用卡諾圖法化簡下列函數(shù)為最簡與或式，并用與非門實現(xiàn)電路(1) F1(AB,C,D)=m(2, 3,6, 7,8, 10, 12, 14)(2) F2(AB,C,D)=AB ACBCABC ABCD四、(15分)試畫出用3線-8線譯碼

34、器74LS138和必要的門電路產(chǎn)生如下多輸出邏輯函數(shù) 的邏輯圖丫1AC丫2 ABC ABC BC 74LS138Y3 BC ABC功能表如表題4, 74LS138邏輯電路圖如圖題 4SlA2A1AOO111111111111111111OOOOO11111111OOO11O1111111OO1O11O111111OO11111O11111O1OO1111O1111O1O111111O111O11O111111O11O1111111111O表題4（13分）施密特觸發(fā)器 CT1014組成!題4 5a所示電路，圖題 5b為CT1014的電壓傳輸 特性曲線，試定性畫出 Va和Vo處的波形。五、II11

35、RoCGND換圖題時序圖。說明電路能否自啟六、20 分）分析圖題 動。6所示電路的功能，畫出電路的轉(zhuǎn)CP圖題數(shù)字電子技術試卷（12）、選擇題（20分）1. 一個四輸入端與非門，使其輸出為O的輸入變量取值組合有種A. 1 5, B. 7C.3D. 12.已知(111 ) X =:(1057)1 0 ,貝U X=。A.4B. 8C. 16D. 323.當邏輯函數(shù)有n個變量時，共有個變量取值組合？A.nB. 2nC.2 nD. 2n4.在何種輸入情況下，“與非”運算的結果是邏輯O。A.全部輸入是OB.任一輸入是0C.僅-一輸入是0D.全部輸入是15.一個觸發(fā)器可記錄一位二進制代碼，它有個穩(wěn)態(tài)。A.O

36、B. 1C. 2D. 3E. 46 .存儲8位二進制信息要個觸發(fā)器。A.2B. 3C. 4D. 87 .對于D觸發(fā)器，欲使Qn+ 1 =Qn ,應使輸入D=。A.OB. 1C. QD. Q8 .下列觸發(fā)器中,沒有約束條件的是。A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器9 .若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為 位。A. 5B. 6C. 1 0D. 5 010.欲設計0 ,1 , 2 , 3 , 4 ,5 , 6,7這幾個數(shù)的計數(shù)器，如果設計合理，采用同步二進制計數(shù)器，最少應使用級觸發(fā)器。A. 2B. 3C. 4D. 8二、填空題（20分）,1 .

37、 一個基本RS觸發(fā)器在正常工作時，它的約束條件是R+ S = I ,則它 不允許輸入S= 且R= 的信號。2. 數(shù)字電路按照是否有記憶功能通常可分為兩 類：、。3 時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為時序電路和時序電路。4. 描述同步時序電路有三組方程，指的是 、和5. 寫出圖2-5所示函數(shù)Y1和Y2的邏輯表達式。設電路元件參數(shù)的選取滿足邏輯要求。÷VCCj÷VCCY2RCRbYIGNDGND圖題2-5Yl =Y2=6、完成數(shù)制轉(zhuǎn)換(78.8)16=()10( 76543.21)8=()162=()10=()16三、(10分)用卡諾圖法將邏輯函數(shù)化為最簡與或式。

38、(1)Y1(ABCD=m(0，1，2，3，4，6，8，9，10，11，14)(2)Y2=ABCABD CD ABC ACDACD四、(15分)試利用3線-8線譯碼器74LS138設計一個多輸出的組合邏輯電路。輯函數(shù)式為1)Z仁ACABC ABC2)Z2= BCABC Z3)Z3=ABABC4)Z4= ABCBC ABC輸出的邏74LS138功能表如表題 4, 74LS138邏輯電路圖如圖題 4表題S1叭4A2A1A0011111111111111111100000111111110001101111111001011011111100111110111110100111101111010111

39、11101110110111111011011111111110五、（15分）圖5 （a）是5G555內(nèi)部原圖理框圖，圖 5 （ b）為它的符號，圖中 TR為低觸發(fā)端，TH為高觸發(fā)端，R為清零端，C-V為控制電壓端，DIS為放電端，OUT為輸出端。1） 試討論R=1, C-V經(jīng)0.01UF電容接地時，TH和TR兩端輸入不同電壓，5G555的OUT的輸出情況，即劃出 5G555的功能表2）圖5（C）中，若VCC=+5V則電路的Vt+，Vt-，?V各為多少伏？3） 畫出圖5（C）電路的電壓傳輸特性曲線Vo=f （Vi）。若在Vi端加三角波,峰-峰值為+5V -5V ,定性劃出 Vo的波形。六、（2

40、0分）J-KFF觸發(fā)器構成的計數(shù)器電路如圖題6所示。分析電路功能，說明電路是幾進制計數(shù)器，能否自啟動。畫出其狀態(tài)轉(zhuǎn)換圖。數(shù)字電子技術試卷（6 1）參考答案一填空1. 1111011 , 7B2. 8613. 與，或，非4. 0，1 ,高阻5. 真值表，邏輯圖，邏輯表達式，卡諾圖，波形圖（時序圖）6. 波形的整形7. 20 伏& 并行A/D,串并行A/D,逐次比較A/D,雙積分A/D （寫出三種）二判斷題1.×2.3.×4.5.三.化簡邏輯函數(shù)1. Y AB D2. Y A BD四.YABC, CIAB（A B）C ,全加器，Y為和，G為進位。五.Qn1 Q AQ,

41、Qn1 A六. 采用D觸發(fā)器，D2Q2Q1,D1Q3Q2, DoQ3Q2Q1電路圖略。將非工作狀態(tài)101, 110, 111帶入方程得次態(tài)，101 001, 110 101 001 ,111 001 ,電路可以自啟動。七. f =65Hz數(shù)字電子技術（2）參考答案一. 填空題（16）1. 100011.110 , 23.C2. 0, 13. 當前輸入，原狀態(tài)4. 0, 1 ,高阻；任何時候，只能有1個三態(tài)門被選通。5. 有兩個穩(wěn)態(tài)，在觸發(fā)信號作用下狀態(tài)可相互轉(zhuǎn)變，有記憶功能6. 延時7. 5.5v8. 13二判斷題（10）1. 2. ×3. ×4. 5. 三. 化簡題（14

42、）四.(15) Y ABACD五.(15)n 1Q 1AB ,Qn 12AQ BQ六.(15)驅(qū)動方程:J1XQ2,K1 1 , J2 X Q1)K2 1邏輯功能:X=0 時，冋步三進制計數(shù)器；X= 1時，冋步三進制減法計數(shù)器。該電路為同步三進制可逆計數(shù)器，并且能自啟動。七. (15)數(shù)字電子答案3一.填空題（16）1.72.16, 6 q3.狀態(tài)轉(zhuǎn)換表，狀態(tài)轉(zhuǎn)換圖，特性方程4.05.256 × 4bit6.5.275 伏7.轉(zhuǎn)換精度，轉(zhuǎn)換速度二. 回答問題（10）1. 不正確。當 X=O時，Y乙等式成立。2. 五進制計數(shù)器，10000/5 = 2KHz三. 化簡函數(shù)（14）1. A

43、+C四. （15） Y1ABC ABC ABC ABC五. （15）1表示正常工作，0表示出故障；設用 R,Y,G表示紅，黃，綠燈：1表示燈亮，0 表示燈火。六.(15)驅(qū)動方程：J1 I) K1 Q1, D2 Q1 ;狀態(tài)方程：Qin 1 Qi , Q2 Qi輸出方程：Y Q1Q2七.數(shù)字電子試卷答案 4一. 填空題（16）1. 11.102. AB3. Qn 1 D , D TQn TQn4. 65. 1伏6. 16, 87. 1.1RC&轉(zhuǎn)換速度，轉(zhuǎn)換精度二. 回答問題（10）1. 不正確。當X=O時，Y乙等式仍然成立。2. 正確。只有 X=Y=O或 X=Y=1時，等式 X+Y=

44、XY才成立。三化簡函數(shù)1. ABC2. BD AB四. Y A B C功能：全減器，A為被減數(shù)，B為減數(shù)，C為低位的借位；YI位本位差，Y2為向高位的借位。五. Qn 11 AB , Qn 12 AQ BQ六. M=3,使用2個D觸發(fā)器D 2 Q2Q1 , D1 Q2電路自啟動檢查：設 Q2Q1 = 00,代入方程求次態(tài)為 10,該電路能自啟動。七. f =65Hz數(shù)字電子技術試卷答案5一、選擇題（從每小題的四個備選答案中，選出一個正確答案，并將其號碼填在括號內(nèi)，每小題2分，共20分）1.2345678910.二. 判斷題（20分）1. ( × ) 2. ( × ) 3.

45、( × ) 4. ( ) 5. ( ) 6. ( ) 7. ( ) 8. ( × )9. ( × ) 10.( )三簡答（10分）1.答：RS觸發(fā)器：Qn 1 S RQn 且 RS 0JK觸發(fā)器：Qn 1 JQn KQn其中RS觸發(fā)器有約束方程，因為 RS觸發(fā)器有不允許的輸入條件。2.證：右=ABC BC（A A） B（AC C） B（A C）左=AB BC B（A C）=右， 證畢！四用卡諾圖化簡（10分） YAD Y B AD AC五.（15分）根據(jù)圖1,可列出Y得真值表A B CY0 0 000 0 100 1 000 1 111 0 001 0 111 1

46、 011 1 11由真值表可得Y得卡諾圖，化簡得六. （10分）解：根據(jù)數(shù)據(jù)選擇器的工作原理，由圖可得：七. （15分）解：電路狀態(tài)方程為： 狀態(tài)圖如下：可見N=5,能自啟動。刃數(shù)字電子技術試卷參考答案（06）六、數(shù)制轉(zhuǎn)換（12）答案：1、 (10010111)2=(97)16=(151) 102、 (8C)16 =(10 0 0 1 1 0 0 )2=(140) 103、(127)10 =(1111111)2 =(7F) 164、（11010 1.11)8=(35.C)165、 （一1101B)原碼=(10010）反碼=（10011)補碼、選擇填空題（12)答案：1）d2)a3)a4)d 5

47、)d三、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式（12）答案:(1)、YAD(2)、Y AD ACD ABD七、證明下列邏輯恒等式（方法不限）（12）答案：用公式法或卡諾圖法以及其他方法均可。八、設計一位二進制全減器邏輯電路。（16）答案：,畫出邏輯電路圖。列出真值表，得邏輯表達式（并化簡）上式CO可化簡： CO ACI AB BCI據(jù)上式用邏輯電路實現(xiàn)。六、分析如下時序電路的邏輯功能。（2 0）答案：1）據(jù)邏輯圖寫出電路的驅(qū)動方程: 求出狀態(tài)方程：3)寫出輸出方程：Y=Q2 ?Q3列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時序圖:4 )Y端的輸出就是進所以,這是一個七進制記數(shù)器,QQQ：/Y時鐘脈沖作

48、用后輸出端Y輸出一個脈沖，位。七、如圖所示，用 555定時器接成的施密特觸發(fā)器電路中，試求：（1解：（1）V + = （2/3） V CC =8V,V T- = （1/3） VCC =4V,V （2）V + = V co =5V,V T- = V co/ 2 = 2.5V,6)T= ( 1 /3) V CC = 4VV T=V CO/ 2 = 2.5數(shù)字電子技術試卷參考答案(07)10、數(shù)制轉(zhuǎn)換（12）答案：1、（1101101）2 =（6D） 16=（109）2=(61.742187)2(3D.EE) 6=(111101.10111110)3、(25.7)10= (1100 1.10 11)2 =(19.B)164、(010 110 00 0