計(jì)算機(jī)組成原理

1、計(jì)算機(jī)組成原理課程復(fù)習(xí)資料一、單項(xiàng)選擇題：1.目前的計(jì)算機(jī)中，代碼形式是 A.指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放B.指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放C.指令和數(shù)據(jù)都以二進(jìn)制形式存放 D.指令和數(shù)據(jù)都以十進(jìn)制形式存放2.完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括 A.運(yùn)算器、存儲(chǔ)器、控制器 B.外部設(shè)備和主機(jī)C.主機(jī)和應(yīng)用程序 D.配套的硬件設(shè)備和軟件系統(tǒng)3.下列數(shù)中最小的數(shù)是 A（101001）2 B（52）8 C（2B）16 D（44）104.磁盤存儲(chǔ)器的等待時(shí)間通常是指 A.磁盤旋轉(zhuǎn)半周所需的時(shí)間 B.磁盤轉(zhuǎn)2/3周所需時(shí)間 C.磁盤轉(zhuǎn)1/3周所需時(shí)間 D.磁盤轉(zhuǎn)一周所需時(shí)間5.CPU 包含

2、 A.運(yùn)算器 B.控制器 C.運(yùn)算器、控制器和主存儲(chǔ)器 D.運(yùn)算器、控制器和cache6.CPU 的控制總線提供 A.數(shù)據(jù)信號(hào)流 B.所有存儲(chǔ)器和I/O設(shè)備的時(shí)序信號(hào)及控制信號(hào)C.來自I/O設(shè)備和存儲(chǔ)器的響應(yīng)信號(hào) D.B和C兩項(xiàng)7.目前的計(jì)算機(jī)中，代碼形式是 A.指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放B.指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放C.指令和數(shù)據(jù)都以二進(jìn)制形式存放 D.指令和數(shù)據(jù)都以十進(jìn)制形式存放8.定點(diǎn)運(yùn)算器用來進(jìn)行 A.十進(jìn)制數(shù)加法運(yùn)算 B.定點(diǎn)數(shù)運(yùn)算C.浮點(diǎn)數(shù)運(yùn)算 D.即進(jìn)行定點(diǎn)數(shù)運(yùn)算也進(jìn)行浮點(diǎn)數(shù)運(yùn)算9.Pentium 微型計(jì)算機(jī)中乘除法部件位于下列（ ）中。 A. C

3、PU B.接口 C.控制器 D.專用芯片10.（ ）表示法主要用于表示浮點(diǎn)數(shù)中的階碼。 A.原碼 B.補(bǔ)碼 C.反碼 D.移碼11.由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長，因此機(jī)器周期通常用（ ）來規(guī)定 A.主存中讀取一個(gè)指令字的最短時(shí)間 B.主存中讀取一個(gè)數(shù)據(jù)字的最長時(shí)間C.主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間 D.主存中取一個(gè)數(shù)據(jù)字的平均時(shí)間12.下面敘述的概念中（ ）是正確的 A.總線一定要和接口相連 B.接口一定要和總線相連C.通道可以代替接口 D.總線始終由CPU控制和管理13.郵局把信件進(jìn)行自動(dòng)分揀，使用的計(jì)算機(jī)技術(shù)是 A.機(jī)器翻譯 B.自然語言理解 C.機(jī)器證

4、明 D.模式識(shí)別14.下列數(shù)中最大數(shù)為 A. （101001）2 B.（52）8 C.（13）16 D.（101001）BCD15.同步控制是 A.由統(tǒng)一時(shí)序信號(hào)控制的方式 B.所有指令執(zhí)行時(shí)間都相同的方式C.只適用于CPU控制的方式 D.只適用于外圍設(shè)備控制的方式16.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè) A.指令周期 B.數(shù)據(jù)周期 C.存儲(chǔ)周期 D.總線周期17.馮.諾依曼機(jī)工作方式的基本特點(diǎn)是 A.多指令流單數(shù)據(jù)流 B.按地址訪問并順序執(zhí)行指令C.堆棧操作 D.存儲(chǔ)器按內(nèi)容選擇地址18.某機(jī)字長32位。其中1位符號(hào)位，31 位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大正整數(shù)為 A.

5、+(231-1) B.+(230-1) C.+(231+1) D.+(230+1)19.某SRAM 芯片，其存儲(chǔ)容量為64K×16 位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 A.64，16 B.16，64 C.64，8 D.16，1620.下列有關(guān)運(yùn)算器的描述中正確的是 A.只作算術(shù)運(yùn)算，不作邏輯運(yùn)算 B.只作加法C.能暫時(shí)存放運(yùn)算結(jié)果 D.以上答案都不對(duì)21.兩個(gè)n位數(shù)(包括1位符號(hào)位)相乘，乘積一般為2n-2位。一個(gè)采用原碼一位乘法實(shí)現(xiàn)這兩個(gè)數(shù)相乘的運(yùn)算器，其加法器的位數(shù)一般為 A.2n 位 B.2n-2 位 C.n 位 D.n+2位22.一條指令從主存取出到執(zhí)行完成所需的CPU周期至少

6、 A.一個(gè) B.二個(gè) C.三個(gè) D.四個(gè)23.DMA 數(shù)據(jù)傳送控制的周期挪用方式主要適用的情況是 A.I/O 設(shè)備周期大于內(nèi)存存儲(chǔ)周期 B.I/O設(shè)備周期小于內(nèi)存存儲(chǔ)周期 C.CPU 工作周期比內(nèi)存存儲(chǔ)周期長得多 D.CPU工作周期比內(nèi)存存儲(chǔ)周期小很多24.地址是內(nèi)存儲(chǔ)器各存儲(chǔ)單元的編號(hào)，現(xiàn)有一個(gè)32KB的存儲(chǔ)器，用十六進(jìn)制表示編它的地址碼，則地址碼應(yīng)從0000H到（ ）H。 A. 32767 B. 8000 C. 7FFF D. 8EEE25.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用 A.通用寄存器 B.堆棧 C.存儲(chǔ)器 D.外存26.磁盤驅(qū)動(dòng)器向盤片磁層記錄時(shí)采用（ ）方式寫入

7、。 A.并行 B.串行 C.并串行 D.串并行27.程序控制類指令的功能是 A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B.進(jìn)行主存于CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送 D.改變程序執(zhí)行的順序28.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（ ）來實(shí)現(xiàn)。 A.原碼運(yùn)算的二進(jìn)制減法器 B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器29.指令周期是指 A.CPU 從主存取出一條指令的時(shí)間 B.CPU執(zhí)行一條指令的時(shí)間C.CPU 從主存取出一條指令加上執(zhí)行這條指令的時(shí)間 D.時(shí)鐘周期時(shí)間30.下述I/O控制方式中，（ ）主要由程序?qū)崿F(xiàn)。 A.PPU（外圍處理機(jī)

8、） B.中斷方式 C.DMA 方式 D.通道方式二、填空題：1.CPU能直接訪問_和_，但不能直接訪問磁盤和光盤。2.中斷處理過程可以嵌套進(jìn)行，_的設(shè)備可以中斷_的中斷服務(wù)程序。3.在鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求三種總線控制判優(yōu)方式中，響應(yīng)時(shí)間最快的是_方式；對(duì)電路故障最敏感的是_方式。4.一個(gè)定點(diǎn)數(shù)由_和數(shù)值位兩部分組成。根據(jù)小數(shù)點(diǎn)的位置不同，定點(diǎn)數(shù)有_和純整數(shù)兩種表示方法。5.DMA技術(shù)的出現(xiàn)使得外圍設(shè)備可以通過_直接訪問_，與此同時(shí)，CPU可以繼續(xù)執(zhí)行程序。6.在計(jì)算機(jī)系統(tǒng)中根據(jù)總線所傳輸?shù)男畔?nèi)容的不同，總線可分為_、_和_。任何類型計(jì)算機(jī)的總線都包含有這三種總線。7.若浮點(diǎn)數(shù)格

9、式中階碼的基已經(jīng)確定，且尾數(shù)采用規(guī)格化表示法，則浮點(diǎn)數(shù)的表數(shù)范圍由_決定，而精度取決于_。8.計(jì)算機(jī)的主機(jī)是由_、_和控制器等部件組成。9.八位二進(jìn)制補(bǔ)碼所能表示的十進(jìn)制整數(shù)范圍是_至+127，前者的二進(jìn)制補(bǔ)碼表示為10000000，后者的二進(jìn)制補(bǔ)碼表示為_。10.計(jì)算機(jī)軟件一般分為兩大類：一類叫_，另一類叫_。操作系統(tǒng)屬于_類。11.一位十進(jìn)制數(shù)，用BCD碼表示需要_位二進(jìn)制碼，用ASC碼表示需要_位二進(jìn)制碼。12.在計(jì)算機(jī)中，將_和控制器合在一起稱為CPU，而將CPU和_合在一起稱為主機(jī)。13.計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件、軟件組成的多級(jí)層次結(jié)構(gòu)。它通常由微程序級(jí)、_、_、匯編語言級(jí)、高級(jí)語言級(jí)

10、組成。14.在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外圍設(shè)備的管理，除了程序查詢方式、程序中斷方式外，還有_方式、_方式和、外圍處理機(jī)方式。15.指令字長度分為_、_、雙字長三種形式。16.通道是一個(gè)特殊功能的_，它有自己的_專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。17.在機(jī)器碼_和_中，零的表示形式唯一。18.對(duì)存儲(chǔ)器的要求是_，_，_，為了解決這三個(gè)方面的矛盾。計(jì)算機(jī)采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)。19.指令寄存器的作用是_。20.在主存和CPU之間增加cache存儲(chǔ)器的目的是_。21.虛擬存儲(chǔ)器指的是_層次，它給用戶提供了一個(gè)比實(shí)際_空間大的多虛擬地址空間。22.移碼表示法主要用于表示浮點(diǎn)數(shù)的_碼，以利于比較兩個(gè)指數(shù)的

11、大小和進(jìn)行_操作。23.廣泛使用的SRAM和DRAM都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器，它們共同的缺點(diǎn)是_。24.多個(gè)用戶共享主存時(shí)，系統(tǒng)應(yīng)提供存儲(chǔ)保護(hù)。通常采用的方法是_保護(hù)和_保護(hù)，并用硬件來實(shí)現(xiàn)。25.形成指令尋址的方式，稱為指令尋址方式，有順序?qū)ぶ泛蚠尋址兩種，使用_來跟蹤。26.當(dāng)采用_對(duì)設(shè)備進(jìn)行編址情況下，不需要專門的I/O指令組。27.指令字長度有_、_和雙字長三種形式。28.計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用_傳送、_ 傳送和復(fù)用傳送。29.微程序設(shè)計(jì)技術(shù)是利用_方法設(shè)計(jì)_的一門技術(shù)。30.中斷處理需要有中斷優(yōu)先級(jí)仲裁、中斷_產(chǎn)生，中斷控制邏輯等硬件支持。三、名

12、詞解釋：1.計(jì)算機(jī)硬件 2.指令的編碼格式 3.刷新 4.CPU周期5.微程序 6.存儲(chǔ)密度 7.存取時(shí)間 8.水平型微指令9.存儲(chǔ)設(shè)備數(shù)據(jù)傳輸率 10.計(jì)算機(jī)軟件 11.指令系統(tǒng) 12.數(shù)據(jù)通路13.垂直型微指令 14.接口 15.微指令格式 16.同步通信17.外圍設(shè)備 18.計(jì)算機(jī)指令 19.異步通信 20.指令的執(zhí)行方式21.指令周期 22.時(shí)鐘周期 23.存儲(chǔ)周期 24.微命令25.微操作 26.微周期 27.相容性微操作 28.正邏輯29.微地址的形成方法四、簡答題：1.在計(jì)算機(jī)中，CPU管理輸入輸出設(shè)備有幾種方式？各有何特點(diǎn)？2.DRAM存儲(chǔ)器采用何種方式刷新？有哪幾種常用的刷新

13、方式？3.指令和數(shù)據(jù)都以二進(jìn)制代碼存放在內(nèi)存中，CPU如何區(qū)分它們是指令還是數(shù)據(jù)？4.CPU響應(yīng)中斷應(yīng)具備哪些條件？5.計(jì)算機(jī)中為什么采用二進(jìn)制數(shù)碼？ 6.主存儲(chǔ)器的性能指標(biāo)主要有哪些？含義是什么？7.將十進(jìn)制數(shù) -0.276 和 47化成二進(jìn)制數(shù)，再寫出各自的原碼、補(bǔ)碼、反碼表示（符號(hào)位和數(shù)值位共8 位）。 二進(jìn)制數(shù) 原碼 補(bǔ)碼 反碼- 0.276：47：8.CPU中的主要寄存器有哪些？各自有何作用？9.請(qǐng)說明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。10.已知x和y，用變形補(bǔ)碼計(jì)算x-y，同時(shí)指出運(yùn)算結(jié)果是否溢出。 x=+0.11011 y=-0.11111 x=+0.10111 y=+0.

14、1101111.CPU結(jié)構(gòu)如圖所示，其中一個(gè)累加寄存器AC，一個(gè)狀態(tài)條件寄存器和其它四個(gè)寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1）標(biāo)明圖中四個(gè)寄存器的名稱。（2） 簡述指令從主存取到控制器的數(shù)據(jù)通路。12.說明計(jì)數(shù)器定時(shí)查詢工作原理。五、計(jì)算說明題：1.用補(bǔ)碼運(yùn)算方法計(jì)算X+Y=？并判斷結(jié)果是否溢出（采用雙符號(hào)位）。 X= 0.1011 Y= 0.1100 X= - 0.1011 Y= 0.10012.現(xiàn)有如下存儲(chǔ)器芯片是：4K×4的芯片4片，8K×8的芯片3片，要求擴(kuò)展為一個(gè)32K×8位的存儲(chǔ)器，畫出該存儲(chǔ)器的組成邏輯框圖。3.設(shè)X=-1

15、101，Y=-0101，用補(bǔ)碼的兩位乘法求Z=X*Y。4.某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache、主存和用于虛擬存儲(chǔ)的磁盤組成。CPU總是從Cache中獲取數(shù)據(jù)。若訪問的字在Cache中，則存取它只需20ns，將所訪問的字從主存裝入Cache需要60 ns ，而將它從磁盤裝入主存需要1200us。假設(shè)Cache的命中率為0.9，主存的命中率為0.6，計(jì)算該系統(tǒng)訪問一個(gè)字的平均存取時(shí)間。5.不同進(jìn)制之間數(shù)據(jù)的轉(zhuǎn)換計(jì)算。(15.34)8 轉(zhuǎn)換為對(duì)應(yīng)的二進(jìn)制數(shù)、十六進(jìn)制數(shù)和十進(jìn)制數(shù)；二進(jìn)制數(shù)10011100和0.01011轉(zhuǎn)換為十進(jìn)制數(shù)。6.要求用128K×16位的SRAM芯片設(shè)計(jì)512K

16、5;16位的存儲(chǔ)器，SRAM芯片有兩個(gè)控制端：當(dāng) CS 有效時(shí)該片選中。當(dāng)W/R=1時(shí)執(zhí)行讀操作，當(dāng)W/R=0時(shí)執(zhí)行寫操作。用64K×16位的EPROM芯片組成128K×16位的只讀存儲(chǔ)器。試問：（1）數(shù)據(jù)寄存器多少位？（2）地址寄存器多少位？（3）共需多少片EPROM?（2）畫出此存儲(chǔ)器組成框圖。7.設(shè)有一個(gè)具有20位地址和32位字長的存儲(chǔ)器。問：（1）該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？（2）如果用512k×8位的SRAM組成，需多少片？（3）需要多少位地址作芯片選擇？8.一個(gè)磁盤存儲(chǔ)器共有6個(gè)盤片（12個(gè)存儲(chǔ)面），每個(gè)面有4096個(gè)磁道，每個(gè)磁道256個(gè)扇區(qū)，每

17、個(gè)扇區(qū)512個(gè)字節(jié)，磁盤轉(zhuǎn)速為每分鐘7200轉(zhuǎn)，定位時(shí)間（尋道時(shí)間）為8ms。求：（1）該磁盤存儲(chǔ)器的存儲(chǔ)容量；（2）磁盤存儲(chǔ)器的尋址時(shí)間（包括定位時(shí)間和等待時(shí)間）；（3）在尋址完成后，磁盤存儲(chǔ)器的有效數(shù)據(jù)傳輸率。9.某雙面磁盤，每面有220道，內(nèi)層磁道周長為70cm，內(nèi)層位密度400位/cm，轉(zhuǎn)速3000轉(zhuǎn)/分。請(qǐng)計(jì)算：（1）磁盤存儲(chǔ)容量是多少？（2）數(shù)據(jù)傳輸率是多少？10.已知X=+1011，Y=+1101，用補(bǔ)碼加減交替除法求X÷Y。11.設(shè)機(jī)器字長為16位，定點(diǎn)表示時(shí)，尾數(shù)15位，階符1位。問：（1）定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？（2）定點(diǎn)原碼小數(shù)表示時(shí)

18、，最大正數(shù)為多少？最小負(fù)數(shù)為多少？ 12.用16k×8位的SRAM芯片構(gòu)成64K×16位的存儲(chǔ)器，要求畫出該存儲(chǔ)器的組成邏輯框圖。13計(jì)算機(jī)組成原理課程復(fù)習(xí)參考答案一、單項(xiàng)選擇題：1.C 2.D 3.A 4.A 5.D 6.D 7.C 8.B 9.A 10.D 11.A 12.B 13.D14.B 15.A 16.C 17.B 18.A 19.D 20.D 21.C 22.B 23.A 24.C 25.B 26.B27.C 28.D 29.C 30.B二、填空題：1.主存儲(chǔ)器 高速緩存（cache） 2.優(yōu)先級(jí)高 優(yōu)先級(jí)低 3.獨(dú)立請(qǐng)求 鏈?zhǔn)讲樵?.符號(hào)位 純小數(shù) 5.DM

19、A控制器 內(nèi)存6.地址總線 數(shù)據(jù)總線 控制總線 7.階碼 尾數(shù) 8.運(yùn)算器 主存儲(chǔ)器9.-128 01111111 10.系統(tǒng)軟件 應(yīng)用軟件 系統(tǒng)軟件11.4 7 12.運(yùn)算器 存儲(chǔ)器 13.一般機(jī)器級(jí) 操作系統(tǒng)級(jí)14.DMA 通道 15.單字長 半字長 16.處理器 指令和程序17.補(bǔ)碼 移碼 18.速度 容量 價(jià)格 19.保存當(dāng)前正在執(zhí)行的指令20.解決CPU與內(nèi)存之間的速度匹配問題 21.主存-外存 主存 22.階 對(duì)階23.斷電后不能保存信息 24.存儲(chǔ)區(qū)域 訪問方式 25.跳躍 程序計(jì)數(shù)器26.統(tǒng)一編址法 27.單字長 半字長 28.并行 串行29.軟件 操作控制器 30.向量三、名

20、詞解釋：1.計(jì)算機(jī)硬件：是指組成一臺(tái)計(jì)算機(jī)的各種物理裝置,它們是由各種實(shí)實(shí)在在的器件組成的,是計(jì)算機(jī)進(jìn)行工作的物質(zhì)基礎(chǔ)。計(jì)算機(jī)的硬件由輸入設(shè)備、輸出設(shè)備、運(yùn)算器、存儲(chǔ)器和控制器五部分組成。2.指令的編碼格式：是指令中操作碼的長度是否可以變化而形成指令的方式。指令操作碼通常有兩種編碼格式： 固定格式和可變格式。3.刷新：DRAM的存儲(chǔ)單元是以電容中的電荷存儲(chǔ)信息，它處于靜態(tài)時(shí)，電容中的信息將因電荷泄漏而逐漸消失。為了保持存儲(chǔ)信息的不變，必須反復(fù)對(duì)存儲(chǔ)單元進(jìn)行充電，以恢復(fù)原來的內(nèi)容，這個(gè)過程稱為刷新。常用的刷新方法有集中式、分散式和異步式三種。4.CPU周期：也叫機(jī)器周期。是指CPU訪問一次主存或

21、輸入輸出端口所需要的時(shí)間。一個(gè)CPU周期由若干個(gè)時(shí)鐘周期組成。5.微程序：微指令的有序集合稱為微程序，一般一條機(jī)器指令的功能由對(duì)應(yīng)的一段微程序來實(shí)現(xiàn)。6.存儲(chǔ)密度：是指單位長度或單位面積上能存儲(chǔ)的二進(jìn)制信息量。7.存取時(shí)間：又稱存儲(chǔ)器訪問時(shí)間，是指啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的時(shí)間。具體地說，存取時(shí)間從存儲(chǔ)器收到有效地址開始，經(jīng)過譯碼、驅(qū)動(dòng)，直到將被訪問的存儲(chǔ)單元的內(nèi)容讀出或?qū)懭霝橹埂?.水平型微指令：一次能定義并執(zhí)行多個(gè)操作微命令的微指令，稱為水平型微指令。水平型微指令由控制字段、判別測(cè)試字段和下地址字段三部分組成。9.存儲(chǔ)設(shè)備數(shù)據(jù)傳輸率：存儲(chǔ)設(shè)備在單位時(shí)間內(nèi)向主機(jī)傳送數(shù)據(jù)的二進(jìn)制位數(shù)

22、或字節(jié)數(shù)稱為數(shù)據(jù)傳輸率。數(shù)據(jù)傳輸率（Dr）與存儲(chǔ)設(shè)備的構(gòu)造及主機(jī)接口邏輯有著密切的關(guān)系，與記錄密度D和記錄介質(zhì)的運(yùn)動(dòng)速度V成正比。10.計(jì)算機(jī)軟件：是指在計(jì)算機(jī)硬件上運(yùn)行的各種程序以及有關(guān)的文檔資料，例如操作系統(tǒng)、匯編程序、編譯程序、診斷程序、數(shù)據(jù)庫管理系統(tǒng)、專用軟件包、各種維護(hù)使用手冊(cè)、程序流程圖和說明等。軟件分為系統(tǒng)軟件和應(yīng)用軟件兩大類。11.指令系統(tǒng)：是指一臺(tái)計(jì)算機(jī)上全部指令的集合，也稱計(jì)算機(jī)的指令集。指令系統(tǒng)包括指令格式、尋址方式和數(shù)據(jù)形式。一臺(tái)計(jì)算機(jī)的指令系統(tǒng)反映了該計(jì)算機(jī)的全部功能。12.數(shù)據(jù)通路：CPU完成某一特定的功能時(shí)，相關(guān)信息要在各寄存器之間流動(dòng)，各寄存器之間因此次信息流動(dòng)

23、而形成的通路稱為數(shù)據(jù)通路。13.垂直型微指令：微指令中設(shè)置微操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能，稱為垂直型微指令。垂直型微指令的特點(diǎn)是不強(qiáng)調(diào)實(shí)現(xiàn)微指令的并行處理功能，通常一條微指令只要求實(shí)現(xiàn)一、二種控制。14.接口：是計(jì)算機(jī)系統(tǒng)總線與外圍設(shè)備之間的一個(gè)邏輯部件，它的基本功能有兩點(diǎn)： 一是為信息傳輸操作選擇外圍設(shè)備；二是在選定的外圍設(shè)備和主機(jī)之間交換信息，保證外圍設(shè)備用計(jì)算機(jī)系統(tǒng)特性所要求的形式發(fā)送或接收信息。15.微指令格式：是指由于編譯微操作碼時(shí)采用不同的方法而形成的不同格式的微指令的方式，微指令格式有水平型微指令和垂直型微指令兩種。16.同步通信：總線上的部件通過總

24、線進(jìn)行信息傳送時(shí)，用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步，這種方式稱為同步通信。這個(gè)公共的時(shí)鐘信號(hào)可以由總線控制部件發(fā)送到每一個(gè)部件或設(shè)備，也可以每個(gè)部件有自己的時(shí)鐘發(fā)生器，但是，它們都必須由CPU發(fā)出的時(shí)鐘信號(hào)進(jìn)行同步。17.外圍設(shè)備：稱外部設(shè)備，外圍設(shè)備是相對(duì)于計(jì)算機(jī)主機(jī)來說的，凡在計(jì)算機(jī)主機(jī)處理數(shù)據(jù)前后，把數(shù)據(jù)輸入計(jì)算機(jī)主機(jī)、對(duì)數(shù)據(jù)進(jìn)行加工處理及輸出處理結(jié)果的設(shè)備都稱為外圍設(shè)備，而不管它們是否受中央處理器的直接控制。18.計(jì)算機(jī)指令：是指揮計(jì)算機(jī)如何工作的命令，它通常由一串二進(jìn)制數(shù)碼組成，即由操作碼和地址碼兩部分組成。操作碼規(guī)定了操作的類型，即進(jìn)行什么樣的操作；地址碼規(guī)定了要操作的數(shù)據(jù)以及操作結(jié)果

25、存放的位置。19.異步通信：利用數(shù)據(jù)發(fā)送部件和數(shù)據(jù)接收部件之間的應(yīng)答信號(hào)來實(shí)現(xiàn)總線數(shù)據(jù)傳送的方式稱為異步通信。在異步通信方式下，允許總線上的各部件有各自的時(shí)鐘，部件之間的通信不依靠公共的時(shí)間標(biāo)準(zhǔn)，而是利用應(yīng)答方式的信號(hào)來實(shí)現(xiàn)。20.指令的執(zhí)行方式：是指令按何種方式執(zhí)行，指令的執(zhí)行方式主要有順序執(zhí)行方式、重疊執(zhí)行方式、流水線方式。21.指令周期：是執(zhí)行一條指令所需要的時(shí)間。也就是從取指令開始到執(zhí)行完這條指令為止的全部時(shí)間。一個(gè)指令周期由若干個(gè)機(jī)器周期組成。22.時(shí)鐘周期：是CPU處理操作的最小時(shí)間單位，也叫T周期、T狀態(tài)。23.存儲(chǔ)周期：又稱訪內(nèi)周期，是指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最

26、小時(shí)間。它是衡量主存儲(chǔ)器工作性能的重要指標(biāo)。24.微命令：是指構(gòu)成一條指令所對(duì)應(yīng)的各種基本命令，它是構(gòu)成控制信號(hào)序列的最小單位，微命令通常是指那些能直接作用于某部件控制門的命令。25.微操作：微命令所對(duì)應(yīng)的操作稱為微操作，微操作可分為相容性微操作和相斥性微操作兩種。26.微周期：一條微指令從控制存儲(chǔ)器讀取到相應(yīng)的一步操作完成所需的時(shí)間稱為一個(gè)微周期。27.相容性微操作：是指在同一個(gè)CPU周期內(nèi)可以并行執(zhí)行的一組微操作。28.正邏輯：是把邏輯電路中電平的高低和邏輯變量值0、1聯(lián)系起來的一種概念。指定邏輯電路中高電平為“1”，低電平為“0”，稱為正邏輯。29.微地址的形成方法：是指控制微指令執(zhí)行的

27、順序問題，即如何確定下一條微指令的地址。通常產(chǎn)生后續(xù)地址有計(jì)數(shù)器方式、增量方式與斷定方式結(jié)合、多路轉(zhuǎn)移方式三種。四、簡答題：1.解：CPU管理外圍設(shè)備的五種方式及其特點(diǎn)：（1）程序查詢方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡單；（2）程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。（3）直接內(nèi)存訪問（DMA）方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問時(shí)間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合。（4）通道方式：可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率

28、。（5）外圍處理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更接近一般處理機(jī)。2.答：DRAM采用讀出方式進(jìn)行刷新。因?yàn)樽x出過程中恢復(fù)了存儲(chǔ)單元的MOS柵極電容電荷，并保持原單元的內(nèi)容，所以讀出過程就是再生過程。常用的刷新方式由三種：集中式、分散式、異步式。3.解：從時(shí)間上講，取指令事件發(fā)生在“取指周期”；取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令寄存器）；從內(nèi)存讀出數(shù)據(jù)流流向運(yùn)算器（通用寄存器）。4.解：應(yīng)具備：（1）在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開放的。（2）外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請(qǐng)求信號(hào)。（3）外

29、設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請(qǐng)求送至CPU。（4）當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。5.答：這是由計(jì)算機(jī)電路所采用的器件決定的。計(jì)算機(jī)中采用了具有兩個(gè)穩(wěn)態(tài)的二值電路，用二值電路只能代表兩個(gè)數(shù)碼： 0和1。比如，采用正邏輯表示，是以低電位表示數(shù)碼“0”，高電位表示數(shù)碼“1”；負(fù)邏輯表示，則以高電位表示數(shù)碼“0”，低電位表示數(shù)碼“1”。在計(jì)算機(jī)中采用二進(jìn)制，具有運(yùn)算規(guī)則簡單，物理上實(shí)現(xiàn)方便，成本低廉，數(shù)碼“1”和“0”正好與邏輯命題中的兩個(gè)值“True”、“False”相對(duì)應(yīng)，為計(jì)算機(jī)中實(shí)現(xiàn)邏輯運(yùn)算和程序中的邏輯判斷提供了便利條件等優(yōu)

30、點(diǎn)。6.答：主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、 存取時(shí)間、存儲(chǔ)周期可靠性和性能價(jià)格比。在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)通常稱為該存儲(chǔ)器的存儲(chǔ)容量。存取時(shí)間又稱存儲(chǔ)訪問時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。存儲(chǔ)周期是指連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（如連續(xù)兩次讀操作）所需間隔的最小時(shí)間?？煽啃允侵冈谝?guī)定的時(shí)間內(nèi)，存儲(chǔ)器無故障工作的時(shí)間。通常用平均無故障時(shí)間MTBF來衡量。性能與價(jià)格的比值是衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合性指標(biāo)。7.答案： 二進(jìn)制數(shù) 原碼 補(bǔ)碼 反碼-0.276： -0.0100011 1 0100011 1 1011101 1 101110047： 0101111

31、0 101111 0 101111 0 1011118.答：CPU主要有以下寄存器：（1）指令寄存器（IR）：用來保存當(dāng)前正在執(zhí)行的一條指令。（2）程序計(jì)數(shù)器（PC）：用來確定下一條指令的地址。（3）地址寄存器（AR）：用來保存當(dāng)前CPU所訪問的內(nèi)存單元的地址。（4）緩沖寄存器（DR）：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。<2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。<3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。（5）通用寄存器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)

32、工作區(qū)。（6）狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。9.解：指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè)CPU周期數(shù)來表示，CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期（也稱為節(jié)拍脈沖或T周期）。10.解： （1） x補(bǔ)=00.11011 + -y補(bǔ)=00.11111x-y補(bǔ)=01.11010兩位符號(hào)位不同，產(chǎn)生溢出。（2） x補(bǔ)=00.10111+ -y補(bǔ)=11.00101x-y補(bǔ)=11.11100所以 x-y=-0.001

33、0011.答：（1）a為數(shù)據(jù)緩沖寄存器DR，b為指令寄存器IR，c為主存地址寄存器AR，d為程序計(jì)數(shù)器PC；（2）PCAR主存 緩沖寄存器DR 指令寄存器IR 操作控制器。12.答：計(jì)數(shù)器定時(shí)查詢工作原理：總線上任一設(shè)備要求使用總線時(shí)，通過“總線請(qǐng)求”（BR）線發(fā)出總線請(qǐng)求信號(hào)，總線控制器接到請(qǐng)求信號(hào)后，在“總線忙”（BS）為復(fù)位的情況下，讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)至各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址一致時(shí)，該設(shè)備把“總線忙”（BS）置位，獲得了總線控制權(quán)。此時(shí)，終止計(jì)數(shù)查詢。五、計(jì)算說明題：1.答：（1） X= 0.1011 Y

34、=0.1100 （2）X= -0.1011 Y= 0.1001 X補(bǔ)= 00 1011 , Y補(bǔ)= 00 1100 X補(bǔ) =11 0101 Y補(bǔ) = 00 100100 1011 11 0101 + 00 1100 + 00 100101 0111 11 1110有溢出 不溢出2.答：擴(kuò)展32K×8位的存儲(chǔ)器需15條地址線（A0A14），8條數(shù)據(jù)線（D0D7）。4片4K×4的存儲(chǔ)器芯片構(gòu)成8K×8的存儲(chǔ)器，每兩片為一組，每組4K×8位；3片8K×8的存儲(chǔ)器芯片構(gòu)成24K×8的存儲(chǔ)器，每片一組。邏輯框圖如下圖所示。3.解：X補(bǔ)=11.0011，-X補(bǔ)=00.1101，Y補(bǔ)=11.1011，采用2位符號(hào)位，X*Y補(bǔ)的補(bǔ)碼兩位乘法運(yùn)算過程如下：最后一步組合值為0，應(yīng)加0，沒有在運(yùn)算步驟中列出，也不用移位，故運(yùn)算結(jié)果為：Z=X*Y=+10000014.解：平均存取時(shí)間=20ns*0.9+（20 ns +60 ns）*0.6*0.1+（20 ns +60 ns+1200us）*0.4*0.1=48 us5.解：不同進(jìn)制之間數(shù)據(jù)的轉(zhuǎn)換計(jì)算。（1）(15.34)8(1101.0111)2(13.4375)10(E.7)16（2）(1001110