高速印制電路板布線實踐指南

1、高速印制電路板布線實踐指南admin發(fā)表于 2008-12-19 00:00 | 閱讀 295 主題：高速印制電路板布線實踐指南在線問答：問：cy-yzm講座中講到為了減少寄生電容的影響，要去除運放焊盤下面的地層，這個底層是指地平面嗎？如果是的話，如何去除那個焊盤下面的地呢？答：Wenshuai是的。焊盤下面的地也要去掉。2006-8-31 10:38:33問：wxis對于高速AD采樣電路，有模擬和數(shù)字電路混合在一起，如何避免地反彈噪聲對采樣的影響？答：Wenshuai一般要分割AGND,DGND,然后選擇在合適的地方一點接地。具體請參考鏈接： 中”High Speed Design Tech

2、niques”2006-8-31 10:42:42問：vip804在很多的書上看到模擬和數(shù)字地和電源的問題，在實際的設計中，我們怎樣處理，比如模擬和數(shù)字的供電是否需要兩個穩(wěn)壓的芯片單獨輸出，模擬地和數(shù)字地最后怎樣連接在一起等答：Xiangquan一般來說不需要兩個單獨的穩(wěn)壓芯片，中間加一磁珠就可以了，要盡量避免數(shù)字部分的噪聲耦合到模擬部分。對于低速精密系統(tǒng)來說，一般采用模擬地與數(shù)字地單點接地的方法，具體可以參考評估板；對于高速而言，為了最小的電流回路，一般不具體分模擬地與數(shù)字地，也就是只采用一個地平面。2006-8-31 10:42:43問：shalimar1、如何減少數(shù)字信號對模擬信號的干擾

3、？尤其是模擬小信號，如：微安電流脈沖。2、在多通道模擬輸出中，如何減少通道與通道之間的串擾？以及實現(xiàn)通道的高阻狀態(tài)，即未接通通道不被干擾的問題？答：Rui1.一般情況，通過分開模擬地和數(shù)字地，還有分開模擬電源以及數(shù)字電源，可以減少數(shù)字對模擬信號的干擾。2。一般情況下，未接通道是否高阻由片子本身決定，多通道系統(tǒng)中，盡量減少通道間平行走線的長度并用地將其隔開都能減少通道間的串擾。2006-8-31 10:44:02問：ghxue對電源分割，能不能提供一些指導性建議答：Haofei你好，對于電源分割，你可以參考 中的High Speed Design Techniques里面的章節(jié)。謝謝2006-8

4、-31 10:44:20問：twomassWhat problem in digital GND and analog GND connecting together ?答：Wenshuai如果一點共地做的不是很好，會影響信噪比和系統(tǒng)的性能。2006-8-31 10:44:26問：jiutao520ADI是否提供適合PROTEL制做PCB板的元器件封裝庫？答：Wenshuai我們很快會提供這些封裝庫。現(xiàn)在我們已經提供POWER LOGIC等的封裝庫了。2006-8-31 10:45:05問：luyisa有一塊4層板，層疊次序如下：信1地電源信2，但有好幾組電源，有3.3V,5V,12V,-12

5、V等,這么多電源在電源層上分隔不了時，該怎么分配它們？答：Haofei可以把比較重要的電源在電源層分割。其他的電源可以走粗線。2006-8-31 10:48:08問：kkwd差分走線的規(guī)則是什么？答：Rui一般情況下兩條差分線應該平行并且等長，您可以參考應用筆記AN-586，里面有關于LVDS差分走線一些要求。2006-8-31 10:49:02問：juyie對于高速印制電路板中的電阻匹配問題怎么處理？答：Haofei一般原則是串聯(lián)電阻始端匹配。并聯(lián)電阻終端匹配。2006-8-31 10:49:31問：97669混合信號的IC有AGND和DGND，一般分開單點接地。但是如果數(shù)字電路部分電流過大

6、，是否可以把DGND與AGND 都當作AGND。 為什么？還有什么情況可以？答：Wenshuai對于高速ADC/DAC，請當作模擬器件看待，全接AGND.但整板還是需要將模擬地和數(shù)字地分開。一個比較好的辦法是參考我們各個器件的評估板。2006-8-31 10:51:53問：marshelliu多層板如何進行設計參考層和信號層答：Rui這個取決于您設計的多少層板，4層的話，往往頂層和底層為信號層，中間2層為電源和底層。如果6層以上板，為了減少EMI等等，可以把頂層和底層鋪地用來隔離，中間層作為信號層。2006-8-31 10:52:35問：zhanqiong能談談模擬和數(shù)字地的分布有什么要求么？

7、需要劃分么？答：Wenshuai一般需要劃分。盡量考慮一點接地，AGND/DGND不要重合。2006-8-31 10:52:56問：liufengdsp專家：1）請問地線分區(qū)最優(yōu)化的方式是什么樣的？2）高速仿真推薦工具？答：Haofei高速仿真軟件可以使用alleger一般原則是數(shù)字地和模擬地分開，高速信號返回路徑最短。2006-8-31 10:53:37問：zhumeizhen1。在PCB設計中模擬地和數(shù)字地是分開好還是合并好，請根據(jù)音頻信號和視頻信號分別進行回答。因為我們這邊設計中有碰到有時候是數(shù)字地和模擬地連在一起效果比較好。有時候是分開比較好。2.如果一個電感放在表面層，第2層是地平面

8、，請問第3層第4層電感下面能走線嗎。答：Xiangquan1。一般對于低速精密系統(tǒng)來說 （如您說的音頻），要采用模擬地與數(shù)字地分開的方法，然后在混合信號器件下面(如ADC/DAC)采用單點接地的方式；而對于高速（如視頻）系統(tǒng)，為了減小電流的回路，一般采用模擬地與數(shù)字地在一起的方式，即只有一塊地。2。可以，地平面應該可以起到很好的屏蔽效果2006-8-31 10:55:20問：wangjunan請教ADI公司專家一個小問題：當前主流的PCB布線工具軟件，包括Allegro、Mentor WG、PADS、PCAD，Protel，那一個更適合高速PCB布線的要求？那一個工具軟件的自動布線功能更為強大

9、？ 請ADI公司的專家點評一下。謝謝！答：Haofei高速信號板的布線布局，一般都是采用手工走線。 各種工具其實差別不是太大。2006-8-31 10:55:46問：12390有什么可推薦的布線仿真工具嗎？或是EDA工具？答：Haofei布線仿真級別的一般可以用allegero, PADS中的工具。2006-8-31 10:59:09問：sukerhand請問專家，多路視頻信號要平行走線時，需要注意什么問題？答：Wenshuai是CVBS信號還是分量視頻信號？走線時請盡量短，離接口盡量近。同時，注意盡量少打過孔。在平行信號之間多用地隔離。2006-8-31 11:00:19問：Steiwen在

10、數(shù)據(jù)線和地址線走線過程中，有時候會出現(xiàn)長的走線，很多要求提出，這類線走線最好保持整個線寬不變，可是，從BGA底部出來線太細，走長以后，可能會導致EMC的問題，不知道您對此有何建議？答：Haofei一般保持從BGA中出的線寬并沒有太大問題。2006-8-31 11:00:47問：marshelliu板上如果有多個ADC芯片,模擬地數(shù)字地分開,該如何在一點連接答：Wenshuai您ADC的速度大概是多高？如果高于10MHz，請將ADC放在AGND上。如果低于這個速度，請將器件的AGND,DGND分別放在系統(tǒng)的AGND和DGND然后在一點共地。2006-8-31 11:02:11問：97669在PC

11、B阻抗控制時，同一平面的地對于數(shù)據(jù)線的阻抗控制有什么影響？ 為何一般用地平面包圍數(shù)據(jù)線（同一層）。數(shù)據(jù)線距離地多遠教好？答：Xiangquan對于具體的阻抗控制，您可以先采用一些仿真工具進行計算仿真，當然也可以參考這次研討會ppt上面的公式2006-8-31 11:02:39問：changqinglin我們知道，高速PCB設計以及混合布線都有一定的規(guī)則，這些我們也大致清楚。想請教個問題，現(xiàn)在有說法說模數(shù)統(tǒng)一鋪地，請問，在多塊ADC并行處理時，比如8塊，如何分割數(shù)字和模擬地？如何不形成環(huán)路？一般說是統(tǒng)一鋪地，或者多層板里兩層地（浪費），如果是統(tǒng)一鋪,有什么原則或技巧嗎？不敢試了。答：Rui您可以

12、使用分開模擬數(shù)字，每一個片子離共地點的距離相同，或者使用多點接地，您可以測試一下那個得到的性能好，就使用那個。 如果再多層板中，模擬數(shù)字各鋪一層地，需要注意的是模擬數(shù)字2層地不能重疊。2006-8-31 11:02:54問：binelf如何降低系統(tǒng)的地彈噪聲答：Wenshuai請分割AGND/DGND. 使用大面積地。2006-8-31 11:03:09問：xiebintj在整個系統(tǒng)設計中，SDRAM與CPU的走線頻率是最高的，如何PCB layout保障EMC性能？我所知道的措施有等長走線以及電阻源端匹配。請問還有其他需要注意的么？答：Haofei一般走SDRAM中最重要的是走等長，阻抗匹配

13、。走線不能太長，要滿足時序要求。一般需做進行仿真。2006-8-31 11:03:17問：zhangjs1如何得到POWER LOGIC封裝庫?答：Wenshuai在我們的網(wǎng)站輸入器件名稱，在每個器件的“Functional Block Diagram”下方點擊“Symbols and Footprints ”即可獲得。2006-8-31 11:05:22問：ailsa_zhu8081AD7125、AD9985走線上有沒有什么要點，需要走等長線嗎？線長線寬會否有影響，怎樣的值比較合適答：Rui請盡量參考該片的評估板給出的電路圖，同時我們也有一些走線的參考說明，您可以發(fā)郵件給china.2006

14、-8-31 11:10:30問：suntds布線過程中如何考慮信號的完整性，信號線，電源線的布線順序答：Haofei布線原則一般先布電源和重要信號線，重要信號線包括時鐘，高速信號線等。2006-8-31 11:11:28問：kaifeng1234談到減小寄生電容要去掉地平面，那么減小寄生電感的時候要考慮使用地平面，這個會有沖突嗎？答：Rui一般情況下，寄生電感的主要來源在于走線的長度和寬窄。所以，減少寄生電感一般要減小走線長度，加寬線寬，和減小寄生電容并不矛盾。2006-8-31 11:14:26問：layow當差分走線無法同時滿足平行和等長時，哪一個應該是higher priority呢？答

15、：Rui如果走線要拐彎，最重要的還是要保持平行。2006-8-31 11:16:30問：97669在電源濾波中，選擇磁珠的原則是什么？磁珠的哪些參數(shù)比較重要？如何選擇？答：Xiangquan您可以參考一下How to Choose Ferrite Componentsfor EMI Suppression這篇應用文檔2006-8-31 11:16:30問：ppppht高速印制電路板布線 對EMC的考慮具體注意事項？答：HaofeiEMC中重要的原則就是處理好地。2006-8-31 11:17:09問：439ZYB在數(shù)?；旌想娐分?將所有地構成一個地線環(huán),對干擾有好處嗎答：Rui主要要考慮的是電

16、流的地回路越短越好，地線環(huán)并不能有效地減少干擾。2006-8-31 11:18:41問：cy-yzm當高速信號通過不同的介質（如印制板到連接器再到印制板）時，該如何保證信號傳輸線的阻抗匹配呢？答：Wenshuai請選用同一特性阻抗的各種介質，或者在互相轉接時做阻抗匹配。2006-8-31 11:18:44問：lzjtuljw如何保證天線引線的50歐姆阻抗答：Wenshuai請進行阻抗計算，可以用ADS或者是其余專業(yè)軟件2006-8-31 11:22:01問：jimmychi15我們一直在講組抗匹配50 Ohm, 但是,當你的PC板洗回來之後,如何去測量是不是50 Ohm?答：Wenshuai請

17、用網(wǎng)絡分析儀測量2006-8-31 11:22:27問：hufgvs多高頻率的電路板叫高速印制電路板答：Rui對于數(shù)字來說，高速的定義于上升下降沿的速度，超過某一值就為高速。 對于模擬信號來說，ADI公司把超過10M的ADC都稱作為高速ADC。2006-8-31 11:23:25問：septeen有時地層或者電源層被過多的過孔分割，這時地層和電源層是否還有必要存在？如果少兩層，成本也會下降不少！答：Xiangquan當然過多的過孔要盡量避免，一般來說地層和電源層還是會起到較好的效果，當然要在各方面進行權衡，對于高速布線來說，一切只是原則，很多還是要看實際的情況包括性能的要求2006-8-31

18、11:23:29問：yujia54在PCB布線時,如何劃分數(shù)字電路區(qū),模擬電路區(qū)和功率驅動區(qū)?這幾個區(qū)之間的連接和隔離如何處理?答：Wenshuai需要根據(jù)整板的布局。一般應該重點保護模擬電路區(qū)。這幾個區(qū)的地要分開，然后在一點共地。2006-8-31 11:23:47問：fooltg在高速布線中，有時經常要使用蛇形線去保證輸入的線長或者阻抗一致，在什么一種情況下，我們才一定要使用蛇形線？答：Haofei一般采用蛇形線來保證等長。2006-8-31 11:24:33問：qizhi_liu希望提供高速印制板布線的參考資料。謝謝！答：Wenshuai請參考：“High Speed Design Te

19、chniques”2006-8-31 11:25:23問：ouyangkewen在usb布線應注意些什么，布線的好壞是否會造成usb通訊芯片的死機不工作答：HaofeiUSB走線需要控制等長和差分阻抗。布線不好會造成通信問題。2006-8-31 11:26:09問：swordkey怎樣確定多層板中相鄰層的間隔距離？答：Xiangquan在滿足生產廠家能力的前提下，薄一些比較好2006-8-31 11:27:11問：yujia54布線是整個PCB設計中最重要的工序,直接影響到PCB板的性能好壞,布線時要依據(jù)的主要原則有那些?對地線,電源線和信件線的線寬應如何選擇?答：Rui布線是應先放主要芯片和

20、模擬芯片的位置，然后走線。對于電源線，可以走寬線，比如40mil。地最好是平面，面積越大越好。2006-8-31 11:28:10問：billoADV7180與BF536間走線會有什么特別注意的要點么答：Wenshuai主要多注意時鐘信號、同步信號、數(shù)據(jù)線的布局布線。它們之間分別在AGND和DGND上。需要更詳細的請聯(lián)系china.2006-8-31 11:28:22問：daydream01請問過孔和電容的使用有關聯(lián)嗎？答：Haofei在電源濾波旁路的電容建議直接和芯片pin腳相連。然后再通過過孔連接到電源和地。2006-8-31 11:29:27問：hzlgwang怎樣計算并聯(lián)在DSP的電源

21、管腳上的電容的噪聲抑制頻率范圍？答：Wenshuai請參考電容的DATASHEET.2006-8-31 11:31:11問：layow請問您說過的這些所有的參考應用文檔在哪里可以得到？答：Rui最后一頁有可以下載的連接。同時，您也以去我們公司的主頁 進行下載。2006-8-31 11:31:32問：nettman您好:想請教一下RF電路中PCB天線方面的設計要點!答：Wenshuai一般這需要用專業(yè)軟件仿真和較多的實踐經驗。2006-8-31 11:33:26問：qinghuiwu請問專家們如果平時遇到問題可以聯(lián)系你們請求幫助嗎?聯(lián)系方式是什么?答：Xiangquan你可以撥打免費熱線8008

22、101742，或者聯(lián)系china.，也可以聯(lián)系當?shù)氐腇AE2006-8-31 11:33:59問：mzpan請問高速PCB設計目前主要使用哪些EDA軟件？各有何特色？ADI推薦使用哪種設計工具？謝謝！答：Haofei我們ADI公司提供allegro, powerpcb, broadstation的footprint庫和orcad的symbols庫。目前用的比較廣泛的是PADS和Candence2006-8-31 11:35:10問：zhujg您所說的數(shù)字地與模擬地不能重疊是何概念，謝謝！答：Wenshuai模擬地和數(shù)字地分別在兩層的時候，不要在有些區(qū)域重合。如果在同一層，不會有重疊的概念。20

23、06-8-31 11:36:40問：polojo請問一下高速信號線在什么頻段內需考慮損耗呢?答：Wenshuai在射頻信號上需要考慮，尤其是PA的信號2006-8-31 11:39:40問：hbliujj鋪地會增加寄生電容，而也會減小寄生電感，怎么取舍？答：Rui鋪地會減少干擾，簡短地回路的長短，而主要的電感來自于走線的長度和線寬，而不是地平面。2006-8-31 11:39:48問：jpeahen如何減少放大器電路的噪聲干擾?答：Xiangquan一般要符合布線的幾個大原則，包括減少數(shù)字部分的干擾，增加去耦電容，盡量在信號鏈路上采用小的電阻，還有濾波2006-8-31 11:41:21問：d

24、akemu如何判定PCB布線的好與壞?從那幾個方面入手?答：Rui從表面上看，可以看標注是否詳細，器件位置是否合適等等。最關鍵的還是看PCB所達到的性能，性能好的PCB就是好的PCB2006-8-31 11:41:27問：drking多層印制板布線和單層印制板布線有何不同?如果處理信號線層和其它層的連接和隔離?答：Wenshuai對于比較復雜的系統(tǒng)，推薦用多層板。很簡單的系統(tǒng)可以考慮單層板。2006-8-31 11:41:28問：drking請問專家,對于高密度的PCB布線有什么好的建議?答：Haofei要保證重要信號線的走線要求。2006-8-31 11:44:00問：jqy7412在混合電

25、路設計中使用了統(tǒng)一地，模擬區(qū)與數(shù)字區(qū)嚴格分開，但是有個別數(shù)字線如多路開關的控制線必須跨越模擬區(qū)，這有何影響？如何處理？必須加以隔離嗎？答：Wenshuai如果這些信號的上升沿不是很高，您可以這樣做，影響不是很明顯。如果要隔離，可以用電阻跨越AGND,DGND然后連接。2006-8-31 11:45:49問：toling在PCB布線時,降低EMI的建議有那些?答：Haofei一般建議分割數(shù)字地和模擬地，以及I/O地。各地之間通過0 ohm電阻或者磁珠相連。2006-8-31 11:46:05問：jiutao520對于多組電源供電，是否需要將各電源共地？電源地線是否一定要于有金屬機箱的外殼相聯(lián)？答

26、：Rui電源是要共地的。對于一些機殼接地的要求，不同設備有不同的標準，比如一類設備，二類設備等，您可以參考 IEC60601， 醫(yī)療設備的安全要求。2006-8-31 11:46:13問：yujia54布線時如何降低高頻信號的輻射?要采用雙弧線?答：Xiangquan雙弧線會減少高頻輻射，當然要求較高的時候就需要增加屏蔽罩2006-8-31 11:46:59問：daydream01請問高速PCB板上mcu附近的布局布線有哪些注意事項呢？謝謝！答：Wenshuai請注意時鐘信號的布線。其余需要考慮是否有差分信號等特殊線。2006-8-31 11:47:37問：cy-yzm單點接地和多點接地分別在

27、何種情況下進行？答：Wenshuai一般盡量使用單點接地。2006-8-31 11:48:09問：lfeng105如何在PCB同時存在高速數(shù)字電路和射頻電路,如何進行布線?答：Rui先布射頻的器件并且考慮屏蔽，對于高速的數(shù)字和射頻走線就按照一般的高速走線要求布線就好。2006-8-31 11:48:53問：levinliu請問運放輸出的BY PASSING 電容的容值的范圍依照什么來決定答：Wenshuai運放對容性負載的驅動能力較差，請盡量避免容性負載。2006-8-31 11:50:06問：toling如何降低PCB布線中的寄生電阻,寄生電容和寄生電感?答：Xiangquan對于電阻要增加

28、線寬，對于電容要減少相應部分的地平面，對于電感要減少走線的長度，當然要根據(jù)不同的電路進行權衡2006-8-31 11:51:22問：zhangyao518剛才談到了在高頻信號測量時示波器探頭接地線長短的影響，請問對測試點的選擇有沒有要特別注意的事項？答：Wenshuai沒有2006-8-31 11:51:42問：workaran對于Video D/A & A/D的芯片的使用,是不是不需要將AGND和DGND區(qū)分,而只是將數(shù)字和模擬電源用一個1uH的電感分開答：Wenshuai需要分開。具體參考我們的評估板。2006-8-31 11:53:21問：billo請問，在一塊PCB板上采用2個

29、DSP（BF533、BF536）進行方案設計應注意的地方有哪些。答：Wenshuai請聯(lián)系processor.2006-8-31 11:54:00問：ljlv詳細談談guard ring答：Rui請您發(fā)郵件到china.,我們可以給您發(fā)一些相關的資料。2006-8-31 11:55:13問：kingder對于射頻信號，微帶線和帶狀線哪種更好？ 一般的產品使用微帶線就可以嗎？答：Wenshuai帶狀線會更好，單更復雜。一般產品用微帶線即可2006-8-31 11:55:40問：marshelliu如何減小PCB寄生參數(shù)對高速模擬信號的影響,怎樣減小信號間串擾,謝謝答：Haofei減小寄生電容的方

30、法有：1.增大板厚2.減小焊盤和走線3.去掉地平面我們建議將高速運放輸入管腳下的地平面和電源平面全部去除。這樣做能減小反相輸入端的寄生電容以得到最佳的穩(wěn)定性。2006-8-31 11:55:54問：dakemu如何對PCB進行網(wǎng)絡檢查(Netcheck),DRC檢查和結構檢查?答：Haofei這些功能都可以在EDA軟件中實現(xiàn)。你可以設置參數(shù)進行相關的檢查。2006-8-31 11:57:22問：cy-yzm有關高速時鐘信號線的布局布線ADI是否有相關的參考文檔？答：Wenshuai沒有專門針對這個的，但可以參考“High Speed Design Techniques” section 7.

31、也可參考AD951X的評估板2006-8-31 11:58:01問：chn_wj電源部分的布線對于實現(xiàn)電路最佳性能非常重要，除了電源去耦，還需要考慮什么？答：Xiangquan當然主要的就是電源的紋波，所以涉及到電源的濾波；還要考慮電源地走先不要造成壓絳的衰落2006-8-31 11:58:21問：kingder元件的擺放位置需要考慮哪些因素？答：Rui信號最好從一端流向另一端。不要在板上形成回路。地平面上的回路電流越短越好，也可以使用多點接地的方法。布線的時候先放置重要的模擬器件。2006-8-31 11:58:30問：艾爾扎克高速信號的時鐘應該根據(jù)Clock Generator所提供的最長

32、走線還是根據(jù)所接收芯片的要求答：Wenshuai走線盡量短。滿足接收芯片的要求會相對重要一些2006-8-31 11:59:21問：cy-yzm運放輸出印制板上的傳輸線如何計算它的容性值是多少？ADI是否有相關的文檔？答：Wenshuai請使用專業(yè)軟件仿真。2006-8-31 12:01:03問：marshelliu對高速的雙向信號怎么進行電阻匹配?在走線的中間放個電阻匹配?答：Haofei一般在走線的中間放電阻進行匹配。2006-8-31 12:01:07問：shisx2000SDRAM使用100Mhz的頻率作為時鐘信號，那么其總線需要走等長線嗎？若走不嚴格的等長線，可以讓線長度的差距控制在

33、多少為合適？答：Haofei走線不需要嚴格等長，一般有個范圍。 主要取決你的SDRAM線長，一般在200-300mil左右。2006-8-31 12:03:06問：chn_wj減小寄生電容有一種方法是去掉地平面，而減小寄生電感有一種方法是使用地平面，這兩者之間怎樣選擇，才能達到最優(yōu)？答：Haofei一般建議去掉地平面，通過減少走線長度來減少寄生電感。2006-8-31 12:04:45問：chunhuai為了電路板出問題時方便跳線，一般多加些0歐姆的電阻，但這樣會打較多過孔，由此增加的寄生電容影響大嗎？有沒有比較好的解決方法？答：Xiangquan這些過孔在某些敏感電路部分會造成比較明顯的影響

34、，如運放的反相輸入端，當然安排好信號層的位置減少過孔最有效了2006-8-31 12:04:53問：hzlgwang1、如何避免射頻噪聲、低頻噪聲（尤其是200HZ以內的噪聲）？答：Wenshuai您可以采用屏蔽的方法。在板上采用濾波即可2006-8-31 12:05:01問：skysee對于ddr sdram 信號反射有什么方法解決？答：Haofei需要加電阻進行阻抗匹配2006-8-31 12:05:46問：iweikang對于ESD，在布線的時候應該注意那些方面答：HaofeiESD需要加保護器件。2006-8-31 12:07:01非在線問答：問：如何通過布線避免高頻脈沖信號的畸變答：

35、一般高頻信號的畸變都是由于信號的阻抗不匹配而造成的地彈和振鈴引起的。所以避免高頻信號的畸變應該從控制阻抗入手。同時注意電路附近的EMI。如果附近磁場教大，應該加以屏蔽。問：ADI 的ADN8830/1 與ADN2841，ADN2871 在同一PCB板上，ADN8831對ADN2841的影響教大，如何處理？答：這里的影響主要是由于ADN8831PWM 脈沖控制引起的。對于一般低頻電路可以忽略。但是，ADN2870，ADN2841需要驅動2。5G LD。所以需要ADN8831/0遠離 LDD 與LD 的連線。最好能在地上做隔離，然后一點接地。問：請問PCB板的形狀對信號質量有什么影響？有多大影響？

36、例如工字形或者U字形？答：PCB 板的形狀對高頻電路有一定影響。具體影響不好量化。對于特殊形狀的PCB板要求高頻信號線盡量短。PCB的形狀不規(guī)則有時會引起額外的電磁場，影響高頻信號線。此時應注意地回路越小越好。同時，板上的大孔也會帶來電磁場，應盡量避免。問：如何對ADN2525 的ACTIVE BACK-TERMINATION的25OHM 阻抗進行控制？答：此時應注意ADN2525內部有一個50ohm的電阻，可以參與阻抗匹配以消除高頻信號的反射。它用有源反饋技術綜合阻抗的不匹配。請參見我們的數(shù)據(jù)手冊。問：一般地回路可以引起磁場，如何計算這個磁場的大小呢？磁場對其他電路的影響如何計算？答：dro

37、pped問：用PCB 做天線給ADF7020時，如何控制天線的發(fā)射/接受 頻率（例如433M）答：dropped問：在AD7656 布板中，電源特別敏感，需要很多電容。 但是ADS8364/5 沒有這種情況，為什么在IC 設計時不考慮電源的PSRR問題呢？答：AD7656需要在每一個VCC管腳上分別加上去耦電容（0.1uF+10uF). 剩余問題需要產品線回答問：在光通信中，如何解決2.5G高速信號傳輸?shù)恼疋彫F(xiàn)象。尤其是用ADN2870驅動激光器時？答：控制振鈴最好的辦法是控制微帶線的阻抗。使其與LDD/LD 的阻抗相匹配。在LDD（ADN2870）與LD之間最好加上一個補償網(wǎng)絡電容（1-3p

38、F)+電阻。問：PADS軟件有中文版嗎？答：有中文版。請購買正版軟件。問：高速板的布線對電源的要求?答：電源的去耦十分關鍵。一般用多種電容去耦以減少不同頻率的影響，提高PSRR。 請注意選用ESR 較小的電容。問：數(shù)字地和機殼地連接的方法和在何種情況下需要連接？謝謝！答：dropped問：有沒有推薦的PCB分層方法，如20層30層？答：dropped問：剛才說到多層板層間隔薄一些好，這會不會導致寄生電容增大？如何來避免?答：電路層之間距離較近會增加寄生電容的值。此時應該綜合考慮電路板的強度，阻抗，加工工藝，寄生電容，安裝尺寸的因素。尤其是信號線的特征阻抗。如果影響教大，可以加一個電感加以中和。

39、問：請問數(shù)?；旌显O計電路，在PCB設計時的電源和地是否需要分割為模擬部分和數(shù)字部分？這個劃分在器件內部又是如何處理的。謝謝答：大多數(shù)情況是這樣的。需要分割模擬地和數(shù)字地。然后在一點連接起來。但是對于高速ADC/DAC 而言，有時將數(shù)字地當作模擬地連接。 有時電路板上的數(shù)字部分電流過大或電平跳變頻繁時，為了保證混合IC 的性能，也將數(shù)字地當作模擬地。問：內電層如何劃分GND及+5V區(qū)域答：對你的問題不太理解。如果使多層板，可以給GND 和+5V 分別分配一個電路板層。問：如果是8層PCB，電源層和地層一般應放在第幾層？答：不知道有沒有這樣的硬性規(guī)定。但是你要是有阻抗線的阻抗要求控制。需要計算你的

40、板厚和阻抗。問：在地焊盤或地線上打大量的過孔到地層，這種做法是不是可以保證充分接地？答：是可以提高接地的性能，但是大量過孔還會帶來寄生電容。所以大量地過孔應該在遠離關鍵數(shù)據(jù)/信號線的地方。問：對于輸出電流mA的MHz的數(shù)字信號，在長距離的印制板傳輸過程中如何有效抑制信號的發(fā)射和振鈴現(xiàn)象？如果在信號源端串入吸收電阻將會產生壓降，從而使輸出數(shù)字信號電平下降！答：確實是這樣。如實在需要長距離傳輸，可采用其他的傳輸方式，如LVDS等。問：多路MHz的數(shù)字信號通過連接器到另一塊印制板時，各路數(shù)字信號和地在連接器處該如何分配，如果每兩路數(shù)字之間分配一個地的話，那連接器的引腳數(shù)目有限制，還有沒有其他的辦法？

41、答：高速信號邊上最好有地信號，確保最短的返回路徑。實在沒法分配，就在重要的信號線邊上分配地信號。問：同一塊印制板上有個和個的電路，其模擬地和數(shù)字地該如何互連或者分配？答：分割模擬和數(shù)字地，單點接地。問：PCB布線完成后，如何對布線進行優(yōu)化?有什么規(guī)則嗎?答：dropped問：能否介紹幾種PCB自動布線的軟件工具?它們的性能如何?答：dropped問：高數(shù)時鐘信號該如何保護？答：確保有最短的地回路問：高速布線應該如何實現(xiàn)？答：確保USB差分阻抗為90 ohm問：請問專家設計PCB時按排地線要注意的事項。如何提高穩(wěn)定性以及抗干擾能力。謝謝答：提高抗干擾，建議采用地平面或者大面積鋪地。問：一個8層板

42、的數(shù)模混合電路設計是否能用傳輸線理論指導部線？答：可以 問：PCB中的數(shù)字地和模擬地是共地好還是分開的好?答：這個要根據(jù)具體情況，普通的建議采用分割地，并單點接地。問：數(shù)模轉換芯片下面的敷地應該怎么做？是AGND，還是DGND？或是兩者都有？答：可以采用分AGND，DGND，在AD芯片下單點接地。問：請問，布線中，對線的最小寬度和過孔的最小內外徑有無要求？答：一般取決于PCB加工的限制。問：單點接地有和好處？答：可以防止地之間的互相干擾問：如果對于地的分割會把地平面分的很瑣碎，是否保持一個地會比把地分開要好？答：理論上這種情況采用一個地會比較好。問：這里如何來介定高低速電路，我們采用的芯片是將

43、外部板上的10MHz在芯片內倍頻到40MHz，那應該算高速嗎答：高速的定義主要是看時鐘的上升沿時間。問：你好，如果pcb板是雙層而不是4層或者更多，請問怎樣鋪銅可以減少信號間的干擾和寄生答：盡量采用大面積的鋪地問：請問，鋪銅有什么規(guī)則和技巧么？答：不要把地平面鋪的很碎問：用blackfin 533做圖像處理，達不到要求的速度，請問這與外圍器件布線有關系嗎？影響有多大？布線的時候有哪些需要注意的地方？謝謝答：關于DSP的問題，您可以發(fā)email至processor.，我們專業(yè)的DSP工程師會給您建議。問：在布微帶線的時候，線寬和線長，甚至板厚我都可以提出要求，但是對于線厚，板基材質的介電常數(shù)，我

44、從何得知？答：線厚也是可以提出要求的，而對于介電常數(shù)你都可以從PCB廠商處得知問：在電路板上布微帶線，是否我需要向印制板廠要銅線厚度和材質的介電常數(shù)之類的指標之后才能開始設計。或者有些常用的設計值可以用答：你可以先用AppCAD進行計算，然后跟PCB廠商進行確定問：關于混合電路設計，視頻解碼芯片的電路板PCB的直流電路應如何不線，共地應注意的問題，通過電容共地的話兩點的地的電勢會不會不等？以上是我的問題，謝謝解答。答：對于高速混合信號系統(tǒng)，我們建議不必區(qū)分模擬地與數(shù)字地問：設計視頻解碼芯片電路板是，直流電路的設計應該注意哪些問題，如果共地時采用電容形成直流浮地會不會造成電勢的不同?答：drop

45、ped問：我在設計的AD電路板中，分隔了數(shù)字和模擬地，數(shù)字部分為地平面，模擬部分為走線，在AD芯片處共地，這樣的效果可好?答：dropped問：如果在處理模擬小信號時，通過分開模擬和數(shù)字的地以及源，干擾還是超過我們的要求怎么辦？答：分析干擾的來源，或者選擇性能更高的器件，或者采用其他的一些方式問：工程師您好！我曾遇到過這樣一個問題：用一些簡單的邏輯電路控制數(shù)碼管。布的是單面板，電源和地線分別用跳線引出。結果發(fā)現(xiàn)當把手靠近電路板時數(shù)碼管顯示就會亂蹦。請您幫我分析電路板設計可能存在的問題。謝謝答：可能你本來的電路高低電平的區(qū)分就不大，你可以通過邏輯筆或者邏輯分析儀來確定問：增加電路板覆銅是否對電路

46、設計有利無弊呢?答：成本會高問：什么樣的電路可以稱為高速電路？答：信號的波長與信號走線的長度接近20倍時問：請問，告訴的差分信號對是在同一層走林（相鄰為地層）；還是在相鄰二層（相鄰上下均為地層）走好？以前是第一種好，但是最近又說哦第二種好。答：同一層問：有無雙弧線走法的文檔？答：沒有問：多層板設計需要注意什么問題答：主要注意信號的屏蔽，過孔的數(shù)量等等，從混合信號的角度來說，總體來說要容易問：模擬地和數(shù)字地一般怎么處理？答：低速分開，高速不分問：布線時如何降低寄生電容?答：根據(jù)我們講座中的公式即可，但是要保證其他的指標能夠滿足系統(tǒng)設計的要求問：高速運放電源端旁路電容用什么類型的好?答：ESR小一

47、些的，一般沒太多要求問：對于時鐘信號、數(shù)據(jù)信號等信號類型，為提高PCB抗干擾能力，能否提供一個布線的先后參考順序？答：dropped問：數(shù)字地與模擬地之間的磁珠參數(shù)怎樣決定？答：請參考的應用文檔問：怎樣計算安排在DSP561電源管腳上的噪聲抑制磁介電容的頻率范圍，用多少個比較合適？答：一般并聯(lián)0.1uF和0.01uF即可問：要減少寄生電容，要求去除芯片下的覆銅，而為減少寄生電感，又要為芯片加上覆銅，請問如何處理和折中？謝謝！答：這要看哪一個使影響電路性能的主要因素，如本講座中的高速放大器的例子，去除地平面的好處要問：請問在高速印制版電路布線時，信號地和電源地是否需要特別處理？如果需要，應該如何

48、妥當處理？答：一般高速電路中采用一塊地平面處理問：想在PC的主板上做一個PCI-E的診斷卡應該注意哪些方面的內容？答：dropped問：高速電路和速電路布線最大的區(qū)別是什么答：頻率決定了高速電路設計中必須考慮信號的波長，而低速電路中通常不考慮這個因素。問：高速PCB板電源線接入，是在PCB板上焊接接插件好還是，還是直接將電源線焊接在板子上好呢？答：通常需要電源接插件，而不是電源線直接連接到板子上。問：高速PCB是否應該大面積附銅呢？雙面附銅好不好？答：高速PCB通常需要大面積的地平面作為參考面，可以做到電流回路面積最小，同時可以很好的控制特征阻抗，雙面板的附銅也是同樣道理。問：給高速電路板加裝

49、金屬屏蔽盒，會不會降低電路性能？答：不會，設計合理的屏蔽罩可以很好抑制EMI/EMC，相反會提高高頻電路的性能。問：高頻電路在布線時應注意哪些問題?答：每級之間的隔離，屏蔽，和避免串繞和反射。問：如何避免過多的穿孔？答：信號線的安排要合理，可以避免一些過孔。問：對于集成A/D地MCU應如何處理低平面？答：通常AGNG和DGND在芯片的底部單點連接問：請問模擬電路中如何在增加地平面可以抗干擾和去掉低平面減少寄生電容之間取舍？答：用來安裝運放的焊盤下的接地面總是要被去除的，是為了消除了所有可能會引起不穩(wěn)定因素的輸入和輸出端的寄生電容。對于一些高速信號的走線（遠離器件的位置），應該在信號線的下面提供

50、盡量多的地平面。問：請問是否應當將其他芯片下方的地層也去掉以減少寄生？答：未必一定這樣，主要考慮到輸入電容的效應是否會引起不穩(wěn)定因素。問：如果高速電路中不分割模擬和數(shù)字地，兩者間地干擾如何避免？答：高速電路中需要考慮的是盡量小的環(huán)路面積，這樣RFI會最小。有時會采用屏蔽技術來進行隔離。問：請問是否會提供Cadence封裝庫？答： 提供ADI公司的絕大部分元器件Allegro封裝庫和PowerPCB的封裝庫問：請問射頻PCB前景如何？答：Dropped問：在多層板中芯片電源的退藕電容裝到芯片的背面，并且下面有地和電源，那么我過孔連接的時候勢必先會連接電源和地，然后再連接到芯片的引腳上，這樣做有問

51、題嗎？答：要保證過孔引入的寄生電感和電容本身的電感效應與電容本身引起的字諧振頻率高于您要濾出的無用信號頻率即可。問：地孔越多越好么？答：通常是這樣，可以確保不同地平面的電位一致。地孔的間距一般取最高頻率信號波長的1/100問：旁路電容值怎么選擇？答：旁路電容一般有2到3個電容值相差100倍的電容組成，要濾除RF干擾信號就是要確保電容的自諧振頻率高于您要濾除的干擾信號。問：ADI的高速ADC布局布線時有沒有一些普適的建議？謝謝答：先布高速模擬器件，在決定其他器件位置，可以選擇分模擬數(shù)字地或者不分，取決于那種布線達到的性能更好。問：請問并行數(shù)據(jù)總線上經常串接30歐姆左右的電阻，是不是必要的呢？(我

52、們在實際中省去了，沒有發(fā)現(xiàn)問題，總線速度大約是100MHz)答：這個電阻用來吸收電流毛刺，如果電路工作正常，也不是必須要有的。問：你好,請問如何減少像VGA,DVI,TVO EMI輸出,值如何計算.謝謝答：您可以使用一些抑制EMI的濾波器，您可以參考murata公司的EMI抑制濾波器問：高速數(shù)字電路設計和射頻設計,在PCB布線有些什么區(qū)別?答：一般射頻速度會更高，而且為模擬信號，他們的PCB布局沒有本質區(qū)別，很多布線的方法和技巧可以通用。問：什么是電氣規(guī)則約束布線?它如何能滿足信號完整性要求?答：高速PCB設計規(guī)則通常分兩種：物理規(guī)則和電氣規(guī)則。所謂物理規(guī)則是指設計工程師指定基于物理尺寸的某些設計規(guī)則，比如線寬為4Mil，線與線之間的間距為4Mil，平行走線長度為4Mil等。而電氣規(guī)則是指有關電特性或者電性能方面的設計規(guī)則，如布線延時控制在1ns到2ns之間，某一個PCB線上的串擾總量小于70mV等等。問：我曾經在設計應用中遇到過一電力載