DSP實(shí)驗(yàn)指導(dǎo)書(2)

1、.DSP原理及應(yīng)用實(shí)驗(yàn)指導(dǎo)書電氣與電子工程學(xué)院實(shí)驗(yàn)六 QDMA 讀寫實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康模?1了解 QDMA原理； 2熟悉 QDMA的接口的配置； 3掌握 QDMA的操作。 二、實(shí)驗(yàn)內(nèi)容： 1DSP 初始化； 2QDMA 配置；三、實(shí)驗(yàn)背景知識(shí)： QDMA 控制器可以在沒有 CPU參與的情況下完成存儲(chǔ)器影射空間中的數(shù)據(jù)傳輸。 這些數(shù)據(jù)的傳輸可以是在片內(nèi)存儲(chǔ)器、片內(nèi)外設(shè)或是外部器件之間，而且是在 CPU操作后臺(tái)進(jìn)行的。QDMA 控制器的主要特點(diǎn)： 1后臺(tái)操作：DMA 控制器可以獨(dú)立于 CPU工作。 2高吞吐率：可以以 CPU時(shí)鐘的速度進(jìn)行數(shù)據(jù)吞吐。 36個(gè)通道：DMA 控制器可以控制 6 個(gè)獨(dú)立通道

2、的傳輸。 4輔助通道：該通道允許主機(jī)口向 CPU的存儲(chǔ)器空間進(jìn)行請(qǐng)求。輔助通道與其 他通道間的優(yōu)先級(jí)可以設(shè)置。 5通道分割（即 Split-channel）操作：利用單個(gè)通道就可以與一個(gè)外設(shè)間同時(shí) 進(jìn)行數(shù)據(jù)的讀取和寫入，與存在兩個(gè) DMA 通道的效果一樣。 6多幀（Multiframe）傳輸：傳送的每個(gè)數(shù)據(jù)塊可以含有多個(gè)數(shù)據(jù)幀。 7優(yōu)先級(jí)可編程：每一個(gè)通道對(duì)于 CPU的優(yōu)先級(jí)是可編程確定的。 8可編程的地址產(chǎn)生方式： 每個(gè)通道的源地址寄存器和目標(biāo)地址寄存器對(duì)于每次 讀和寫傳輸都是可配置的。地址可以是常量、遞增、遞減，或是設(shè)定地址索引值。 9自動(dòng)初始化：每傳送完一塊數(shù)據(jù)，DMA 通道會(huì)自動(dòng)重新為

3、下一個(gè)數(shù)據(jù)塊的傳 送做好準(zhǔn)備。 10事件同步：讀、寫和幀操作都可以由指定的事件觸發(fā)。 11中斷反饋：當(dāng)一幀或一塊數(shù)據(jù)傳送完畢，或是出現(xiàn)錯(cuò)誤情況時(shí)，每一個(gè)通道都 可以向 CPU發(fā)送中斷。四、實(shí)驗(yàn)要求： 通過本實(shí)驗(yàn)，了解 QDMA接口的配置及應(yīng)用。五、實(shí)驗(yàn)程序功能與結(jié)構(gòu)說明： Ø QDMA 實(shí)驗(yàn)包含文件 本次實(shí)驗(yàn)我們使用Test2011里面的0502的QDMA工程文件。1main.c：實(shí)驗(yàn)的主程序，包含了系統(tǒng)初始化，系統(tǒng)時(shí)鐘設(shè)置，QDMA通道CACHE 以及定時(shí)器設(shè)置，運(yùn)行 DMA 轉(zhuǎn)移函數(shù)等； 2C6x.c：對(duì) SEED-DEC6713 各項(xiàng)資源操作的函數(shù)集，主要包含系統(tǒng)初始化函數(shù)，對(duì)

4、 CPLD 的各個(gè)控制函數(shù)。 3vecs.asm：包含定時(shí)器中斷的中斷向量表。 4link.cmd：聲明了系統(tǒng)的存儲(chǔ)器配置與程序各段的連接關(guān)系。 Ø 程序流程圖六、實(shí)驗(yàn)準(zhǔn)備： 1將 DSP 仿真器與計(jì)算機(jī)連接好； 2將 DSP 仿真器的 JTAG插頭與 SEED-DEC6713 單元的 J2 相連接； 3打開 SEED-DEC6713 的電源。觀察 SEED-DTK_MBoard單元的5V，3.3V，15V， 15V 的電源指示燈以及 SEED_DEC6713的電源指示燈 D1、 D3 是否均亮；若有不亮的，請(qǐng)斷開電源，檢查電源。 七、實(shí)驗(yàn)步驟： 1打開 CCS，進(jìn)入 CCS 的操作

5、環(huán)境。 2裝入 QDMA.pjt 工程文件。3打開 main.c 程序，運(yùn)行并下載程序。4. 設(shè)置斷點(diǎn)，打開0x20000和0x21000開始的存儲(chǔ)空間，運(yùn)行程序。5. 觀察相關(guān)存儲(chǔ)單元值的變化，驗(yàn)證QDMA相關(guān)原理。大家可以通過設(shè)置不同QDMA_S_OPT寄存器的值來觀察其他的數(shù)據(jù)搬移效果實(shí)驗(yàn)七 定時(shí)器控制實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康模?1了解 TMS320VC6713 的定時(shí)器； 2熟悉定時(shí)器各寄存器的配置； 3掌握 TMS320VC6713 的中斷結(jié)構(gòu)和對(duì)中斷的處理流程； 4學(xué)會(huì) C 語言中斷程序設(shè)計(jì)，以及運(yùn)用中斷程序控制程序流程 二、實(shí)驗(yàn)內(nèi)容： 1系統(tǒng)初始化； 2定時(shí)器中斷初始化； 三、實(shí)驗(yàn)背景知

6、識(shí)： TMS320C6713 片內(nèi)集成了2 個(gè)32BIT 的通用TIMER，TIMER的原理框如下圖。這些時(shí)鐘有兩種信號(hào)模式，可以用內(nèi)部或外部時(shí)鐘源做為時(shí)鐘計(jì)數(shù)。這些時(shí)鐘有兩個(gè)PIN腳：輸入和輸出 PIN腳，可以用做時(shí)鐘輸入和時(shí)鐘輸出；也可以用做 GPIO。在 SEED-DEC6713 中，2 個(gè) TIMER配置為： z TIMER0 配置為外部擴(kuò)展空間或內(nèi)部使用； z TIMER1 配置為外部擴(kuò)展空間或內(nèi)部使用； 本實(shí)驗(yàn)采用的定時(shí)器是 TIMER1。四、實(shí)驗(yàn)要求： 通過本實(shí)驗(yàn)，熟悉中斷的結(jié)構(gòu)及用中斷程序控制程序流程，掌握定時(shí)器的應(yīng)用。 五、實(shí)驗(yàn)程序功能與結(jié)構(gòu)說明： Ø LED實(shí)驗(yàn)包

7、含文件 1DEC6713_Timer.c：實(shí)驗(yàn)的主程序，包含了系統(tǒng)初始化，定時(shí)器中斷初始化，定時(shí)器中斷程序等。 2DEC6713.c：對(duì) SEED-DEC6713 各項(xiàng)資源操作的函數(shù)集，主要包含系統(tǒng)初始化函數(shù)，對(duì) CPLD 的各個(gè)控制函數(shù)。 3vecs.asm: 包含定時(shí)器中斷的中斷向量表。 4SEED_DEC6713.cmd: 聲明了系統(tǒng)的存儲(chǔ)器配置與程序各段的連接關(guān)系。 5DEC6713.gel：系統(tǒng)初始化程序 Ø 程序流程圖Main 程序流程圖定時(shí)器中斷流程圖六、實(shí)驗(yàn)準(zhǔn)備： 首先將光盤下03. Examples of Program 04. SEED_DTK-EPD實(shí)驗(yàn)程序目錄

8、下的3.2.7 Timer的文件夾拷貝到 D：盤根目錄下。 1將 DSP 仿真器與計(jì)算機(jī)連接好； 2將 DSP 仿真器的 JTAG插頭與 SEED-DEC6713 單元的 J2 相連接； 3打開 SEED-DTK6713 的電源。觀察 SEED-DTK_MBoard 單元的5V，3.3V，15V，15V 的電源指示燈以及 SEED_DEC6713 的電源指示燈 D1、D3 是否均亮；若有不亮的，請(qǐng)斷開電源，檢查電源。 七、實(shí)驗(yàn)步驟： 1打開 CCS，進(jìn)入 CCS 的操作環(huán)境。 2裝入 time.pjt 工程文件， 添加 DEC6713.gel 文件。 3裝載 time.out 文件，進(jìn)行調(diào)試。

9、 4打開 DEC6713_Timer.c，在程序的第 163行“TimerEventHandler();”處設(shè)置斷點(diǎn)。5運(yùn)行程序，程序會(huì)停在斷點(diǎn)處，表明已進(jìn)入定時(shí)器中斷。此時(shí)觀察 CCS 下方的“Stdout”窗口，會(huì)看到“Count：1”。繼續(xù)運(yùn)行程序，程序每次都會(huì)停在斷點(diǎn)處，連續(xù)進(jìn)入中斷 60次后，退出主程序。如下圖所示：提示：實(shí)驗(yàn)者可根據(jù)自己的需要改變周期寄存器的值，從而控制每次進(jìn)中斷的時(shí)間。 實(shí)驗(yàn)八 PLL鎖相環(huán)實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康模?1了解 TMS320VC6713 的PLL鎖相環(huán)； 2熟悉鎖相環(huán)各寄存器的配置；3掌握鎖相環(huán)初始化的過程操作 二、實(shí)驗(yàn)內(nèi)容： 1.系統(tǒng)初始化2.鎖相環(huán)初始化

10、3.改變鎖相環(huán)的相關(guān)寄存器的值觀察實(shí)驗(yàn)結(jié)果的變化情況三、實(shí)驗(yàn)背景知識(shí)： 1.鎖相環(huán)由鎖相環(huán)乘法器(PLLM)、分頻器(OSCDIV1、D0、D1、D2、D3)和復(fù)位控制器等部分組成，可通過軟件進(jìn)行配置，見圖8-1。鎖相環(huán)的輸入?yún)⒖紩r(shí)鐘為來自CLKIN引腳的外部晶體振蕩器的輸入信號(hào)(CLKMODE0 = 1)，通過使用可配置的乘法器和分頻器，在DSP內(nèi)部，鎖相環(huán)可靈活方便地修改輸入的時(shí)鐘信號(hào)，最后生成的時(shí)鐘被傳送到DSP內(nèi)核、外圍設(shè)備和其它的DSP內(nèi)部模塊 2.鎖相環(huán)模式(PLLEN=1)，當(dāng)系統(tǒng)要使用分頻器D0和乘法器的時(shí)候，進(jìn)行此初始化過程。 在PLLCSR寄存器中，設(shè)置PLLEN=0(禁用

11、模式) 等待最慢的PLLOUT信號(hào)或者參考時(shí)鐘源(CLKIN)四個(gè)周期 在PLLCSR寄存器中，設(shè)置PLLRST=1(PLL被復(fù)位) 如果有必要，對(duì)PLLDIV0和PLLM編程 如果有必要，對(duì)PLLDIV1-n編程，必須執(zhí)行此操作來使分頻器更新比例系數(shù) 等待鎖相環(huán)正確地復(fù)位 在PLLCSR寄存器中，設(shè)置PLLRST=0，使鎖相環(huán)退出復(fù)位狀態(tài) 等待鎖相環(huán)鎖定 在PLLCSR寄存器中，設(shè)置PLLEN=1來使能鎖相環(huán)模式四、實(shí)驗(yàn)要求： 通過本實(shí)驗(yàn)，熟悉鎖相環(huán)的結(jié)構(gòu)和功能及初始化過程中相關(guān)寄存器的配置，掌握鎖相環(huán)的應(yīng)用。五、實(shí)驗(yàn)程序功能與結(jié)構(gòu)說明： 實(shí)驗(yàn)中通過軟件對(duì)鎖相環(huán)和鎖相環(huán)控制寄存器進(jìn)行初始化，通過對(duì)鎖相環(huán)和其相關(guān)寄存器的正確配置，產(chǎn)生DSP各個(gè)模塊或者外圍設(shè)備所需要的時(shí)鐘信號(hào)。六、實(shí)驗(yàn)準(zhǔn)備： 1將 DSP 仿真器與計(jì)算機(jī)連接好； 2將 DSP 仿真器的 JTAG插頭與 SEED-DEC6713 單元的 J2 相連接； 3打開 SEED-DTK6713 的電源。觀察 SEED-DTK_MBoard 單元的