硬件系統(tǒng)設計原理-作業(yè)3

1、2. 一個CPU的部分數(shù)據(jù)通路如圖所示。Wa和Wb是分別寫入寄存器 A、B的控制信號。Wa和Wb能否包含在一條微指令中？為什么？如果將 Wa和Wb包含在一條微指令中，要采取一些什么樣的措施？Wa3126252120161511106500RiR2R3ADD讀寄存器號1讀寄存器號2讀寄存器號3讀寄存器號4讀寫地址寫數(shù)據(jù)M讀命令字讀出 數(shù)據(jù)寄存器堆PCIRW讀寫地址寫數(shù)據(jù) M讀出數(shù)據(jù)讀寫命令字* IR31讀寄存器號1寄存器號1讀寄存器號2寄 薦出數(shù)據(jù)寫寄存器號囂寄存器號2寫寄存器數(shù)堆出數(shù)據(jù)25-2120-1615-115-0ALUop解答：若不采取相應措施， Wa和Wb 一般不能簡單地放在一條微指

2、令中。因為寄存器B要想正確接收數(shù)據(jù)。它的控制信號 Wb不能來的太早，也不能太晚，要在運算器ALU運算完畢后，且輸出信號已穩(wěn)定后才能出現(xiàn)。如果要將 Wa和Wb包含在一條微指令中，可將 Wb與一個節(jié)拍信號相與。這個節(jié)拍信號應該出現(xiàn)在 微周期的后半部分，留出足夠的時間保證運算器運算完畢后，且輸出信號已穩(wěn)定，這樣就能保證結果正確。11 .設有程序計數(shù)器 PC、運算器ALU、寄存器堆、數(shù)據(jù)選擇門Mux、存儲器M、指令寄存器IR可供選用。試完成能執(zhí)行 ADD R1, R2, R3 ; R1+R2 R3指令的各功能部件間數(shù)據(jù)通路的連接。其中： MR : 存儲器讀；IRW:寫指令寄存器。 ADD R 1, R

3、2, R3的指令格式如下：寄存器號1出數(shù)據(jù)寄存器號2出數(shù)據(jù)解答:12 .某計算機CPU內(nèi)部為雙總線結構，所有的數(shù)據(jù)傳送都通過ALU。ALU具有下列功能:F=A ; F=B; F=A+1 ; F=B+1 ; F=A-1 ; F=B-1CPU結構如圖所示:圖中Y為暫存器；PC為程序計數(shù)器；AR與DR分別為存儲器地址與數(shù)據(jù)寄存器；IR為指令寄存器。寫出轉(zhuǎn)子指令(JSR)的取指和執(zhí)行的微操作序列。JSR指令占兩個字，第一個字是指令操作碼，第二個字是子程序入口地址，返回地址保存在堆棧中，堆棧指針始終指向棧頂。解答：F=B, F Y13 .現(xiàn)有四條機器指令，其操作碼分別為MOV(OP)=00 , ADD(

4、OP)=01 , COM(OP)=10 , ADT(OP)=11 。根據(jù)數(shù)據(jù)通路，微程序流程圖設計如圖所示。其中P1測試指令類型，測試條件是指令操作碼；P2測試(a+b+c)是否大于9,測試條件是進位標志 Cj；部分操作硬件自行完成：PC AR, PC+1 PC。(1)請為微程序流程圖中每條微指令分配當前微地址與下一微地址；(2)寫出微地址的轉(zhuǎn)移邏輯；(3)畫出微程序在CM中的存放與轉(zhuǎn)移示意。解答：方法1:隱式微地址(1)如圖所示:12H(2)微地址轉(zhuǎn)移邏輯：若CM=32個單元，則微地址為5位(log232=5)?？紤]到微程序有 Pi和P2兩個分支，以及順序執(zhí)行和無條件轉(zhuǎn)，所以測試字段設為2位

5、。其中:JP = 00,JP = 01,JP = 10,JP = 11,順序執(zhí)行，微地址寄存器加 1給出下條微指令地址；控制字段給出高 3位地址，低2位由OP斷定；控制字段給出高 4位地址，低1位由Cj斷定；無條件轉(zhuǎn)，控制字段給出 5位地址，即全部轉(zhuǎn)移地址。(3)微程序在CM中的存放與轉(zhuǎn)移示意圖:JPJP（MOV 入 口）00H（ADD 入 口）01H（COM 入口）02H（ADT 入 口）03H04H 05H 06H 07H 08H 09H 0AH 0BH 0CH 0DH04H11OP=00<-OP=011OP=10 VOP=11Cj=0 .Cj=1 k 06H1108H110AH11

6、rsrd0012H11rs+ rdrd0012H117Srd0012H11R2+ R1R200R2+ R3R2001000*10方法2:顯式微地址10H16H1111H12H1112HPC MAR0013HPC+1 PC0014HM IR0015H000*0116HR2 R3R20017H12H11(1)如圖所示:12H(2)微地址轉(zhuǎn)移邏輯：若CM=32個單元，則下址字段為 5位(log232=5)?？紤]到微程序有 Pi和P2兩個分支，以及順序執(zhí)行和無條件轉(zhuǎn)，所以測試字段設為2位。其中：JP = 00,順序執(zhí)行，下址字段給出下條微指令地址；JP = 01,下址字段給出高 3位地址，低2位由OP斷定；JP = 10,下址字段給出高 4位地址，低1位由Cj斷定。(3)微程序在CM中的存放與轉(zhuǎn)移示意圖：JP 下址（MOV 入 口）00H（ADD 入 口）01H（COM 入 口）02H（ADT 入 口）03H04H 05H 10H 11H 12H 13H 14H 15Hrsrd0012HOP=00*rs+ rdrd0012HOp=oiop=