Candence課程設(shè)計——2位數(shù)值比較器解析

1、集成電路設(shè)計論文論文題目：2位數(shù)值比較器姓 名：陳英文學(xué) 號：1020630126學(xué) 院：機(jī)械與電子工程學(xué)院專 業(yè)：電子科學(xué)與技術(shù)班 級：10206301指導(dǎo)教師：蔡老師、課程實(shí)驗(yàn)設(shè)計目的本次課程設(shè)計把重點(diǎn)放在電路的設(shè)計、制作和仿真上， 熟悉在UNIX系統(tǒng)下Candencce軟件的使用，掌握電路原理 圖的輸入和編輯及電路的仿真。在數(shù)字系統(tǒng)中，特別是在計算機(jī)中都需具有運(yùn)算功能，一種簡單的運(yùn)算就是比較兩個數(shù)A和B的大小。用以對兩數(shù)A、B的大小或是否相等進(jìn)行比較的邏輯電路稱為數(shù)值比較 器。比較結(jié)果有AB、AB)、 丫(AB )Y (A 二B )Y(AB)Y(A=B)Y(AB) )=ABY CA.B)

2、 =BFA B1X100A1 B0100A1 = B1A0 B = (A1B1) + ( A 仁 B1)(A0B0)FAB = (A1B1) + ( A 仁 B1)(A0B三、實(shí)驗(yàn)步驟1.畫原理圖及創(chuàng)建符號1.1調(diào)用cadence軟件進(jìn)入 UNIX 系統(tǒng)后，輸入 icfb 命令調(diào)用 cade nee 軟件。此時會彈出 CIW 窗口（命令解釋窗口），如下圖所示：jh 曠一 一丄-User Prefere nces UndoLimit 可修改撤消次數(shù)。）8m-Stretch 的快捷鍵9del-Delete 的快捷鍵1.4創(chuàng)建符號（封裝）在需要建立 Symbol 的原理圖中，點(diǎn)擊 DesignCre

3、ate CellviewFrom Cellview 彈出 Cell From Cellview 窗口，如下圖所示:圖中 Library Name 和 Cell Name 會自動填寫為我們所要創(chuàng)建符號的原 理圖名。點(diǎn)擊 OK,彈出 Symbol Generation Option 窗口，如下圖所示:Symbol Generation OptionsOK Cancel瑪）ply電路中各個管腳會分別出現(xiàn)在對話框Pin Specifications 所規(guī)定的 LeftPin s、RightPi ns、Top Pins 和 Bottom Pi ns 中。設(shè)置完成后單擊 OK，系統(tǒng)會生成并顯示一個長方形的

4、 Symbol 符號，通過修改，我們可以創(chuàng)建非門、與門、或門、或非門、1 位數(shù)值比較器、2 位數(shù)值比較器的HelpCeil NameOUView riamesymbolRight PinsTop PinsBottom HnsUToAttributesUstListUstUslHari/SaveEdit AttributesBn S卩ecmcationsUtorar/ NameLeft PinsEdit LabelsEdit Properties1.5前仿1.5.1設(shè)置分析環(huán)境在原理圖編輯窗口下，仿真之前必須先對分析環(huán)境進(jìn)行設(shè)置。點(diǎn)擊Tools- AnalogEnvironment，首先我們要設(shè)

5、置模型庫文件的路徑，點(diǎn)擊SetupModel librarie將庫路徑設(shè)為/mnt/hgfs/D/lib/csmoc/csmcof/models/s05mixddst02v23.scs,將Section設(shè)為tt,如下圖所示：1.5.2外加激勵在4個輸入端外加4個5v的激勵，并都接地1.5.3選擇分析類型點(diǎn)擊AnalysesChoose,可以選擇分析類型， 這里我們選 擇Tran（暫態(tài)） 分析， 參數(shù)設(shè)置如下圖所示， 我們同樣也可 以選擇de（直流）、ac（交流）、noise（噪聲）等作為我們的 分析對象0KCancelDefaultsApplyqpsp1.5.4選擇輸出信號保存點(diǎn)擊Output

6、sSave All，可選擇輸出，輸出信號選擇allpub，器件電流選擇all。這樣我們可以有選擇性的得到我 們需要最后看到的信號。1.5.5產(chǎn)生列表點(diǎn)擊SimulationNetlist and Run可進(jìn)行仿真，點(diǎn)擊后會彈出Welcome to Spectre窗口，點(diǎn)擊OK就開始仿真了，如果提示有錯誤，就需要修改原理圖。通常這樣我們無法看到網(wǎng)絡(luò)表，此時我們可以點(diǎn)擊Netlistcreate產(chǎn)生網(wǎng)絡(luò)表，我們在這里可以看到各個元器件及參數(shù)。注意：每次修改原理圖都必須檢查并保存、產(chǎn)生Netlist，然 Irany (icxzacnoisexfsensdem ate hsthenvlppsspacp

7、noisepxfPSPqpssqpacqpnoiseqpxfAnalysis后再運(yùn)行。1.5.6查看結(jié)果點(diǎn)擊ResultsDirect PlotTransient Signal可查看想看的信號，如點(diǎn)擊輸入端和輸出端，再按下Esc，我們就可看到輸入與輸出的信號了。如下圖所示：四、實(shí)驗(yàn)小結(jié)在實(shí)驗(yàn)室呆了1天半左右的時間，由于平時Candence實(shí)驗(yàn)沒怎么認(rèn)真做，所以開始那一天，做的很辛苦，很多東西都 不懂，上午基本就學(xué)會了建工程和文件，然后畫原理圖，畫 的原理圖也經(jīng)常編譯時出錯，原理圖畫了又畫，當(dāng)時就覺得 很煩；下午，開始仿真，由于對仿真也不熟悉，就不斷的問 同學(xué)、老師，但效果還是不怎么好，自己理解到才能真正做 好；晚上繼續(xù)做，發(fā)現(xiàn)了下午沒仿真出來的原因，原來是或 門電路圖畫錯，于是重新修改，時間關(guān)系，沒做完；第二天 上午繼續(xù)前一天的圖，終于成功仿真出波形。通過這次實(shí)驗(yàn)，讓我認(rèn)識到堅持的重要性，第一天看著 別人都做出了幾個仿真圖，而我的還沒出