cmos模擬集成電路設(shè)計(jì)-實(shí)驗(yàn)報(bào)告

1、北 京 郵 電 大 學(xué)實(shí) 驗(yàn) 報(bào) 告實(shí)驗(yàn)題目： cmos模擬集成電路實(shí)驗(yàn) 姓 名： 何明樞 班 級： 2021211207 班內(nèi)序號： 19 學(xué) 號： 2021211007 指導(dǎo)老師： 韓可 日 期： 2021 年 1 月 16 日 星期六目錄實(shí)驗(yàn)一:共源級放大器性能分析1一、實(shí)驗(yàn)?zāi)康?二、實(shí)驗(yàn)內(nèi)容1三、實(shí)驗(yàn)結(jié)果1四、實(shí)驗(yàn)結(jié)果分析3實(shí)驗(yàn)二:差分放大器設(shè)計(jì)4一、實(shí)驗(yàn)?zāi)康?二、實(shí)驗(yàn)要求4三、實(shí)驗(yàn)原理4四、實(shí)驗(yàn)結(jié)果5五、思考題6實(shí)驗(yàn)三：電流源負(fù)載差分放大器設(shè)計(jì)7一、實(shí)驗(yàn)?zāi)康?二、實(shí)驗(yàn)內(nèi)容7三、差分放大器的設(shè)計(jì)方法7四、實(shí)驗(yàn)原理7五、實(shí)驗(yàn)結(jié)果9六、實(shí)驗(yàn)分析10實(shí)驗(yàn)五：共源共柵電流鏡設(shè)計(jì)11一、實(shí)驗(yàn)?zāi)康?/p>

2、11二、實(shí)驗(yàn)題目及要求11三、實(shí)驗(yàn)內(nèi)容11四、實(shí)驗(yàn)原理11五、實(shí)驗(yàn)結(jié)果15六、電路工作狀態(tài)分析15實(shí)驗(yàn)六：兩級運(yùn)算放大器設(shè)計(jì)17一、實(shí)驗(yàn)?zāi)康?7二、實(shí)驗(yàn)要求17三、實(shí)驗(yàn)內(nèi)容17四、實(shí)驗(yàn)原理21五、實(shí)驗(yàn)結(jié)果23六、思考題24七、實(shí)驗(yàn)結(jié)果分析24實(shí)驗(yàn)總結(jié)與體會26一、實(shí)驗(yàn)中遇到的的問題26二、實(shí)驗(yàn)體會26三、對課程的一些建議27實(shí)驗(yàn)一:共源級放大器性能分析一、實(shí)驗(yàn)?zāi)康?、掌握synopsys軟件啟動和電路原理圖schematic設(shè)計(jì)輸入方法；2、掌握使用synopsys電路仿真軟件custom designer對原理圖進(jìn)行電路特性仿真；3、輸入共源級放大器電路并對其進(jìn)行DC、AC分析，繪制曲線；4

3、、深入理解共源級放大器的工作原理以及mos管參數(shù)的改變對放大器性能的影響二、實(shí)驗(yàn)內(nèi)容1、啟動synopsys，建立庫及Cellview文件。2、輸入共源級放大器電路圖。3、設(shè)置仿真環(huán)境。4、仿真并查看仿真結(jié)果，繪制曲線。三、實(shí)驗(yàn)結(jié)果1、實(shí)驗(yàn)電路圖2、幅頻特性曲線電阻為1k時(shí)電阻為10k時(shí)四、實(shí)驗(yàn)結(jié)果分析1、器件參數(shù)： NMOS管的寬長比為10，柵源之間所接電容1pF，電阻Rd=10K。NMOS管的寬長比為10，柵源之間所接電容1pF，電阻Rd=10K。2、實(shí)驗(yàn)結(jié)果：輸入交流電源電壓為1.2V，所得增益為12dB。由仿真結(jié)果有：gm=496u，R=10k，所以增益Av=496*10/1000=4

4、、96=13、91 dB可見，實(shí)際增益大于理論增益。實(shí)驗(yàn)二:差分放大器設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、掌握差分放大器的設(shè)計(jì)方法；2、掌握差分放大器的調(diào)試與性能指標(biāo)的測試方法。二、實(shí)驗(yàn)要求1、確定放大電路；2、確定靜態(tài)工作點(diǎn)Q；3、確定電路其他參數(shù)；4、手工計(jì)算場效應(yīng)管的直流轉(zhuǎn)移特性曲線，并將特性曲線描繪在方格紙上，在曲線上確定出MOS管的飽和區(qū)，確定輸入電壓、輸出電壓的范圍；5、電壓放大倍數(shù)大于20dB，盡量增大GBW，設(shè)計(jì)差分放大器；6、對所設(shè)計(jì)電路調(diào)試；7、對電路性能指標(biāo)進(jìn)行測試仿真，并對測量結(jié)果進(jìn)行驗(yàn)算和誤差分析。三、實(shí)驗(yàn)原理平衡態(tài)下的小信號差動電壓增益AV為： 1= 2= =nCOX(W/L)四、

5、實(shí)驗(yàn)結(jié)果1、電路圖2、幅頻特性曲線3、MOS管寬長比和電阻大小變化對應(yīng)的放大倍數(shù)放大倍數(shù)Av/dBMOS管溝道寬長比101520304060電阻R/20k15.616.416.817.317.71830k1919.820.220.821.121.440k21.422.222.623.123.423.8改變W/L和柵極電阻，可以看到，R一定時(shí)，隨著W/L增加，增益增加，W/L一定時(shí)，隨著R的增加，增益也增加。但從仿真特性曲線我們可以知道，這會限制帶寬，所以在增大溝道寬長比的時(shí)候，要注意帶寬是否滿足條件。隨著W/L增大時(shí)，帶寬會下降。為保證帶寬， 選取W/L=60，R=30k的情況下的數(shù)值，最終實(shí)

6、現(xiàn)了帶寬約為200MHz-300MHZ，可以符合系統(tǒng)的功能特性。五、思考題根據(jù)計(jì)算公式，為什么不能直接增大R實(shí)現(xiàn)放大倍數(shù)的增大？答： 假設(shè)直接增加Rd，那么Vd會增加，增加過程中會限制最大電壓擺幅；如果VDDVd=VinVTH，那MOS管處于線性區(qū)的邊緣，此時(shí)僅允許非常小的輸出電壓擺幅。即電路不工作。此外，RD增大還會導(dǎo)致輸出結(jié)點(diǎn)的時(shí)間常數(shù)更大。實(shí)驗(yàn)三：電流源負(fù)載差分放大器設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?.掌握電流源負(fù)載差分放大器的設(shè)計(jì)方法；2.掌握差分放大器的調(diào)試與性能指標(biāo)的測試方法。二、實(shí)驗(yàn)內(nèi)容1.設(shè)計(jì)差分放大器，電壓放大倍數(shù)大于30dB；2.對所涉及的電路進(jìn)行設(shè)計(jì)、調(diào)試；3.對電路性能指標(biāo)進(jìn)行測試仿真

7、，并對測量結(jié)果進(jìn)行驗(yàn)算和誤差分析。三、差分放大器的設(shè)計(jì)方法1、確定放大電路選擇場效應(yīng)管2、手工計(jì)算場效應(yīng)管的直流轉(zhuǎn)移特性曲線，并將特性曲線描繪在方格紙上，在曲線上確定出MOS管的飽和區(qū)，確定輸入電壓、輸出電壓的范圍。3、確定靜態(tài)工作點(diǎn)Q。4、確定電路中的其他參數(shù)。5、調(diào)整靜態(tài)工作點(diǎn)：可以修改場效應(yīng)管的W。四、實(shí)驗(yàn)原理 電流鏡負(fù)載的差分對傳統(tǒng)運(yùn)算放大器的輸入級一般都采用電流鏡負(fù)載的差分對。如上圖所示。NMOS器件M1和M2作為差分對管，P溝道器件M4，M5組成電流源負(fù)載。電流0I 提供差分放大器的工作電流。如果M4和M5相匹配，那么M1電流的大小就決定了M4電流的大小。這個(gè)電流將鏡像到

8、M5。如果VGS1=VGS2，那么Ml和M2的電流相同。這樣由M5通過M2的電流將等于是IOUT為零時(shí)M2所需要的電流。如果VGS1>VGS2，由于I0=ID1+ID2，ID1相對ID2要增加。ID1的增加意味著ID4和ID5也增大。但是，當(dāng)VGS1變的比VGS2大時(shí)，ID2應(yīng)小。因此要使電路平衡，IOUT必須為正。輸出電流IOUT等于差分對管的差值，其最大值為I0。這樣就使差分放大器的差分輸出信號轉(zhuǎn)換成單端輸出信號。反之如果VGS1<VGS2，將變成負(fù)。假設(shè)M1和M2差分對總工作在飽和狀態(tài)，那么可推導(dǎo)出其大信號特性。描述大信號性能的相應(yīng)關(guān)系如下：式(7-1)中，VID表示差分輸入

9、電壓。上面假設(shè)了M1 和M2 相匹配。將式(7-1)代入(7-2)中得到一個(gè)二次方程，可得出解。上圖是歸一化的M1 的漏電流與歸一化差分輸入電壓的關(guān)系曲線，也即是CMOS差分放大器的大信號轉(zhuǎn)移特性曲線。該放大器的小信號特性參數(shù)等效跨導(dǎo)從圖2可以看出，在平衡條件下，M2和M5的輸出電阻分別為：于是該放大器的電壓增益為：五、實(shí)驗(yàn)結(jié)果1、電路圖2、幅頻特性曲線3、不同電路元件對電路放大參數(shù)的影響放大倍數(shù)Av/dBNMOS溝道長寬比W/L500550600650PMOS溝道長寬比W/L7030.4630.6530.9131.138030.9731.2531.5031.72

10、9031.3631.6431.8832.10根據(jù)表中數(shù)據(jù)可以分析出，隨著溝道長寬比的增加，電路的放大倍數(shù)會隨之增加，但是根據(jù)實(shí)驗(yàn)中出現(xiàn)的問題看，其有效帶寬會隨著溝道長寬比的增加而減小，所以要和里控制長寬比，并且選擇適宜的電阻方可滿足設(shè)計(jì)的要求。六、實(shí)驗(yàn)分析本次實(shí)驗(yàn)是在實(shí)驗(yàn)二的根底上進(jìn)行修改調(diào)試的，電壓理論增益為33.3dB，電壓的理論增益公式為電源電壓的設(shè)計(jì)需要適宜的范圍，既不能太小，也不能太大。過小會使得場效應(yīng)管不能進(jìn)入到飽和區(qū)，過大會使得此放大器的輸出擺幅過小，我們的電路設(shè)計(jì)中選擇電源電壓為5V，可以滿足實(shí)驗(yàn)要求。實(shí)驗(yàn)五：共源共柵電流鏡設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康氖煜ぼ浖褂茫私釩adence軟件的

11、設(shè)計(jì)過程。掌握電流鏡的相關(guān)知識和技術(shù)，設(shè)計(jì)集成電路實(shí)現(xiàn)所給要求。二、實(shí)驗(yàn)題目及要求1、實(shí)驗(yàn)設(shè)計(jì)題目低輸出電壓高輸出電阻的電流鏡設(shè)計(jì)。包括根本共源共柵電流鏡設(shè)計(jì)和低壓共源共柵電流鏡設(shè)計(jì)。2、實(shí)驗(yàn)設(shè)計(jì)要求：1、電流比 1:1；2、輸出電壓最小值0.5V；3、輸出電流變化范圍5100UA三、實(shí)驗(yàn)內(nèi)容共源共柵電流鏡根本參數(shù)確定四、實(shí)驗(yàn)原理其中：每個(gè)MOSFET的襯底都接地，W/L1=W/L2；W、L3=(W/L)4通過大信號直流工作點(diǎn)分析和小信號等效電路分析，可以知道該電路的特點(diǎn)如下：1小信號輸入電阻低1/gm12輸入端工作電壓低3小信號輸出電阻高4輸出端最小工作電壓低 1、設(shè)計(jì)變量初始估算1 確定(

12、W/L)1、W/L2為了計(jì)算設(shè)計(jì)變量，我們有必要了解電路MOSFET的工作狀態(tài)，為了使輸出端最小工作電壓小于0.5V, 令：MN3管工作于臨界飽和區(qū)即：=0.5V，而MN1、MN2管隨著輸入電流從5UA變到100UA的過程中先工作在過飽和區(qū)最終工作在臨界飽和區(qū)，同時(shí)令：當(dāng)MN1、MN2工作在臨界飽和區(qū)時(shí)。為了使MN1、MN2工作在飽和區(qū)，那么必須：(以MN2為例計(jì)算),為了后面HSPICE仿真時(shí)能夠深刻地體會到調(diào)整W/L的必要性,這里?。?W/L)1=(W/L)2=27。2 確定(W/L)3、W/L4從MN3管的角度來考慮問題，當(dāng)100UA時(shí)，為了使MN2管工作在臨界飽和區(qū)，的電壓降不可以過大

13、，即：又MN3管工作于臨界飽和區(qū)，那么：為了后面HSPICE仿真時(shí)能夠深刻地體會到調(diào)整W/L的必要性,這里就?。?W/L)3=(W/L)4=27。3確定(W/L)B為了節(jié)省面積，和設(shè)計(jì)的方便，取(W/L)B=14確定IB在確定IB前要先計(jì)算,根據(jù)襯偏效應(yīng)可以得到:因?yàn)镸N3工作在臨界飽和區(qū)，所以：又MNB管工作于MOS二極管狀態(tài)：5確定溝道長度L對溝道長度的約束有：1一定的下，要使較大，那么要取較小的值，即L要取較大的值。2短溝效應(yīng)，要求L取較大的值。3溝道調(diào)制效應(yīng)，要求L取較大的值。4匹配性，要求L取較大的值。5可生產(chǎn)性，要求L取較規(guī)整的值。6寄生性，要求L取較小的值。7最小的幅員面積，要求

14、L取的較小的值。8工業(yè)界的經(jīng)驗(yàn)要求：L>=5倍的特征尺寸。綜上所述，幅員設(shè)計(jì)中取2、 驗(yàn)證直流工作點(diǎn)MNB：二極管連接確保它工作于飽和區(qū)。MN3：工作于臨界飽和工作區(qū)。MN1、MN2：當(dāng),它們工作于臨界飽和區(qū)；當(dāng)減小時(shí)，減小且增大，使它 們工作在過飽和區(qū)。MN4：要使MN4管工作于飽和區(qū)，那么：而,顯然上式成立。即MN4工作于飽和區(qū)。五、實(shí)驗(yàn)結(jié)果1、電路圖六、電路工作狀態(tài)分析從圖中可以看出MOS管的工作參數(shù)分別為MOS1MOS2MOS3MOS4Id0.829422m0.831468m0.834463m0.834463mVgs0.568761v0.5421750.553177v0.5531

15、77vVds0.225451v2.90201v0.354312v0.354312v從數(shù)據(jù)中可以看出MOS管1/3/4分別工作在臨界飽和狀態(tài)，2工作在飽和狀態(tài)，滿足實(shí)驗(yàn)的要求。實(shí)驗(yàn)六：兩級運(yùn)算放大器設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康氖煜ぼ浖氖褂?，了解synopsys軟件的設(shè)計(jì)過程。掌握電流鏡的相關(guān)知識和技術(shù)，設(shè)計(jì)集成電路實(shí)現(xiàn)所給要求。二、實(shí)驗(yàn)要求 單級放大器輸出對管產(chǎn)生的小信號電流直接流過輸出電阻，因此單級電路的增益被抑制在輸出對管的跨導(dǎo)與輸出阻抗的乘積。在單級放大器中，增益是與輸出擺幅相矛盾的。要想得到大的增益我們可以采用共源共柵結(jié)果來極大的提高出阻抗的值，但是共源共柵中堆疊的MOS管不可防止的減少了輸入電壓

16、的范圍。因?yàn)槎嘁粚庸茏又辽僭黾右粋€(gè)對管子的過驅(qū)動電壓。這樣在共源共柵結(jié)構(gòu)的增益與輸出電壓矛盾。為了緩解這種矛盾引入兩級運(yùn)放，在兩級運(yùn)放中將這兩個(gè)點(diǎn)在不同級實(shí)現(xiàn)。如本設(shè)計(jì)中的兩級運(yùn)放，大的增益靠第一級與第二級級聯(lián)而組成，而大的輸出電壓范圍靠第二級的共源放大器來獲得。設(shè)計(jì)一個(gè)COMS兩級放大電路，滿足以下指標(biāo)：AV=5000V/V74dB VDD=2.5V VSS=-2.5VGB=5MHz CL=5pf SR>10V/us 相位裕度=60度VOUT范圍=-2,2V ICMR=-12V Pdiss<=2mW三、實(shí)驗(yàn)內(nèi)容確定電路的拓?fù)浣Y(jié)構(gòu)： 圖中有多個(gè)電流鏡結(jié)構(gòu)，M5,M8組成電流鏡，流過

17、M1的電流與流過M2電流ID1,2=ID3,4=1/2*ID5，同時(shí)M3，M4組成電流鏡結(jié)構(gòu)，如果M3和M4管對稱，那么相同的結(jié)構(gòu)使得在x，y兩點(diǎn)的電壓在Vin的共模輸入范圍內(nèi)不隨著Vin的變化而變化，為第二極放大器提供了恒定的電壓和電流。圖1所示，Cc為引入的米勒補(bǔ)償電容。利用表1、表2中的參數(shù)計(jì)算得到第一級差分放大器的電壓增益為：第二極共源放大器的電壓增益為所以二級放大器的總的電壓增益為相位裕量有要求60°的相位裕量，假設(shè)RHP零點(diǎn)高于10GB以上所以 即 由于要求的相位裕量，所以可得到=2.2pF因此由補(bǔ)償電容最小值2.2pF，為了獲得足夠的相位裕量我們可以選定Cc=3pF考慮

18、共模輸入范圍：在最大輸入情況下，考慮M1處在飽和區(qū)，有 4在最小輸入情況下，考慮M5處在飽和區(qū)，有 5而電路的一些根本指標(biāo)有 6 7GB是單位增益帶寬P1是3DB帶寬GB= 8 9CMR: 正的CMR (10) 負(fù)的CMR (12)由電路的壓擺率得到=(3*10-12)()10*106)=30A(為了一定的裕度，我們?nèi)　?那么可以得到，下面用ICMR的要求計(jì)算(W/L)311/1所以有=11/1由，GB=5MHz，我們可以得到即可以得到 用負(fù)ICMR公式計(jì)算由式12我們可以得到下式如果的值小于100mv，可能要求相當(dāng)大的，如果小于0，那么ICMR的設(shè)計(jì)要求那么可能太過苛刻，因此，我們可以減小或

19、者增大來解決這個(gè)問題，我們?yōu)榱肆粢欢ǖ挠喽任覀兊扔?1.1V為下限值進(jìn)行計(jì)算那么可以得到的進(jìn)而推出即有為了得到60°的相位裕量，的值近似起碼是輸入級跨導(dǎo)的10倍allen書p.211例6.2-1，我們設(shè)，為了到達(dá)第一級電流鏡負(fù)載M3和M4的正確鏡像，要求，圖中x，y點(diǎn)電位相同我們可以得到進(jìn)而由我們可以得到直流電流同樣由電流鏡原理，我們可以得到四、實(shí)驗(yàn)原理電路結(jié)構(gòu):最根本的 COMS 二級密勒補(bǔ)償運(yùn)算跨導(dǎo)放大器的結(jié)構(gòu)如下圖。主要包括四局部：第一級輸入級放大電路、第二級放大電路、偏置電路和相位補(bǔ)償電路。 兩級運(yùn)放電路圖相位補(bǔ)償: 電路有至少四個(gè)極點(diǎn)和兩個(gè)零點(diǎn)，假定 z2、p3、p4 以及

20、其它寄生極點(diǎn)都遠(yuǎn)大于 GBW，假設(shè)不考慮零點(diǎn)z1，僅考慮第二極點(diǎn)p2，那么這是一個(gè)典型的兩極點(diǎn)決定的系統(tǒng)。為保證系統(tǒng)穩(wěn)定，通常要求有 63°左右的相位裕度，即保持頻率階躍響應(yīng)的最大平坦度以及較短的時(shí)間響應(yīng)。 但在考慮 z1之后， 這個(gè)右半平面 RHP 的零點(diǎn)在相位域上相當(dāng)于左半平面 LHP的極點(diǎn)，所以相位裕度會得到惡化。同時(shí)如果為了將兩個(gè)極點(diǎn)別離程度增大，那么補(bǔ)償電容Cc 就要增大，這也會使得零點(diǎn)減小，進(jìn)一步犧牲相位裕度，如下圖。 極點(diǎn)分裂與Cc變化五、實(shí)驗(yàn)結(jié)果1、電路圖2、幅頻特性曲線3、靜態(tài)工作點(diǎn) 六、思考題分析此類電流鏡優(yōu)點(diǎn)，并說明原因。答：1.獲得了較高的精度：在本電路中，由

21、于電路結(jié)構(gòu)特點(diǎn)，下方兩nmos管圖中1,2的漏端注入電壓相等，由此，Iout是Iin的精確復(fù)制，即使上方兩mos管圖中0,3的輸入電壓發(fā)生變化，對1,2而言，變化量近似相等，因此IoutIin。即通過共源共柵級屏蔽了輸出電壓變化的影響。以降低輸出擺幅為代價(jià)，提高了輸出電阻：各管子均處于飽和或臨界飽和的狀態(tài)。七、實(shí)驗(yàn)結(jié)果分析在本次設(shè)計(jì)中采用了密勒補(bǔ)償，但在包含密勒補(bǔ)償?shù)碾娐分袝a(chǎn)生一個(gè)離原點(diǎn)很近的零點(diǎn)，位于 這是由于Cc+CGD6形成從輸入到輸出的回路。這個(gè)零點(diǎn)大大降低了電路的穩(wěn)定性。本次設(shè)計(jì)中我們增加一個(gè)與補(bǔ)償電容串聯(lián)的電阻，從而改善零點(diǎn)的頻率，引入的電阻為RZ，零點(diǎn)的頻率可表示為 ，將此零點(diǎn)

22、移到左半平面來消除第一非主極點(diǎn)，滿足的條件為選定適宜的CL與CC，在程序中讀出gm6的值，就可以計(jì)算出RZ的值。但是電阻過大會帶來更大的熱噪聲，還會使時(shí)間常數(shù)更大，而電路的GB隨CC的增大而減小，這里就涉及到電阻RZ電容CC 和gm6的折衷。經(jīng)過反復(fù)嘗試，我們找到了一組比擬適宜的數(shù)據(jù)，其中CC=3p ，RZ=60k，GB和電路的穩(wěn)定性均比擬好的到達(dá)了要求。實(shí)驗(yàn)總結(jié)與體會一、實(shí)驗(yàn)中遇到的的問題1、創(chuàng)立目錄命令輸入問題翻開終端窗口創(chuàng)立目錄的時(shí)候，創(chuàng)立目錄的第三行有三個(gè)空格，第三個(gè)空格在*和.中間，所以第一次創(chuàng)立的時(shí)候忽略了，沒有認(rèn)真閱讀講義，在閱讀講義以后發(fā)現(xiàn)了這個(gè)問題并解決；2、MOS管設(shè)置時(shí)的名稱問題NMOS和PMOS管在設(shè)置時(shí)不能使用默認(rèn)的NMOS和PMOS，要換成對應(yīng)的N和P在仿真的時(shí)候才不會報(bào)錯(cuò)；3.繪制幅頻特性曲線問題在繪制幅頻特性曲線時(shí)，設(shè)置輸入和輸出端口的時(shí)候總是設(shè)置不正確，輸出的圖形總出問題，在助教老師