數(shù)字電路-總11章175頁

1、2021/8/61第 一 章數(shù)制和碼制數(shù)制和碼制2021/8/62數(shù)碼為：數(shù)碼為：0 09 9；基數(shù)是基數(shù)是1010。用字母。用字母D D表示表示運算規(guī)律：逢十進一，即：運算規(guī)律：逢十進一，即：9 91 11010。十進制數(shù)的權(quán)展開式：十進制數(shù)的權(quán)展開式：Dki10i十進制 (143.75)D =1102+4101+3100+710-1+510-2 若在數(shù)字電路中采用十進制必須要有十個電路若在數(shù)字電路中采用十進制必須要有十個電路狀態(tài)與十個計數(shù)碼相對應(yīng)。將在技術(shù)上帶來許多困狀態(tài)與十個計數(shù)碼相對應(yīng)。將在技術(shù)上帶來許多困難，很不經(jīng)濟難，很不經(jīng)濟。2021/8/63數(shù)碼為：數(shù)碼為：0 0、1 1；基數(shù)

2、是基數(shù)是2 2。用字母。用字母B B表示表示運算規(guī)律：逢二進一，即：運算規(guī)律：逢二進一，即：1 11 11010。二進制二進制數(shù)的權(quán)展開式：二進制數(shù)的權(quán)展開式：(101.11)(101.11)B B 1 12 22 2 0 02 21 11 12 20 01 12 21 11 12 22 2 (5.75)(5.75)D D各數(shù)位的權(quán)是的冪各數(shù)位的權(quán)是的冪2021/8/64數(shù)碼為：數(shù)碼為：0 07 7；基數(shù)是；基數(shù)是8 8。用字母。用字母O O表示表示運算規(guī)律：逢八進一，即：運算規(guī)律：逢八進一，即：7 71 11010。八進制數(shù)的權(quán)展開式：八進制數(shù)的權(quán)展開式：Dki8i八進制(207.04)O

3、282 0817800814 82 (135.0625)D各數(shù)位的權(quán)是各數(shù)位的權(quán)是8 8的冪的冪2021/8/65數(shù)碼為：數(shù)碼為：0 09 9、A AF F；基數(shù)是；基數(shù)是1616。 用字母用字母H H來表示來表示運算規(guī)律：逢十六進一，即：運算規(guī)律：逢十六進一，即：F F1 11010。十六進制數(shù)的權(quán)展開式：十六進制數(shù)的權(quán)展開式：Dki16i十六進制(2A.7F)(2A.7F)H H 2 216161 1101016160 07 716161 11516162 2(42.4960937)(42.4960937)D D各數(shù)位的權(quán)是各數(shù)位的權(quán)是1616的冪的冪2021/8/66 幾幾 種種 進進

4、制制 數(shù)數(shù) 之之 間間 的的 對對 應(yīng)應(yīng) 關(guān)關(guān) 系系 十十 進進 制制 數(shù)數(shù) D 二二 進進 制制 數(shù)數(shù) B 八八 進進 制制 數(shù)數(shù) O 十十 六六 進進 制制 數(shù)數(shù) H 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 0 1 2 3 4 5 6 7 8 9 A B C D E F 2021/8/67二十轉(zhuǎn)換二十轉(zhuǎn)換方法：方法：將

5、二進制數(shù)按權(quán)展開再相加，即可以轉(zhuǎn)換為十進制數(shù)。將二進制數(shù)按權(quán)展開再相加，即可以轉(zhuǎn)換為十進制數(shù)。不同數(shù)制間的轉(zhuǎn)換 （1011.01）2 1 23 022 121120021122 （11.25）102021/8/68十二轉(zhuǎn)換十二轉(zhuǎn)換方法方法 基數(shù)連除、連乘法基數(shù)連除、連乘法將整數(shù)部分和小數(shù)部分分別進行轉(zhuǎn)換。 整數(shù)部分-基數(shù)連除取余; 小數(shù)部分-基數(shù)連乘取整。合并合并2021/8/69整數(shù)部分整數(shù)部分:基數(shù)連除，基數(shù)連除，取余數(shù)自下而上取余數(shù)自下而上. 2 44 余數(shù) 低位 2 22 0=K0 2 11 0=K1 2 5 1=K2 2 2 1=K3 2 1 0=K4 0 1=K5 高位 0.375

6、 2 整數(shù) 高位 0.750 0=K1 0.750 2 1.500 1=K2 0.500 2 1.000 1=K3 低位小數(shù)部分小數(shù)部分:基數(shù)連乘，基數(shù)連乘，取整數(shù)自上而下取整數(shù)自上而下.所以：所以：(44.375)(44.375)D D(101100.011)(101100.011)B B2021/8/610采用基數(shù)連除、連乘法采用基數(shù)連除、連乘法 可將十進制數(shù)轉(zhuǎn)換為任意的可將十進制數(shù)轉(zhuǎn)換為任意的N N進制數(shù)。進制數(shù)。2021/8/611二十六轉(zhuǎn)換二十六轉(zhuǎn)換 將二進制數(shù)由小數(shù)點開始，整數(shù)部分向左將二進制數(shù)由小數(shù)點開始，整數(shù)部分向左, ,小小數(shù)部分向右，數(shù)部分向右，每每4 4位分成一組位分成一

7、組，不夠，不夠4 4位補位補 零，則每組二進制數(shù)便是一位十六進制數(shù)。零，則每組二進制數(shù)便是一位十六進制數(shù)。( 1 0 1 1 1 1 0. 1 0 1 1 0 0 1 )200 =(5E.B2 )162021/8/612=(1000 1111 1010.1100 0110)2 十六十六二二轉(zhuǎn)換轉(zhuǎn)換方法：將每位十六進制數(shù)用方法：將每位十六進制數(shù)用4 4位二進制數(shù)表示。位二進制數(shù)表示。( 8 F A . C 6)162021/8/613二進制算術(shù)運算二進制算術(shù)運算的特點二進制算術(shù)運算的特點 1 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 0 1 0 1 0 1 0 0加法運算加法運

8、算減法運算減法運算 二進制算術(shù)運算和十進制算術(shù)運算規(guī)則基本二進制算術(shù)運算和十進制算術(shù)運算規(guī)則基本相同，區(qū)別是相同，區(qū)別是“逢二進一逢二進一”。2021/8/614 1 0 0 1 0 1 0 1 1 0 0 1 0 0 0 0 1 0 0 10 0 0 0 0 1 0 1 1 0 1 乘法運算乘法運算除法運算除法運算100101010 1 0 1 1 0 0 0 0 1 0 1 0 1 1 0 0 1 0 1 0 0 1 0 1.1 12021/8/615反碼、補碼和補碼運算反碼、補碼和補碼運算原碼最高位作為符號位,正數(shù)為0,負數(shù)為1.補碼最高位作為符號位,正數(shù)為0,負數(shù)為1.正數(shù)的補碼和它的

9、原碼相同;負數(shù)的補碼需先將其原碼數(shù)值逐位求反,然后在最低位加1.2021/8/616舍去計算(1001)2-(0101)2 1 0 0 1 0 1 0 1 0 1 0 0 補碼 補碼 0 1 0 0 1 1 1 0 1 1 1 0 0 1 0 0二進制加、減、乘、除都可以用加法運算來實現(xiàn)。減法變加法例例2021/8/617第 二 章邏輯代數(shù)基礎(chǔ)2021/8/618 在數(shù)字電路中，主要研究的是電路的輸入輸出之間的邏輯關(guān)系，因此數(shù)字電路又稱邏輯電路，其研究工具是邏輯代數(shù)（布爾代數(shù)或開關(guān)代數(shù)）。邏輯變量：邏輯變量：用字母表示，取值只有0和1。 此時，0和1不再表示數(shù)量的大小， 只代表兩種不同的狀態(tài)。

10、概述2021/8/619與邏輯（與運算）與邏輯（與運算）與邏輯：與邏輯：僅當(dāng)決定事件（僅當(dāng)決定事件（Y Y）發(fā)生的所有條件（）發(fā)生的所有條件（A A，B B，C C，）均滿足時，事件（）均滿足時，事件（Y Y）才能發(fā)生。表達）才能發(fā)生。表達式為：式為：例：開關(guān)例：開關(guān)A A，B B串聯(lián)控制燈泡串聯(lián)控制燈泡Y Y電路圖L=ABEABYA A、B B都斷開，燈不亮。都斷開，燈不亮。 E A B Y A A斷開、斷開、B B接通，燈不亮。接通，燈不亮。 E A B Y A A接通、接通、B B斷開，燈不亮。斷開，燈不亮。邏輯代數(shù)中的三種基本運算 E A B Y A A、B B都接通，燈亮。都接通，燈

11、亮。2021/8/620開關(guān)A 開關(guān)B燈Y斷開 斷開斷開 閉合閉合 斷開閉合 閉合滅滅滅亮功能表功能表 將開關(guān)接通記作將開關(guān)接通記作1 1，斷開記作，斷開記作0 0；燈亮記作；燈亮記作1 1，燈，燈滅記作滅記作0 0?？梢宰鞒鋈缦卤砀駚砻枋雠c邏輯關(guān)系。可以作出如下表格來描述與邏輯關(guān)系：A BY0 00 11 01 10001真真值值表表兩個開關(guān)均接通時，燈才兩個開關(guān)均接通時，燈才會亮。邏輯表達式為：會亮。邏輯表達式為：2021/8/621實現(xiàn)與邏輯的電路稱為實現(xiàn)與邏輯的電路稱為與門與門。 與門的邏輯符號：與門的邏輯符號：YAB&2021/8/622或邏輯（或運算）或邏輯（或運算）電路圖

12、L=ABEABY或邏輯：或邏輯：當(dāng)決定事件（當(dāng)決定事件（Y Y）發(fā)生的各種條件）發(fā)生的各種條件A A，B B，C C，) )中，只要有一個或多個條件具備，事件（中，只要有一個或多個條件具備，事件（Y Y）就發(fā)生。表達式為：就發(fā)生。表達式為： 兩個開關(guān)只要有一個接通，燈兩個開關(guān)只要有一個接通，燈就會亮。邏輯表達式為：就會亮。邏輯表達式為：開關(guān) A 開關(guān) B燈 Y斷開 斷開斷開 閉合閉合 斷開閉合 閉合滅亮亮亮A BY0 00 11 01 10111 功能表功能表真值表真值表2021/8/623AB1實現(xiàn)或邏輯的電路稱為實現(xiàn)或邏輯的電路稱為或門或門?；蜷T的邏輯符號：或門的邏輯符號：2021/8/6

13、24非邏輯（非運算）非邏輯（非運算）非邏輯：非邏輯：指的是邏輯的否定。當(dāng)決定事件（指的是邏輯的否定。當(dāng)決定事件（Y Y）發(fā)生的）發(fā)生的條件（條件（A A）滿足時，事件不發(fā)生；條件不滿足，事件反）滿足時，事件不發(fā)生；條件不滿足，事件反而發(fā)生。表達式為：而發(fā)生。表達式為：Y YA A電路圖EAYR功能表功能表真值表真值表2021/8/625實現(xiàn)非邏輯的電路稱為實現(xiàn)非邏輯的電路稱為非門非門。 非門的邏輯符號：非門的邏輯符號：YA1YA2021/8/626常用的邏輯運算常用的邏輯運算與非運算：與非運算：邏輯表達式為：邏輯表達式為：A BY0 00 11 01 11110 真 值 表)(BAYYAB與非

14、門的邏輯符號L=A+B&2021/8/627或非運算：或非運算：邏輯表達式為：邏輯表達式為：)(BAYA BY0 00 11 01 11000 真值表YAB或非門的邏輯符號L=A+B12021/8/628異或運算：邏輯表達式為：異或運算：邏輯表達式為：BABABAY A BY0 00 11 01 10110 真值表YAB異或門的邏輯符號L=A+B=12021/8/629異或邏輯的運算規(guī)則：0 1=11 0=11 1=A 0=A 1=A A=A A=AA12021/8/630同或運算：邏輯表達式為：同或運算：邏輯表達式為：ABBAYA B Y A B 同或門的邏輯符號 L=A+B = 異

15、或和同或互為反運算異或和同或互為反運算2021/8/631同或邏輯的運算規(guī)則： 0 1= 01 0= 01 1=A 0=A 1=A A=A A=AA12021/8/632與或非運算：邏輯表達式為：與或非運算：邏輯表達式為：)(DCBAYY1&ABCD與或非門的邏輯符號2021/8/633邏輯代數(shù)的基本公式和常用公式基本公式基本公式與 運 算 ：111 001 010 000或運算：111 101 110 000請?zhí)貏e注意與普請?zhí)貏e注意與普通代數(shù)不同之處通代數(shù)不同之處常量之間的關(guān)系常量之間的關(guān)系2021/8/634 基本公式基本公式0-1 律：AAAA10 0011AA分別令分別令A(yù)=0

16、及及A=1代入這些代入這些公式，即可證公式，即可證明它們的正確明它們的正確性。性。亦稱亦稱 非非律非非律2021/8/635 基本定理基本定理交換律：ABBAABBA結(jié)合律：)()()()(CBACBACBACBA分配律：)()()(CABACBACABACBA利用真值表很容易證利用真值表很容易證明這些公式的正確性。明這些公式的正確性。如證明如證明AB=BA：2021/8/636常用公式常用公式1. A+AB =2. A+AB= A+AB=A(A+B)=A(A+B)=注注: 紅色變量被吸收紅色變量被吸收掉！統(tǒng)稱掉！統(tǒng)稱 吸收律吸收律注注: 紅色變量被吸收紅色變量被吸收掉！統(tǒng)稱掉！統(tǒng)稱 吸收律吸

17、收律AA+BA+BABAB2021/8/6373. AB+AB =4. A(A+B )=(A+B ) (A+B )=注注: 紅色變量被吸收紅色變量被吸收掉！也稱掉！也稱 吸收律吸收律AAA5. AB+AC+BC =AB+AC+BCD =AB+ACAB+AC冗余定律冗余定律或或多余項定理多余項定理或或包含律包含律2021/8/638(A+B)(A+C)(B+C) =(A+B)(A+C)(A+B)(A+C)(B+C+D) =(A+B)(A+C)冗余定律冗余定律或或多余項定理多余項定理的其他形式的其他形式同理：此多余項可以同理：此多余項可以擴展成其他形式擴展成其他形式2021/8/639代入定理代入

18、定理 任何一個含有變量任何一個含有變量A的等式，如果將所有出的等式，如果將所有出現(xiàn)現(xiàn)A的位置都用同一個邏輯函數(shù)代替，則等式仍的位置都用同一個邏輯函數(shù)代替，則等式仍然成立。這個規(guī)則稱為代入定理。然成立。這個規(guī)則稱為代入定理。例如，已知等式例如，已知等式 ，用函數(shù)，用函數(shù)Y=BC代代替等式中的替等式中的B，根據(jù)代入定理，等式仍然成立，即有：，根據(jù)代入定理，等式仍然成立，即有：BABA)(CBACBACBA)() )(邏輯代數(shù)的基本定理(規(guī)則)2021/8/640反演定理反演定理對于任何一個邏輯表達式對于任何一個邏輯表達式Y(jié)，如果將表達式中，如果將表達式中的所有的所有“”換成換成“”，“”換成換成“

19、”，“0”換成換成“1”，“1”換成換成“0”，原變量換成反變量，原變量換成反變量，反變量換成原變量反變量換成原變量，那么所得到的表達式就是函，那么所得到的表達式就是函數(shù)數(shù)Y的反函數(shù)的反函數(shù)Y（或稱補函數(shù)）。這個規(guī)則稱為反（或稱補函數(shù)）。這個規(guī)則稱為反演定理。演定理。2021/8/641 對偶定理對偶定理 對于任何一個邏輯表達式對于任何一個邏輯表達式Y(jié)，如果將表達式，如果將表達式中的所有中的所有“”換成換成“”，“”換成換成“”，“0”換成換成“1”，“1”換成換成“0”，而，而變量保持不變變量保持不變，則，則可得到的一個新的函數(shù)表達式可得到的一個新的函數(shù)表達式 YD, YD稱為稱為Y的對偶的

20、對偶式。式。對偶定理：對偶定理：如果兩個邏輯式相等，則它們的對偶如果兩個邏輯式相等，則它們的對偶式也相等。式也相等。 利用對偶規(guī)則利用對偶規(guī)則,可以使要證明及要記憶的公可以使要證明及要記憶的公式數(shù)目減少一半。式數(shù)目減少一半。2021/8/642邏輯函數(shù)及其表示方法邏輯函數(shù) 如果以邏輯變量作為輸入，以運算結(jié)果作為輸出，當(dāng)輸入變量的取值確定之后，輸出的取值便隨之而定。輸出與輸入之間的函數(shù)關(guān)系稱為邏輯函數(shù)。Y=F(A,B,C,)2021/8/643邏輯函數(shù)表示方法 常用邏輯函數(shù)的表示方法有：邏輯真值表（真值表）、邏輯函數(shù)式（邏輯式或函數(shù)式）、邏輯圖、波形圖、卡諾圖及硬件描述語言。它們之間可以相互轉(zhuǎn)換

21、。2021/8/644最小項: 在在n變量邏輯函數(shù)中，若變量邏輯函數(shù)中，若m為包含為包含n個因子的乘個因子的乘積項，而且這積項，而且這n個變量都以原變量或反變量的形式在個變量都以原變量或反變量的形式在m 中中出現(xiàn)出現(xiàn)，且僅出現(xiàn)且僅出現(xiàn)一次一次，則這個乘積項，則這個乘積項m稱為該稱為該函數(shù)的一個標準積項，通常稱為最小項。函數(shù)的一個標準積項，通常稱為最小項。3個變量個變量A、B、C可組成可組成 8(23)個最小項：個最小項：ABCmCABmCBAmCBAmBCAmCBAmCBAmCBAm76543210、4個變量可組成個變量可組成 16(24)個最小項個最小項,記作記作m0m15。邏輯函數(shù)的兩種標

22、準形式邏輯函數(shù)的兩種標準形式2021/8/645 在在n變量邏輯函數(shù)中，若變量邏輯函數(shù)中，若M為包含為包含n個因子個因子的的和項，和項，而且這而且這n個變量都以原變量或反變量的形個變量都以原變量或反變量的形式在式在M 中中出現(xiàn)出現(xiàn)，且僅出現(xiàn)且僅出現(xiàn)一次一次，則這個和項，則這個和項M稱為該函數(shù)的一個標準和項，通常稱為最大項。稱為該函數(shù)的一個標準和項，通常稱為最大項。 n個變量有個變量有2n個最大項，記作個最大項，記作i最大項的性質(zhì)： 在輸入變量的任何取值下必有一個最大項且僅有一個最大項的值為0； 全體最大項之積為0；即 任意兩個最大項之和為1； 只有一個變量不同的兩個最大項的乘積等于各相同變量之

23、和。 最大項:120ii0Mn2021/8/646 最小項與最大項的關(guān)系最小項與最大項的關(guān)系 相同編號的最小項和最大項存在互補關(guān)系相同編號的最小項和最大項存在互補關(guān)系即即: mi = Mi = 若干個最小項之和表示的表達式若干個最小項之和表示的表達式Y(jié)，其反函數(shù)，其反函數(shù)Y可用等同個與這些最小項相對應(yīng)的最大項之積表可用等同個與這些最小項相對應(yīng)的最大項之積表示。示。 例：例：7531mmmmY = 7531MMMM=)mmmm(7531 Ym7m3m5m1Mimi2021/8/647邏輯函數(shù)的化簡方法 公式化簡法公式化簡法并項法：并項法：吸收法：吸收法：A+AB =A消項法：消項法：消因子法：消

24、因子法：配項法：配項法：AB+AB =AAB+A C+BC =AB+A CA+A B=A+BA+A =A A+A =12021/8/648邏輯函數(shù)的卡諾圖表示法 將n變量的全部最小項各用一個小方塊表示，并使具有邏輯相鄰性邏輯相鄰性的最小項在幾何位置上相鄰幾何位置上相鄰排列，得到的圖形叫做n變量最小項的卡諾圖。卡諾圖的定義：卡諾圖化簡法卡諾圖化簡法2021/8/649卡諾圖的表示：1、一變量全部最小項的卡諾圖、一變量全部最小項的卡諾圖一變量Y=F（A），YA01AYA01m0m1全部最小項：A， A卡諾圖： 下面我們根據(jù)邏輯函數(shù)變量數(shù)目的不同分別介紹一下：A2021/8/650ABY0101m0

25、m1m2m3YAB00011110A BABABA B00011110YABm0m1m3m2YABC0100011110m0m1m4m5m3m2m7m62、二變量全部最小項的卡諾圖、二變量全部最小項的卡諾圖Y= F（A、B）YABC0001111001m0m1m4m5m3m2m7m63、三變量全部最小項的卡諾圖、三變量全部最小項的卡諾圖 Y=F（A、B、C）2021/8/651YABCD0001111000011110m0m1m4m5m3m2m7m6m12m13m8m9m15m14m11m10YABCD00000101101010010111111001m0m1m3m2m4m5m7m6m8m9

26、m11m10m12m13m15m144、四變量全部最小項的卡諾圖、四變量全部最小項的卡諾圖Y= F（A、B、C、D）注意：注意：左右、上下；在卡諾圖中，每一行的首尾；每一列的首尾；的最小項都是邏輯相鄰的。2021/8/6521、把已知邏輯函數(shù)式化為最小項之和形式。2、將函數(shù)式中包含的最小項在卡諾圖對應(yīng) 的方格中填 1，其余方格中填 0。方法一：方法一：根據(jù)函數(shù)式直接填卡諾圖方法二：方法二：用卡諾圖表示邏輯函數(shù)：2021/8/653化簡依據(jù)化簡依據(jù)：邏輯相鄰性的最小項可以合并，并消去因子?；喴?guī)則化簡規(guī)則：能夠合并在一起的最小項是2 n 個如何最簡如何最簡： 圈的數(shù)目越少越簡；圈內(nèi)的最小項越多越

27、簡。特別注意特別注意：卡諾圖中所有的 1 都必須圈到， 不能合并的 1 必須單獨畫 圈。YABC010001111011111001 1 1 上兩式的內(nèi)容不相同，但函數(shù)值一定相同。YABC010001111011111001 1 1 Y1 =BC+BA+ ACY1 =CA+ BCA+B將Y1=AC+AC+BC+BC 化簡為最簡與或式。此例說明，一邏輯函數(shù)的化簡結(jié)果可能不唯一。例：例：（畫矩形圈）。用卡諾圖化簡邏輯函數(shù)2021/8/654合并最小項的原則利用 AB+AB=A2個最小項合并，消去1個變量；4個最小項合并，消去2個變量；8個最小項合并，消去3個變量； 2n個最小項合并，消去n個變量；

28、2021/8/655卡諾圖化簡法的步驟 畫出變量的卡諾圖; 作出函數(shù)的卡諾圖; 畫圈; 寫出最簡與或表達式。畫圈的原則 合并個數(shù)為2n； 圈盡可能大-乘積項中含因子數(shù)最少； 圈盡可能少-乘積項個數(shù)最少； 每個圈中至少有一個最小項僅被圈過一次，以免出現(xiàn)多余項。2021/8/656具有無關(guān)項的邏輯函數(shù)化簡約束項、任意項和邏輯函數(shù)式中的無關(guān)項無 關(guān) 項約束項:當(dāng)限制某些輸入變量的取值不能出現(xiàn)時，用它們對應(yīng)的最小項恒等于0來表示。任意項:在輸入變量的某些取值下函數(shù)值是1還是0皆可，并不影響電路的功能。在這些變量的取值下，其值等于1的那些最小項稱為任意項。 在卡諾圖中用符號在卡諾圖中用符號“”、“”或或

29、“d”表示無關(guān)項。表示無關(guān)項。在化簡函數(shù)時即可以認為它是在化簡函數(shù)時即可以認為它是1，也可以認為它是，也可以認為它是0。2021/8/657第 四 章組合邏輯電路2021/8/658組合邏輯電路的分析和設(shè)計方法組合邏輯電路的分析和設(shè)計方法組合邏輯電路的分析方法 組合邏輯電路圖組合邏輯電路圖寫出邏輯表達式寫出邏輯表達式分析方法步驟：分析方法步驟：化簡化簡說明功能說明功能列真值表列真值表已知邏輯電路已知邏輯電路說明邏輯功能說明邏輯功能分分 析析2021/8/659形式變換形式變換寫出表達式寫出表達式并簡化并簡化組合邏輯電路的設(shè)計方法 根據(jù)實際邏輯問題根據(jù)實際邏輯問題最簡單邏輯電路最簡單邏輯電路設(shè)設(shè)

30、 計計步驟：步驟：確定輸入、輸出確定輸入、輸出列出真值表列出真值表分析題意，將設(shè)計分析題意，將設(shè)計 要求轉(zhuǎn)化為邏輯關(guān)要求轉(zhuǎn)化為邏輯關(guān)系，這一步為設(shè)計系，這一步為設(shè)計組合邏輯電路的關(guān)鍵組合邏輯電路的關(guān)鍵根據(jù)設(shè)根據(jù)設(shè)計要求計要求根據(jù)設(shè)計所用根據(jù)設(shè)計所用芯片要求芯片要求畫邏輯電路圖畫邏輯電路圖選擇所需選擇所需門電路門電路2021/8/660若干常用的組合邏輯電路若干常用的組合邏輯電路編碼器編碼編碼：用二進制代碼來表示某一信息（文：用二進制代碼來表示某一信息（文字、數(shù)字、符號）的過程。字、數(shù)字、符號）的過程。 實現(xiàn)編碼操作的電路稱為實現(xiàn)編碼操作的電路稱為編碼器編碼器。編編碼碼器器高？低？高？低？碼？碼

31、？2021/8/661普普通通編編碼碼器器3位二進制（位二進制（8線線3線）編碼器真值表線）編碼器真值表任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。二進制編碼器二進制編碼器輸入端：輸入端：2n輸出端：輸出端：n高電平有效高電平有效2021/8/662優(yōu)先編碼器優(yōu)先編碼器 在優(yōu)先編碼器電路中，允許同時輸入兩個以在優(yōu)先編碼器電路中，允許同時輸入兩個以上編碼信號。編碼時只對上編碼信號。編碼時只對優(yōu)先權(quán)優(yōu)先權(quán)最高的進行編碼。最高的進行編碼。8線線3線優(yōu)先編碼器線優(yōu)先編碼器74LS148邏輯圖（圖邏輯圖（圖4.3.3）。）。選通輸入端選通輸入端

32、選通輸出端選通輸出端擴展端擴展端2021/8/663輸輸入入：邏輯：邏輯0(0(低電平）有效低電平）有效輸輸出出：邏輯：邏輯0(0(低電平）有效低電平）有效低電平表示低電平表示“電路工電路工作，但無編碼輸入作，但無編碼輸入”低電平表示低電平表示“電路工電路工作，且有編碼輸入作，且有編碼輸入”2021/8/664譯碼器譯碼譯碼：將二進制代碼翻譯成對應(yīng)的輸出信：將二進制代碼翻譯成對應(yīng)的輸出信號的過程號的過程.譯碼是編碼的逆過程譯碼是編碼的逆過程. 實現(xiàn)譯碼操作的電路稱為實現(xiàn)譯碼操作的電路稱為譯碼器譯碼器。 常用的譯碼器有常用的譯碼器有:二進制譯碼器二進制譯碼器、二二十進制譯碼器十進制譯碼器、顯示譯

33、碼器顯示譯碼器三類。三類。2021/8/665二進制譯碼器二進制譯碼器 輸入端：輸入端：n 輸出端：輸出端：2n 二進制譯碼器的輸入端為二進制譯碼器的輸入端為n n個，則輸出端為個，則輸出端為2 2n n個，個，且對應(yīng)于輸入代碼的每一種狀態(tài)，且對應(yīng)于輸入代碼的每一種狀態(tài)，2 2n n個輸出中只有個輸出中只有一個為一個為1 1（或為（或為0 0），其余全為），其余全為0 0（或為（或為1 1）。）。2021/8/666 3 3位二進制譯碼器位二進制譯碼器(3 (3線線-8 -8線譯碼器線譯碼器) ) 輸輸入入：3位二進制代碼位二進制代碼輸輸出出：8個互斥的信號（高電平有效）個互斥的信號（高電平有

34、效）2021/8/66774HC138集成譯碼器集成譯碼器S=1,譯碼器正常工作譯碼器正常工作100片選輸入端片選輸入端（使能端）（使能端）輸出低電平有效輸出低電平有效地址輸入端地址輸入端2021/8/6683線線8線譯碼器線譯碼器74HC138功能表功能表2021/8/6692021/8/670顯示譯碼器顯示譯碼器 用來驅(qū)動各種顯示器件，從而將用二進制代用來驅(qū)動各種顯示器件，從而將用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為形式直觀地顯示出來的電路，稱為顯示譯碼器顯示譯碼器。數(shù)字、文字、數(shù)字、文字、符號代碼符號代碼譯

35、碼器譯碼器顯示器顯示器2021/8/671 半導(dǎo)體數(shù)碼管半導(dǎo)體數(shù)碼管顯示器件顯示器件： 常用的是常用的是七段顯示器件七段顯示器件abcdefg2021/8/672abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽極+VCCabcdefgh2021/8/673 BCD BCD七段顯示譯碼器七段顯示譯碼器A A3 3-A-A0 0: : 輸入數(shù)據(jù)輸入數(shù)據(jù)要設(shè)計的七段顯示譯碼器要設(shè)計的七段顯示譯碼器a aYaYaYbYbYcYcYdYdYeYeYfYfYgYg譯譯 碼碼 器器A A3 3A A2 2A A1 1A A0 0b bc c

36、d de ef fg g2021/8/674數(shù)據(jù)分配器與數(shù)據(jù)選擇器定義定義：將公共數(shù)據(jù)線上的信號根據(jù)需要送到多個：將公共數(shù)據(jù)線上的信號根據(jù)需要送到多個 不同通道上去的邏輯電路。不同通道上去的邏輯電路。 數(shù)據(jù)分配器數(shù)據(jù)分配器框圖：框圖：輸入端輸入端:1個個輸出端輸出端:2n個個2021/8/675由由74HC138構(gòu)成的構(gòu)成的1 1路路-8-8路數(shù)據(jù)分配器路數(shù)據(jù)分配器數(shù)據(jù)輸入端數(shù)據(jù)輸入端地址輸入端地址輸入端數(shù)據(jù)輸出端數(shù)據(jù)輸出端2021/8/676數(shù)據(jù)選擇器數(shù)據(jù)選擇器 定義定義：根據(jù)需要將多路信號中選擇一路送到公共：根據(jù)需要將多路信號中選擇一路送到公共數(shù)據(jù)線上的邏輯電路數(shù)據(jù)線上的邏輯電路(又稱又稱

37、多路開關(guān)多路開關(guān)).n位通道選擇信號位通道選擇信號數(shù)據(jù)選擇器數(shù)據(jù)選擇器D0D1D2D2n-1Y輸入端：輸入端：2n個個輸出端：輸出端：1個個2021/8/677輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3真值表真值表地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)由地址碼決定從路輸入中由地址碼決定從路輸入中選擇哪路輸出。選擇哪路輸出。4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器2021/8/678型號型號: :74HC153 雙雙4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器集成電路數(shù)據(jù)選擇器集成電路數(shù)據(jù)選擇器輸出輸出輸入輸入A1A0Y11 10 00 0 00 0

38、00 1 00 1 01 0 01 0 01 1 01 1 0D10D11D12D131()()()(SDAADAADAADAA()()()(SDAADAADAADAAY2021/8/679集成集成8 8選選1 1數(shù)據(jù)選擇數(shù)據(jù)選擇器器74HC15170126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY0S2021/8/68074HC151的的真真值值表表2021/8/681觸觸 發(fā)發(fā) 器器第第 五五 章章20

39、21/8/682概述概述觸發(fā)器觸發(fā)器.概念：概念：能夠存儲位二值信號的基本單元電路。能夠存儲位二值信號的基本單元電路。.特點：特點：（）有兩個穩(wěn)定的狀態(tài)：和。（）有兩個穩(wěn)定的狀態(tài)：和。（）（）在適當(dāng)輸入信號作用下，可從一種狀態(tài)翻在適當(dāng)輸入信號作用下，可從一種狀態(tài)翻轉(zhuǎn)到另一種狀態(tài)；轉(zhuǎn)到另一種狀態(tài)； 在輸入信號取消后，能將獲得在輸入信號取消后，能將獲得的新狀態(tài)保存下來。的新狀態(tài)保存下來。2021/8/683觸發(fā)器的現(xiàn)態(tài)和次態(tài)觸發(fā)器的現(xiàn)態(tài)和次態(tài)現(xiàn)態(tài)：次態(tài)：現(xiàn)態(tài)：次態(tài)：*觸發(fā)器邏輯功能描述方法觸發(fā)器邏輯功能描述方法 功能表（特性表）、特性方程、功能表（特性表）、特性方程、狀態(tài)圖、波形圖狀態(tài)圖、波形圖2

40、021/8/684按按結(jié)結(jié)構(gòu)構(gòu)可可分分為為SR鎖存器鎖存器邊沿觸發(fā)觸發(fā)器邊沿觸發(fā)觸發(fā)器電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器觸發(fā)器分類觸發(fā)器分類按按邏邏輯輯功功能能可可分分為為SR觸發(fā)器觸發(fā)器 JK觸發(fā)器觸發(fā)器 D觸發(fā)器觸發(fā)器 T和和T觸發(fā)器觸發(fā)器 2021/8/685觸發(fā)器的電路結(jié)構(gòu)與動作特點觸發(fā)器的電路結(jié)構(gòu)與動作特點SR鎖存器鎖存器或非門構(gòu)成或非門構(gòu)成RD Reset直接復(fù)位端直接復(fù)位端(置置0端）端）SD Set直接置位端直接置位端(置置1端）端）（基本（基本RS觸發(fā)器）觸發(fā)器）2021/8/686或非門組成的基本或非門組成的基本RS觸發(fā)器的特性表觸發(fā)器的特性表

41、當(dāng)當(dāng)SD、RD同時撤去時，輸出端同時撤去時，輸出端Q和和Q狀態(tài)不定。狀態(tài)不定。設(shè)計電路時此種情況應(yīng)避免設(shè)計電路時此種情況應(yīng)避免2021/8/687與非門構(gòu)成與非門構(gòu)成2021/8/688與非門組成的基本與非門組成的基本RS觸發(fā)器的特性表觸發(fā)器的特性表當(dāng)當(dāng)SD、RD同時撤去時，輸出端同時撤去時，輸出端Q和和Q狀態(tài)不定。狀態(tài)不定。設(shè)計電路時此種情況應(yīng)避免設(shè)計電路時此種情況應(yīng)避免2021/8/6890*SRQRSQ特性方程：特性方程：基本基本RS觸發(fā)器動作特點觸發(fā)器動作特點: 輸入信號在全部作用時間內(nèi)都直接改變輸入信號在全部作用時間內(nèi)都直接改變輸出端輸出端Q和和Q的狀態(tài)。的狀態(tài)。2021/8/690

42、電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器電平觸發(fā)電平觸發(fā)SR觸發(fā)器觸發(fā)器（同步觸發(fā)器）（同步觸發(fā)器）2021/8/691同步同步SR觸發(fā)器的特性表觸發(fā)器的特性表0*SRQRSQ特性方程：特性方程：2021/8/692脈沖觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器主從主從SR觸發(fā)器觸發(fā)器（主從觸發(fā)器）（主從觸發(fā)器） 2021/8/693（1 1）接收輸）接收輸入信號過程入信號過程CLK=1=1期間：期間：主觸發(fā)器控主觸發(fā)器控制門制門G G7 7、G G8 8打打開，接收輸開，接收輸入信號入信號S S、R R, ,從觸發(fā)器控從觸發(fā)器控制門制門G G3 3、G G4 4封封鎖，其狀態(tài)鎖，其狀態(tài)保持不變。保持不變。1011

43、2021/8/694（ 2 2 ） 輸 出） 輸 出信號過程信號過程CLK下降沿下降沿到來時，主到來時，主觸發(fā)器封鎖，觸發(fā)器封鎖，從觸發(fā)器按從觸發(fā)器按照主觸發(fā)器照主觸發(fā)器的狀態(tài)改變。的狀態(tài)改變。01110*SRQRSQCLK下降沿到來時有效下降沿到來時有效特性特性方程方程2021/8/695主從主從JK觸發(fā)器觸發(fā)器KQRQJS 下降沿時有效CLKQKQJQKQQJQRSQ)(*主從主從JKJK觸發(fā)器沒有約束。觸發(fā)器沒有約束。2021/8/696JK觸發(fā)器的特性表觸發(fā)器的特性表2021/8/697脈沖觸發(fā)方式的動作特點脈沖觸發(fā)方式的動作特點: （1）觸發(fā)器翻轉(zhuǎn)分）觸發(fā)器翻轉(zhuǎn)分兩步動作兩步動作：第

44、一步，在：第一步，在 CLK1期間主觸發(fā)器接收輸入端信號，被置成期間主觸發(fā)器接收輸入端信號，被置成相應(yīng)的狀態(tài)，從觸發(fā)器不變；第二步，相應(yīng)的狀態(tài)，從觸發(fā)器不變；第二步，CLK下降下降沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，輸沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，輸出端出端Q和和Q的狀態(tài)改變發(fā)生在的狀態(tài)改變發(fā)生在CLK下降沿。下降沿。（2）在）在CLK=1的全部時間里輸入信號都將對主的全部時間里輸入信號都將對主觸發(fā)器起控制作用。觸發(fā)器起控制作用。2021/8/698 在在Q=0Q=0時，時，J J端出現(xiàn)正向干擾端出現(xiàn)正向干擾，在在Q=1Q=1時，時，K K端出端出現(xiàn)正向干擾現(xiàn)正向干擾，觸發(fā)器的狀

45、態(tài)只能根據(jù)輸入端的信號，觸發(fā)器的狀態(tài)只能根據(jù)輸入端的信號（正向干擾信號）改變一次的現(xiàn)象稱為一次變化現(xiàn)（正向干擾信號）改變一次的現(xiàn)象稱為一次變化現(xiàn)象。象。 一次變化現(xiàn)象降低了主從一次變化現(xiàn)象降低了主從JKJK觸發(fā)器的抗干擾觸發(fā)器的抗干擾能力。能力。 主從主從JKJK觸發(fā)器在使用時要求觸發(fā)器在使用時要求J J、K K信號在信號在CLKCLK上上升沿前加入，升沿前加入，CLK=1CLK=1期間保持不變，期間保持不變，CLKCLK下降沿下降沿時觸發(fā)器狀態(tài)發(fā)生改變。時觸發(fā)器狀態(tài)發(fā)生改變。一次變化現(xiàn)象：一次變化現(xiàn)象：2021/8/699邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器 用兩個電平觸發(fā)用兩個電平觸發(fā)D觸發(fā)器

46、組成的邊沿觸發(fā)器觸發(fā)器組成的邊沿觸發(fā)器2021/8/6100邏輯符號邏輯符號帶異步置位帶異步置位 、復(fù)位端的、復(fù)位端的CMOS邊沿觸發(fā)邊沿觸發(fā)D觸發(fā)器觸發(fā)器上升沿觸發(fā)上升沿觸發(fā)異步置位端（高異步置位端（高電平有效）電平有效）異步復(fù)位端（高異步復(fù)位端（高電平有效）電平有效）2021/8/6101下降沿觸發(fā)下降沿觸發(fā)特性表特性表2021/8/6102邊沿觸發(fā)器動作特點邊沿觸發(fā)器動作特點: 觸發(fā)器的次態(tài)僅僅取決于時鐘信號的上觸發(fā)器的次態(tài)僅僅取決于時鐘信號的上升沿（下降沿）到達時輸入的邏輯狀態(tài)，而升沿（下降沿）到達時輸入的邏輯狀態(tài)，而在這以前或以后，輸入信號的變化對觸發(fā)器在這以前或以后，輸入信號的變化

47、對觸發(fā)器輸出的狀態(tài)沒有影響。輸出的狀態(tài)沒有影響。 邊沿觸發(fā)器有效地提高了觸發(fā)器的邊沿觸發(fā)器有效地提高了觸發(fā)器的抗干擾能力抗干擾能力，因而也提高了電路的工作因而也提高了電路的工作可靠性可靠性。2021/8/6103觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法按按邏邏輯輯功功能能可可分分為為SR觸發(fā)器觸發(fā)器T和和T觸發(fā)器觸發(fā)器JK觸發(fā)器觸發(fā)器D觸發(fā)器觸發(fā)器觸發(fā)器按邏輯功能的分類觸發(fā)器按邏輯功能的分類2021/8/6104 SR觸發(fā)器觸發(fā)器特性表特性表2021/8/6105特性方程特性方程狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖01S=1 R=0S=0 R=1S=0 R=S= R=0(約束條件) 0*SRQ

48、RSQRS觸發(fā)器的特性方程為2021/8/6106 JK觸發(fā)器觸發(fā)器特性表特性表2021/8/6107特性方程特性方程狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖01J=1 K=J= K=1J=0 K=J= K=0QKQJQ*JK觸發(fā)器的特性方程為2021/8/6108 T觸發(fā)器觸發(fā)器特性表特性表特性方程特性方程QTQTQ*狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖01T=1 T=1T=0 T=0當(dāng)當(dāng)T=1時，稱為時，稱為T觸發(fā)器。觸發(fā)器。QQ*2021/8/6109 D觸發(fā)器觸發(fā)器特性表特性表特性方程特性方程DQ *狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖01D=1 D=0D=0 D=12021/8/6110不同邏輯功能觸發(fā)器之間的相互轉(zhuǎn)換 利用已有觸發(fā)器

49、和待求觸發(fā)器的特性方程利用已有觸發(fā)器和待求觸發(fā)器的特性方程相等的原則，求出轉(zhuǎn)換邏輯，得到被轉(zhuǎn)換觸相等的原則，求出轉(zhuǎn)換邏輯，得到被轉(zhuǎn)換觸發(fā)器的驅(qū)動方程。發(fā)器的驅(qū)動方程。關(guān)鍵：關(guān)鍵：找出被轉(zhuǎn)換觸發(fā)器的激勵條件。找出被轉(zhuǎn)換觸發(fā)器的激勵條件。2021/8/6111轉(zhuǎn)換步驟轉(zhuǎn)換步驟：（1）寫出已有觸發(fā)器和待求觸發(fā)器的特性方程。）寫出已有觸發(fā)器和待求觸發(fā)器的特性方程。（2）變換待求觸發(fā)器的特性方程，使之形式與已有）變換待求觸發(fā)器的特性方程，使之形式與已有觸發(fā)器的特性方程一致。觸發(fā)器的特性方程一致。（3）比較已有和待求觸發(fā)器的特性方程，根據(jù)兩個）比較已有和待求觸發(fā)器的特性方程，根據(jù)兩個方程相等的原則求出轉(zhuǎn)換

50、邏輯。方程相等的原則求出轉(zhuǎn)換邏輯。（4）根據(jù)轉(zhuǎn)換邏輯畫出邏輯電路圖。）根據(jù)轉(zhuǎn)換邏輯畫出邏輯電路圖。2021/8/6112 第 六 章時 序 邏 輯 電 路2021/8/6113概述概述組合電路與時序電路的區(qū)別組合電路與時序電路的區(qū)別1. 組合電路：組合電路：電路的輸出只與電路的輸入有關(guān)，電路的輸出只與電路的輸入有關(guān)，與電路的與電路的前一時刻前一時刻的狀態(tài)無關(guān)。的狀態(tài)無關(guān)。2. 時序電路：時序電路：電路在某一給定時刻的輸出電路在某一給定時刻的輸出取決于該時刻電路的輸入取決于該時刻電路的輸入還取決于還取決于前一時刻電路的狀態(tài)前一時刻電路的狀態(tài)由觸發(fā)器保存由觸發(fā)器保存時序電路：時序電路： 組合電路組

51、合電路+觸發(fā)器觸發(fā)器電路的狀態(tài)與電路的狀態(tài)與時間時間順序有關(guān)順序有關(guān)2021/8/6114 時序邏輯電路的分類：時序邏輯電路的分類：按按動動作作特特點點可可分分為為同步時序邏輯電路同步時序邏輯電路異步時序邏輯電路異步時序邏輯電路所有觸發(fā)器狀態(tài)的變化都是在所有觸發(fā)器狀態(tài)的變化都是在同一時鐘信號同一時鐘信號操作下操作下同時同時發(fā)生。發(fā)生。觸發(fā)器狀態(tài)的變化觸發(fā)器狀態(tài)的變化不是同時不是同時發(fā)生。發(fā)生。2021/8/6115按按輸輸出出特特點點可可分分為為米利型時序邏輯電路米利型時序邏輯電路穆爾型時序邏輯電路穆爾型時序邏輯電路輸出不僅取決于存儲電路的狀態(tài)，而且還輸出不僅取決于存儲電路的狀態(tài)，而且還決定于

52、電路當(dāng)前的輸入。決定于電路當(dāng)前的輸入。輸出僅決定于存儲電路的狀態(tài)，與電路輸出僅決定于存儲電路的狀態(tài)，與電路當(dāng)前的輸入無關(guān)。當(dāng)前的輸入無關(guān)。2021/8/6116時序邏輯電路的功能描述方法時序邏輯電路的功能描述方法 邏輯方程組邏輯方程組狀態(tài)表狀態(tài)表卡諾圖卡諾圖狀態(tài)圖狀態(tài)圖時序圖時序圖邏輯圖邏輯圖 2021/8/6117特性方程：描述觸發(fā)器邏輯功能的邏輯表達式。特性方程：描述觸發(fā)器邏輯功能的邏輯表達式。驅(qū)動方程驅(qū)動方程：（激勵方程）觸發(fā)器輸入信號的邏輯：（激勵方程）觸發(fā)器輸入信號的邏輯 表達式。表達式。時鐘方程時鐘方程：控制時鐘：控制時鐘CLK的邏輯表達式。的邏輯表達式。狀態(tài)方程狀態(tài)方程：（次態(tài)方

53、程）次態(tài)輸出的邏輯表達式。：（次態(tài)方程）次態(tài)輸出的邏輯表達式。 驅(qū)動方程代入特性方程得狀態(tài)方程。驅(qū)動方程代入特性方程得狀態(tài)方程。輸出方程輸出方程：輸出變量的邏輯表達式。：輸出變量的邏輯表達式。邏輯方程組邏輯方程組2021/8/6118 狀態(tài)表狀態(tài)表反映輸出Z、次態(tài)Q*與輸入X、現(xiàn)態(tài)Q之間關(guān)系的表格。2021/8/6119 狀態(tài)圖狀態(tài)圖反映時序電路狀態(tài)轉(zhuǎn)換規(guī)律，及相應(yīng)輸入、輸出取值關(guān)系的圖形。箭尾：現(xiàn)態(tài)箭頭：次態(tài)標注：輸入輸出2021/8/6120 時序圖時序圖 時序圖又叫時序圖又叫工作波形圖工作波形圖，它用波形的形式形，它用波形的形式形象地表達了輸入信號、輸出信號、電路的狀態(tài)等象地表達了輸入信

54、號、輸出信號、電路的狀態(tài)等的取值在時間上的對應(yīng)關(guān)系。的取值在時間上的對應(yīng)關(guān)系。 這四種方法從不同側(cè)面突出了時序電路邏這四種方法從不同側(cè)面突出了時序電路邏輯功能的特點，它們在本質(zhì)上是相同的，可以輯功能的特點，它們在本質(zhì)上是相同的，可以互相轉(zhuǎn)換?；ハ噢D(zhuǎn)換。2021/8/6121電路圖電路圖時鐘方程、時鐘方程、驅(qū)動方程和驅(qū)動方程和輸出方程輸出方程狀態(tài)方程狀態(tài)方程狀態(tài)圖、狀態(tài)圖、狀態(tài)表狀態(tài)表時序圖時序圖15時序電路的分析步驟：時序電路的分析步驟：4時序邏輯電路的分析方法時序邏輯電路的分析方法2將驅(qū)動方程代入特性方程判斷電路邏判斷電路邏輯功能輯功能,檢查檢查自啟動自啟動3計算2021/8/6122若干常

55、用的時序邏輯電路若干常用的時序邏輯電路寄存器和移位寄存器寄存器和移位寄存器 寄存器寄存器 在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路稱為的電路稱為寄存器寄存器。 寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲的。一個觸發(fā)器可以存儲1 1位二進制代碼，存放位二進制代碼，存放n位位二進制代碼的寄存器，需用二進制代碼的寄存器，需用n個個觸發(fā)器來構(gòu)成。觸發(fā)器來構(gòu)成。2021/8/6123移位寄存器移位寄存器單向移位寄存器單向移位寄存器2*31*20*1*0QQQQQQDQi、 經(jīng)過經(jīng)過4個個CLK信號以

56、后，串行輸入的信號以后，串行輸入的4位代碼全部移入寄位代碼全部移入寄存器中，同時在存器中，同時在4個觸發(fā)器輸出端得到并行輸出代碼。個觸發(fā)器輸出端得到并行輸出代碼。 首先將首先將4位數(shù)據(jù)并行置入移位寄存器的位數(shù)據(jù)并行置入移位寄存器的4個觸發(fā)器中，經(jīng)個觸發(fā)器中，經(jīng)過過4個個CP,4位代碼將從串行輸出端依次輸出，實現(xiàn)數(shù)據(jù)的并行位代碼將從串行輸出端依次輸出，實現(xiàn)數(shù)據(jù)的并行串行轉(zhuǎn)換。串行轉(zhuǎn)換。2021/8/61242021/8/6125雙向移位寄存器雙向移位寄存器2021/8/6126計計數(shù)數(shù)器器二進制計數(shù)器二進制計數(shù)器十進制計數(shù)器十進制計數(shù)器N進制計數(shù)器進制計數(shù)器加法計數(shù)器加法計數(shù)器同步計數(shù)器同步計數(shù)

57、器異步計數(shù)器異步計數(shù)器減法計數(shù)器減法計數(shù)器可逆計數(shù)器可逆計數(shù)器加法計數(shù)器加法計數(shù)器減法計數(shù)器減法計數(shù)器可逆計數(shù)器可逆計數(shù)器二進制計數(shù)器二進制計數(shù)器十進制計數(shù)器十進制計數(shù)器N進制計數(shù)器進制計數(shù)器計數(shù)器計數(shù)器 2021/8/6127任意進制計數(shù)器的構(gòu)成方法任意進制計數(shù)器的構(gòu)成方法 利用現(xiàn)有的利用現(xiàn)有的N N進制計數(shù)器構(gòu)成任意進制（進制計數(shù)器構(gòu)成任意進制（M M）計）計數(shù)器時，如果數(shù)器時，如果MNMNMN，則要多片，則要多片N N進制計數(shù)器。進制計數(shù)器。實現(xiàn)方法實現(xiàn)方法置零法（復(fù)位法）置零法（復(fù)位法）置數(shù)法（置位法）置數(shù)法（置位法）2021/8/6128置零法：置零法：適用于有清零輸入端的集成計數(shù)器

58、。原適用于有清零輸入端的集成計數(shù)器。原理是不管輸出處于哪一狀態(tài)，只要在清零輸入端理是不管輸出處于哪一狀態(tài)，只要在清零輸入端加一有效電平電壓，輸出會立即從那個狀態(tài)回到加一有效電平電壓，輸出會立即從那個狀態(tài)回到00000000狀態(tài)，清零信號消失后，計數(shù)器又可以從狀態(tài)，清零信號消失后，計數(shù)器又可以從00000000開始重新計數(shù)。開始重新計數(shù)。 2021/8/6129置數(shù)法：置數(shù)法：適用于具有預(yù)置功能的集成計數(shù)器。對適用于具有預(yù)置功能的集成計數(shù)器。對于具有預(yù)置數(shù)功能的計數(shù)器而言，在其計數(shù)過程于具有預(yù)置數(shù)功能的計數(shù)器而言，在其計數(shù)過程中，可以將它輸出的任意一個狀態(tài)通過譯碼，產(chǎn)中，可以將它輸出的任意一個狀

59、態(tài)通過譯碼，產(chǎn)生一個預(yù)置數(shù)控制信號反饋至預(yù)置數(shù)控制端，在生一個預(yù)置數(shù)控制信號反饋至預(yù)置數(shù)控制端，在下一個下一個CLK脈沖作用后，計數(shù)器會把預(yù)置數(shù)輸脈沖作用后，計數(shù)器會把預(yù)置數(shù)輸入端入端D0D1D2D3的狀態(tài)置入輸出端。預(yù)置數(shù)控制的狀態(tài)置入輸出端。預(yù)置數(shù)控制信號消失后，計數(shù)器就從被置入的狀態(tài)開始重新信號消失后，計數(shù)器就從被置入的狀態(tài)開始重新計數(shù)。計數(shù)。2021/8/6130當(dāng)當(dāng)MN時，需用多片時，需用多片N進制計數(shù)器組合實現(xiàn)進制計數(shù)器組合實現(xiàn)串行進位方式、并行進位方式、串行進位方式、并行進位方式、 整體置零方式、整體置數(shù)方式整體置零方式、整體置數(shù)方式 若若M可分解為可分解為M=N1N2(N1、N

60、2均小于均小于N），），可采用連接方式有：可采用連接方式有： 若若M為大于為大于N的素數(shù)，不可分解，則其連接的素數(shù)，不可分解，則其連接方式只有：方式只有： 整體置零方式、整體置數(shù)方式整體置零方式、整體置數(shù)方式2021/8/6131串行進位方式：串行進位方式：以低位片的進位信號作為高位片以低位片的進位信號作為高位片的時鐘輸入信號。的時鐘輸入信號。并行進位方式：并行進位方式：以低位片的進位信號作為高位片以低位片的進位信號作為高位片的工作狀態(tài)控制信號。的工作狀態(tài)控制信號。整體置零方式：整體置零方式：首先將兩片首先將兩片N進制計數(shù)器按最簡進制計數(shù)器按最簡單的方式接成一個大于單的方式接成一個大于M進制的計數(shù)器，然后在進制的計