卓越微處理器原理考試題(正考)

1、姓名 學(xué)號(hào) 總分 任課老師 題號(hào)一二三四五得分答題時(shí)間：120分鐘（全部題均答在試卷上）一、單選題（本大題共10小題，每小題1分，共10分）1、在下列指令中，合法的指令是（ ）。 A ADD BR，01H B OUT AL，DR C ROL CL，BR D IN AL，DR2指令 “MOV AR，BR” 源操作數(shù)的尋址方式為（ ）。 A 寄存器尋址 B寄存器間接尋址 C 寄存器相對(duì)尋址 D基址變址尋址3一個(gè)無符號(hào)二進(jìn)制數(shù)邏輯左移一位相當(dāng)于將其 ( )。 A 乘以1 B乘以2 C除以1 D除以24將十進(jìn)制數(shù)46用組合BCD碼形式定義到BCDBUF單元中，正確的定義方法為 （ ）。A. BCDBU

2、F DB 46H B. BCDBUF DB 46C. BCDBUF DW 0046H D. BCDBUF DW 0406H5若位容量為32K位的SRAM芯片具有8條數(shù)據(jù)線，則它具有的地址線條數(shù)為（ ）。 A11 B12 C13 D146若定義DAT DD 87654321H，則DAT+2字節(jié)單元的數(shù)據(jù)是（ ）。 A87H B65H C43H D21H7若有3片8259A級(jí)聯(lián)工作，則能管理的外部可屏蔽中斷個(gè)數(shù)為（ ）。A. 3個(gè) B. 24個(gè)C. 22個(gè) D. 21個(gè)8若主程序中已使中斷標(biāo)志IF置“1”（中斷允許），則響應(yīng)中斷請(qǐng)求，進(jìn)入中斷服務(wù)程序并返回主程序后，IF標(biāo)志位（ ）。 A一定為“1

3、” B一定為“0” C可能為“1”，也可能為“0” D以上均不對(duì)9在I/O地址譯碼中，A5、A4、A3未參加譯碼，則產(chǎn)生的地址重疊數(shù)為（ ）。A. 3個(gè) B. 8個(gè)C. 6個(gè) D. 9個(gè)10中斷向量可提供（ ）。 A被選中設(shè)備的地址 B傳送數(shù)據(jù)的起始地址 C主程序的斷點(diǎn)地址 D中斷服務(wù)程序的入口地址二、填空題：（每空1分，共20分）1有一個(gè)16位數(shù)0001 0010 0101 0011，如果它是一個(gè)二進(jìn)制數(shù)，它所表示的對(duì)應(yīng)的十進(jìn)制數(shù)是 ，如果它是一個(gè)壓縮BCD碼，它所表示的對(duì)應(yīng)的十進(jìn)制數(shù)是 。2一個(gè)8位二進(jìn)制補(bǔ)碼數(shù)，它的十六進(jìn)制表示為CDH，它的十進(jìn)制數(shù)數(shù)值為 。3如果堆棧的(SP)=0100

4、H，執(zhí)行程序：PUSH ARPUSH BRCALL SUB1 求這時(shí)的（SP）= 。4將DR中的低7位取反，高9位不變，正確的指令為 。5CPU與外設(shè)傳送數(shù)據(jù)可采用 、 、 和 方式。6模型機(jī)接收中斷類型碼，將它左移 位后，形成中斷向量表的指針。7如果某微處理器有16條地址總線和16條數(shù)據(jù)總線，假定存儲(chǔ)器地址空間與I/O地址空間是分開的，則存儲(chǔ)器地址空間為_；數(shù)據(jù)總線上傳送的有符號(hào)整數(shù)的范圍為_ _ 。8輸入/輸出指令的間接尋址必須通過_寄存器。9 根據(jù)下面的指令和偽指令序列，AR寄存器的內(nèi)容為_。TAB DB 6，5，4，3，2，1ENTRY EQU 3MOV BR，OFFSET TABAD

5、D BR，ENTRYMOV AR，WORD PTR BR10設(shè)（DR）10111011B，（CL）3，（CF）1，指令ROR DR，CL執(zhí)行后DR的內(nèi)容為_ 。11CPU執(zhí)行：MOV AR，62A0HADD AR，9D60H后，CF= , OF= , ZF= , PF= , SF= 。三、簡(jiǎn)答題（每小題4分，共8分）1簡(jiǎn)述I/O端口的編址方式及優(yōu)缺點(diǎn)。2中斷向量表的功能是什么？敘述CPU利用中斷向量表轉(zhuǎn)入中斷服務(wù)程序的過程。四、程序分析題（7分，7分，4分，共18分）1假設(shè)下列定義變量在內(nèi)存中按順序存放，畫出下列變量在存儲(chǔ)器中的空間分配。DATA VAR1 DB 10，2，99VAR2 DW

6、8500HVAR3 DB ABC abcVAR4 DD 30000H，8600H ENDS地址+0+1+2+3+4+5+6+70000H0008H0010H0018H2一個(gè)8位的算術(shù)邏輯單元（ALU），如圖1所示，根據(jù)操作碼的高兩位可以完成兩個(gè)操作數(shù)的加、減、按位與以及按位或運(yùn)算，輸出可以根據(jù)操作碼的最低位選擇移位輸出。用VHDL描述該ALU的代碼如下所示。圖1 8位ALU原理框圖用VHDL描述該ALU的代碼：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSI

7、GNED.ALL;ENTITY ALU_8bits ISPORT( Op_code : IN STD_LOGIC_VECTOR( 2 DOWNTO 0 );Input_A, Input_B : IN STD_LOGIC_VECTOR( 7 DOWNTO 0 );ALU_output : OUT STD_LOGIC_VECTOR( 7 DOWNTO 0 ) );END ALU_8bits;ARCHITECTURE behavior OF ALU_8bits ISBEGINPROCESS ( Op_code, Input_A, Input_B )VARIABLE temp_output : STD

8、_LOGIC_VECTOR( 7 DOWNTO 0 ); -變量定義BEGINCASE Op_Code ( 2 DOWNTO 1 ) ISWHEN "00" => temp_output := Input_A + Input_B;WHEN "01" => temp_output := Input_A - Input_B;WHEN "10" => temp_output := Input_A AND Input_B;WHEN "11" => temp_output := Input_A OR

9、Input_B;WHEN OTHERS => temp_output := "00000000"END CASE;IF Op_Code(0) = '1' THENAlu_output <= temp_output( 6 DOWNTO 0 ) & '0'ELSEAlu_output <= temp_output;END IF;END PROCESS;END behavior;根據(jù)以上給出的ALU框圖及VHDL代碼，完成下表：Op_Code3.0（二進(jìn)制）Input_A（十六進(jìn)制）Input_B（十六進(jìn)制）Alu_out

10、put（十六進(jìn)制）000(35)HEX(14)HEX001(35)HEX(14)HEX010(35)HEX(14)HEX100(35)HEX(14)HEX110(35)HEX(14)HEX3指出下列程序完成什么功能 DATASEG BUF DB abcdefghijENDSCODESEG START：MOV SI，0 MOV CR，10 MOV AL，20HNERT： SUB BUFSI，AL INC SI LOOP NERTENDS END START五、應(yīng)用題（共44分）1圖2為模型機(jī)系統(tǒng)中擴(kuò)展的SRAM電路圖，請(qǐng)完成以下操作：（1）寫出每片6264（即上邊片和下邊片）各自的地址范圍。（4分）（2）編寫一個(gè)程序，可以完成“芯片復(fù)制器”從上邊一片6264到下邊一片6264的數(shù)據(jù)復(fù)制功能。（8分）（3）編程將6264內(nèi)所有數(shù)據(jù)求異或（所有數(shù)據(jù)兩兩異或）將最終結(jié)果存入BL中。（8分）圖2 模型機(jī)系統(tǒng)中擴(kuò)展的SRAM電路圖2在某微處理器應(yīng)用系統(tǒng)中，若有A0A15 16條地址線，D0D7 8條數(shù)據(jù)線，采用獨(dú)立編址方式，I/O讀控制信號(hào)為，寫控制信號(hào)為。試設(shè)計(jì)一輸出并行端口，輸出端口器件選用74LS374，輸出端口地址8300H。 （1）畫出硬件連接圖。（1