數(shù)字電路與邏輯設(shè)計期末模擬題及答案_第1頁
數(shù)字電路與邏輯設(shè)計期末模擬題及答案_第2頁
數(shù)字電路與邏輯設(shè)計期末模擬題及答案_第3頁
數(shù)字電路與邏輯設(shè)計期末模擬題及答案_第4頁
數(shù)字電路與邏輯設(shè)計期末模擬題及答案_第5頁
已閱讀5頁,還剩11頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、數(shù)字電路與邏輯設(shè)計期末模擬題一、 選擇題1、(36.7)10 的8421BCD碼為。()A、(0110110.101)8421BCD B、(0011110.1110)8421BCDC、(00110110.0111)8421BCD D、(110110.111)8421BCD 2、與(6B.2)16相對應(yīng)的二進制數(shù)為()A、(1101011.001)2 B、(01101010.01)2C(11101011.01)2 D、(01100111.01)23、在BCD碼中,屬于有權(quán)碼的編碼是()A、余3碼 B、循環(huán)碼 C、格雷碼 D、8421碼4、如圖1-1所示門電路,按正邏輯體制,電路實現(xiàn)的邏輯式F=(

2、) A、 B、C、A+B+C D、5、如果1-2所示的波形圖,其表示的邏輯關(guān)系是()A、F=A·B B、F=A+BC、F= D、F=6、下列器件中,屬于組合電路的有()A、計數(shù)器和全加器 B、寄存器和比較器 C、全加器和比較器D、計數(shù)器和寄存器7、異或門F=AB兩輸入端A、B中,A=0,則輸出端F為()A、AB B、B C、 D、08、已知4個組合電路的輸出F1F4的函數(shù)式非別為:F1=AB+C,F(xiàn)2=AB+CD+BC,F(xiàn)3=+B,F(xiàn)4=(A+)·(+),則不會產(chǎn)生競爭冒險的電路是( )A、電路1 B、電路2 C、電路3 D、電路49、邊沿觸發(fā)JK觸發(fā)器的特征方程是()A、

3、 =+k B、=+C、=J+ D、=J+K10、用n個出發(fā)器件構(gòu)成計數(shù)器,可得到的最大計數(shù)長度為( )A、n B、2n C、n2 D、211、(011001010010.00010110)8421BCD所對應(yīng)的十進制數(shù)為()A、(652.16)10 B、(1618.13)10C、(652.13)10 D、(1618.06)1012、八進制數(shù)(321)8對應(yīng)的二進制數(shù)為()A、(011010001)2 B、(110011)2C、(10110111)2 D、(1101011)213、與(19)10相對應(yīng)的余3BCD碼是()A、(00101100)余3BCD B、(01001100)余3BCD C、

4、(00110101)余3BCD D、(01011010)余3BCD14、如圖1-3所示門電路,按正邏輯體制,電路實現(xiàn)的邏輯關(guān)系F=()A、 B、 C、A+B+C D、圖1-315、如圖1-4所示的波形圖表示的邏輯關(guān)系是()A、F= B、F=A+B C、F= D、F=16、已知邏輯函數(shù)的卡諾圖如圖1-5所示能實現(xiàn)這一函數(shù)功能的電路是()17、組合邏輯電路的特點是()A、含有存儲元件 B、輸出、輸入間有反饋通路 C、電路輸出與以前狀態(tài)有關(guān) D、全部由門電路構(gòu)成18、函數(shù)F=,當變量取值為(),不會出現(xiàn)冒險現(xiàn)象。A、B=C=1 B、B=C=0 C、A=1,C=0 D、A=B=019、由與非門組成的基

5、本RS觸發(fā)器的特性方程是()A、B、C、D、20、4個觸發(fā)器構(gòu)成8421BCD碼計數(shù)器,共有()個無效狀態(tài)。A、6 B、8 C、10 D、不定二、填空題1、(67)10所對應(yīng)的二進制數(shù)為 和十六進制數(shù)為 。2、邏輯函數(shù)F=AB+的對偶函數(shù)F= 3、在數(shù)字邏輯電路中,三極管主要工作在 兩種穩(wěn)定狀態(tài)。4、如圖2-1所示電路能實現(xiàn)的邏輯關(guān)系是F= 。5、CMOS傳輸門組成的電路如圖2-2所示,當C=0時,U0= ,當C=1時,U0= 。6、四選一數(shù)據(jù)選擇器,AB為地址信號,I0=I3=1,I1=C,I2=,當AB=00時,輸出F= ;當AB=10時,輸出F= 。7、3線8線譯碼器如圖2-3所示,他所

6、實現(xiàn)函數(shù)F= 。8、時序邏輯電路一般由 和 兩分組成。9、半導(dǎo)體存儲器,根據(jù)用戶對存儲器進行操作分為 和 兩大類。10、十進制數(shù)(56)10轉(zhuǎn)換為二進制數(shù)為 和十六進制數(shù)為 11、邏輯函數(shù)F=A·(B+C)·1的反函數(shù)= 12、由于二極管具有 特性,因此可作為開關(guān)元件使用。13、由oc門構(gòu)成的電路如圖2-4所示,F(xiàn)的表達式為 14、如圖2-5所示電路中,F(xiàn)的表達式為 15、八選一數(shù)據(jù)選擇器電路如圖2-6所示,他所實現(xiàn)函數(shù)F= 16、3線-8線譯碼器電路如圖2-7所示,它所實現(xiàn)函數(shù)F1= ;F2= 。17、JK觸發(fā)器,要使,則輸入J=K= ;或J= ,K= 18、 型時序電路

7、的輸出不僅與電路內(nèi)部的狀態(tài)有關(guān),且與外輸入有關(guān)。 型時序電路的輸出僅與電路內(nèi)部的狀態(tài)有關(guān)。19、RAM由若干基本存儲電路組成,每個基本存儲電路可存放 。三、分析化簡題1、化簡函數(shù)(1)Y1=(·C+)·(AD+BC)(代數(shù)法化簡)(2)Y2=AB+BCD+C(卡諾圖化簡)(3)Y3(A、B、C、D)=+(為函數(shù)Y的最小項和,為任意項和)(卡諾圖化簡)2、電路如圖3-1所示,分析電路邏輯功能。3、分析圖3-2所示電路的邏輯功能,寫出電路的驅(qū)動方程,狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。4、圖3-3所示電路由555定時器構(gòu)成,它是什么電路?已知定時電阻R=11K,要

8、求輸出脈沖寬度tw=1秒,試計算定時電容C的數(shù)值? 5、圖3-4電路中74LS290已接成異步十進制計數(shù)器,0為最低位,3為最高位,設(shè)計數(shù)器輸出高電平為 3.5v,低電平為0v。當3210=0101時,求輸出電壓U0的值? 6、化簡函數(shù)(1)Y1= (代數(shù)法化簡)(2)Y2= (卡諾圖化簡)(3)Y3(A、B、C、D)=(為函數(shù)Y3的最小項和,為任意項和)(卡諾圖化簡)7、電路如圖3-5所示,分析電路邏輯功能。(本題8分)8、分析圖3-6所示電路的邏輯功能,寫出電路的驅(qū)動方程,狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖,并說明該電路能否自啟動。9、由555定時器構(gòu)成的多諧振動器如圖3-7所示,已

9、知R1=1K,R2=8.2K,C=0.1F。試求脈沖寬度T1,振蕩頻率f和占空比q。10、圖3-8所示電路是倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器,已知R=10K,UREF=10V。試求:(1)U0輸出范圍;(2)當D3D2D1D0=0110時,U0=? 四、設(shè)計題1、用如下器件實現(xiàn)函數(shù)Y=ABC,畫出邏輯圖(或陣列結(jié)構(gòu)圖)。(1)與非門;(2)3線8線譯碼器(74LS138)和與非門;(3)八選一數(shù)據(jù)選擇器(74LS151);(4)ROM的陣列結(jié)構(gòu)圖。2、試用置零法將4位同步二進制計數(shù)器74LS161接成十三進制計數(shù)器,并畫出狀態(tài)轉(zhuǎn)換圖,可以附加必要的門電路。3、用如下器件實現(xiàn)函數(shù)Y=(AB)C+畫出邏

10、輯圖(或陣列結(jié)構(gòu)圖)。(1)與非門;(2)3線-8線譯碼器(74LS138)和與非門;(3)八選一數(shù)據(jù)選擇器(74LS151);(4)ROM的陣列結(jié)構(gòu)圖。4試用置零法將4位同步二進制計數(shù)器74LS161接成八進制計數(shù)器,并畫出狀態(tài)轉(zhuǎn)換圖,可以附加必要的門電路。數(shù)字電路與邏輯設(shè)計期末模擬參考答案一、1、C 2、A 3、D 4、B 5、C 6、C 7、B 8、B 9、C 10、D11、A 12、A 13、B 14、C 15、D16、D 17、D 18、B 19、C 20、A二、1、(1000011)2 ,(43)16 2、(A+B)·() 3、飽和及截止 4、 5、Ui1,Ui2 6、1

11、, 7、m1+m3+m4+m5+m68、1 9、組合邏輯電路,存儲電路 10、只讀存儲器,隨機讀寫存儲器11、(111000)2,(38)16 12、 13、單向?qū)щ?4、F=AB 15、F= 16、 或 17、m1+m2+m3+m7,m3+m5+m6+m7 18、1, 19、米利,摩爾 20、一位二值代碼三、1、(1)Y1=ACD+ABC (2)Y2 =AB+CD AB CD00011110001110111111111011 (3)Y3=B+C+DAB CD0001111000110111111102、(1)寫出邏輯函數(shù)式F=ABC+ =ABC+ (2)列真值表 A B CF0 0 01

12、0 0 100 1 000 1 101 0 0 01 0 101 1 0 01 1 11(3)由真值表可知當ABC=000或111時 F=1,否則F=0所以該電路為“一致電路” 3、(1)驅(qū)動方程 (2)狀態(tài)方程 (3)輸出方程 Z=(4)狀態(tài)轉(zhuǎn)換圖 Z10 11101100 011110 10 (5)時序圖 此電路是一個同步三進制加法計數(shù)器電路可自啟動。 4、構(gòu)成單穩(wěn)態(tài)觸發(fā)器 tw=1.1RC C=0.08310-3F=83 5、I=(+) U0=RFI=2(+) 當3210=0101時U0=(+)2=(3.5+0.875)=4.375V 6、(1)Y1=A+=A+ (2)Y2=AB CD0

13、0011110001101111111110111 (3)Y3=D AB CD0001111000110111111017、(1)寫出輸出函數(shù)表達式= (2)列真值表 A BF1F20 0000 1101 0101 101(3)由真值表可知,F(xiàn)1和AB是異或關(guān)系,相當于兩個一位二進制數(shù)相加所得的本位和數(shù);F2是A和B的邏輯與,相當于兩數(shù)相加的進位數(shù),所以該電路是由兩個一位二進制數(shù)相加的加法電路,又稱為半加器。 8、(1)驅(qū)動方程 (2)狀態(tài)方程 (3)輸出方程 Z=(4)狀態(tài)轉(zhuǎn)換圖 該電路為一同步五進制計數(shù)器,電路可自啟動 9、T1=0.7()·C=0.7(1+8.2)1030.110-6=0.644ms T=0.7()·C=0.7(1+28.2)1030.110-6=1.218msf=q=% 10、(1)U0= 當D3D2D1D0=1111 時 U0=9.375V 所以輸出電壓范圍為09.375V (2)U0=3.75v 四、1、 Y=ABC=(A+B)C=(A+B)+·C = A+B+ ABC+C= (1)與非門 Y=(2)3線-8線譯碼器和與非門 = (3)八選一數(shù)據(jù)選擇器 I1=I2=I4=I7=1 I0=I3=I5=I6=0 (4)ROM的陣列結(jié)構(gòu)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論