RZI碼解碼器的設(shè)計(jì)與實(shí)現(xiàn)

1、課 程 設(shè) 計(jì) 報(bào) 告課程設(shè)計(jì)名稱：計(jì)算機(jī)組成原理課程設(shè)計(jì)課程設(shè)計(jì)題目：3/16RZI碼解碼器的設(shè)計(jì)與實(shí)現(xiàn)院（系）：專 業(yè)：班 級(jí)：學(xué) 號(hào)：姓 名： 指導(dǎo)教師： 完成日期：2016.01.15 目 錄第1章 總體設(shè)計(jì)方案11.1 設(shè)計(jì)原理11.2 設(shè)計(jì)思路11.3 設(shè)計(jì)環(huán)境2第2章 詳細(xì)設(shè)計(jì)方案32.1 總體方案的設(shè)計(jì)與實(shí)現(xiàn)32.2總體方案的邏輯圖52.2.1 功能仿真6第3章 編程下載與硬件測(cè)試73.1 編程下載73.2 硬件測(cè)試及結(jié)果分析73.2.1硬件測(cè)試73.2.2結(jié)果分析8附 錄（電路原理圖）9參考文獻(xiàn)10-10- 第1章 總體設(shè)計(jì)方案第1章 總體設(shè)計(jì)方案1.1 設(shè)計(jì)原理本設(shè)計(jì)要求設(shè)

2、計(jì)并實(shí)現(xiàn)3/16RZI解碼器，將輸入的3/16RZI碼變成二進(jìn)制數(shù)數(shù)字序列輸出。在一個(gè)輸入端連續(xù)的輸入16個(gè)周期的脈沖，同時(shí)輸入3/16RZI碼，每次輸入一個(gè)脈沖，就將輸入的信號(hào)保存到D觸發(fā)器中，最后16個(gè)數(shù)據(jù)信號(hào)都保存到了D觸發(fā)器中。同時(shí)將所有D觸發(fā)器連接一個(gè)16進(jìn)制的數(shù)據(jù)選擇器，通過(guò)一個(gè)16進(jìn)制計(jì)數(shù)器控制數(shù)據(jù)選擇器每個(gè)數(shù)據(jù)信號(hào)的輸出，從而實(shí)現(xiàn)3/16RZI的解碼。初始信號(hào)： 解碼后： 1.2 設(shè)計(jì)思路3/16RZI解碼器的設(shè)計(jì)主要包含如下三個(gè)部分：一個(gè)16進(jìn)制計(jì)數(shù)器由16個(gè)D觸發(fā)器組成的移位寄存器一個(gè)16進(jìn)制數(shù)據(jù)選擇器CLK 計(jì)數(shù)器3/16RZI數(shù)據(jù)選擇器二進(jìn)制數(shù)字輸出圖1.1 3/16R

3、ZI的思路框圖通過(guò)輸入16個(gè)周期的脈沖同時(shí)將3/16RZI碼存入到了移位寄存器中，然后再并行輸入到數(shù)據(jù)選擇器中，再通過(guò)計(jì)數(shù)器的控制將3/16RZI碼變成二進(jìn)制數(shù)字輸出。對(duì)于以上設(shè)計(jì)思路部分中可以分別設(shè)計(jì)實(shí)現(xiàn)相應(yīng)功能的器件，包括16位移位寄存器、16進(jìn)制計(jì)數(shù)器、16進(jìn)制數(shù)據(jù)選擇器等。在連接具體電路時(shí)配合相應(yīng)脈沖和門(mén)電路以達(dá)到效果。以上三個(gè)器件的底層、頂層的設(shè)計(jì)都采用原理圖設(shè)計(jì)輸入方式，經(jīng)編譯、調(diào)試后形成*.bit文件并下載到XCV200可編程邏輯芯片中，經(jīng)硬件測(cè)試驗(yàn)證設(shè)計(jì)的正確性。1.3 設(shè)計(jì)環(huán)境·硬件環(huán)境：偉福COP2000型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀、XCV200實(shí)驗(yàn)板、微機(jī)·

4、EDA環(huán)境：Xilinx foundation F3.1 設(shè)計(jì)軟件 第2章 詳細(xì)設(shè)計(jì)方案第2章 詳細(xì)設(shè)計(jì)方案2.1 總體方案的設(shè)計(jì)與實(shí)現(xiàn)16位移位寄存器的設(shè)計(jì)和實(shí)現(xiàn)16位移位寄存器單元有倆個(gè)輸入量：CLK脈沖信號(hào)，3/16RZI數(shù)據(jù)信號(hào)。 圖2.1.1 16位移位寄存器圖移位寄存器除了具有存儲(chǔ)代碼的功能以外，還有具有移位功能，就是指將寄存器里儲(chǔ)存的代碼能在脈沖的作用下依次左移。最后將輸入的3/16RZI碼并行輸出到數(shù)據(jù)選擇器進(jìn)行選擇輸出。圖2.1.2 16位移位寄存器仿真圖 16位計(jì)數(shù)器的設(shè)計(jì)和實(shí)現(xiàn) 該計(jì)數(shù)器是一個(gè)自啟動(dòng)計(jì)數(shù)器，由4個(gè)JK觸發(fā)器組成，能夠自行數(shù)到15。該計(jì)數(shù)器通過(guò)控制輸入端的狀

5、態(tài)，當(dāng)每次CLK信號(hào)到達(dá)時(shí)，使該翻轉(zhuǎn)的那些觸發(fā)器輸入端控等于1，不該翻轉(zhuǎn)的為0。這樣，就可以用計(jì)數(shù)器電路的不同狀態(tài)來(lái)記錄CLK的脈沖數(shù)目，從而達(dá)到計(jì)數(shù)的目的。圖2.1.3 16位計(jì)數(shù)器圖2.2總體方案的邏輯圖封裝后本電路只有倆個(gè)輸出，其中一個(gè)是脈沖信號(hào)，另一個(gè)是數(shù)據(jù)信號(hào)。一個(gè)是解碼后輸出的二進(jìn)制信號(hào)。圖2.2.1 原理圖封裝后圖2.2.1 功能仿真功能仿真波形結(jié)果如圖2.2.2所示,對(duì)表2.2.2與表1.1的內(nèi)容進(jìn)行對(duì)比，可以看出功能仿真結(jié)果是正確的，進(jìn)而說(shuō)明電路設(shè)計(jì)的正確性。圖2.2.2 功能仿真波形結(jié)果 第3章 編程下載與硬件測(cè) 第3章 編程下載與硬件測(cè)試3.1 編程下載利用COP2000

6、仿真軟件的編程下載功能，將得到final.bit文件下載到XCV200實(shí)驗(yàn)板的XCV200可編程邏輯芯片中。3.2 硬件測(cè)試及結(jié)果分析3.2.1硬件測(cè)試?yán)肵CV200實(shí)驗(yàn)板進(jìn)行硬件功能測(cè)試。輸入數(shù)據(jù)通過(guò)XCV200實(shí)驗(yàn)板的輸入開(kāi)關(guān)實(shí)現(xiàn)，輸出數(shù)據(jù)通過(guò)XCV200實(shí)驗(yàn)板的LED指示燈實(shí)現(xiàn)，其對(duì)應(yīng)關(guān)系如表3.1所示。表3.2.1XCV200實(shí)驗(yàn)板信號(hào)對(duì)應(yīng)關(guān)系利用下表中的輸入?yún)?shù)作為輸入數(shù)據(jù)，逐個(gè)測(cè)試輸出結(jié)果，即用XCV200實(shí)驗(yàn)板的開(kāi)關(guān)K0輸入數(shù)據(jù)，觀察LED1的輸出，得到如下表XCV200芯片引腳信號(hào)XCV200實(shí)驗(yàn)板X(qián)CV200實(shí)驗(yàn)板OUTPUTK4:3A0CLKCLOCKA2 INPUTK0

7、：0A3K0:00000001110000000A0000000000000000K0:011111111111111A011111111111111圖3.2.2 測(cè)試結(jié)果利用表3-2中的輸入?yún)?shù)作為輸入數(shù)據(jù)，逐個(gè)測(cè)試輸出結(jié)果，即用XCV200實(shí)驗(yàn)板的開(kāi)關(guān)K0及CLK輸入數(shù)據(jù)，同時(shí)觀察數(shù)據(jù)狀態(tài)燈顯示結(jié)果，得到如圖3.2.3所示的硬件測(cè)試結(jié)果。圖3.2.3 硬件測(cè)試結(jié)果3.2.2結(jié)果分析對(duì)表3.2.2與表3.2.3內(nèi)容進(jìn)行逐一比較可知，所以得出的結(jié)果正確，這是意料中的，而其他數(shù)據(jù)組的硬件測(cè)試結(jié)果都是正確的，說(shuō)明解碼器的設(shè)計(jì)完全正確。附 錄（電路原理圖）頂層設(shè)計(jì)原理圖參考文獻(xiàn)1. 魏媛媛 高曉清

8、計(jì)算機(jī)組成原理與設(shè)計(jì)M.武漢：武漢大學(xué)出版社，20082 李景華. 可編程邏輯器件與EDA技術(shù)M.北京：東北大學(xué)出版社，20013 杜建國(guó).Verilog HDL硬件描述語(yǔ)言M.北京：國(guó)防工業(yè)出版社，20044 王愛(ài)英.計(jì)算機(jī)組成與結(jié)構(gòu)(第4版)M.北京：清華大學(xué)出版社，20065 江國(guó)強(qiáng).EAD技術(shù)習(xí)題與實(shí)驗(yàn)M.北京：電子工業(yè)出版社，20056 王冠.Verilog HDL與數(shù)字電路設(shè)計(jì)M.北京：機(jī)械工業(yè)出版社，2005課程設(shè)計(jì)總結(jié)：這次組成原理課程設(shè)計(jì)雖然施老師和我說(shuō)比較簡(jiǎn)單，即3/16RZI解碼器，但還是花了大量的時(shí)間，原因在于開(kāi)始時(shí)對(duì)Xilinx Foundation F3.1軟件的使用不熟悉和對(duì)自上而下的設(shè)計(jì)方法都不是很明白，特別是對(duì)這個(gè)RZI碼一點(diǎn)不熟悉，網(wǎng)上也找不著資料，只能依靠老師的提示和解答。弄懂題目意思既花了倆三天，但隨著課程設(shè)計(jì)的逐漸進(jìn)行，整體的思路也逐漸明晰起來(lái)，開(kāi)始加快了設(shè)計(jì)的進(jìn)度。在整個(gè)課程設(shè)計(jì)，遇到很多問(wèn)題，特別是耐性堅(jiān)持的對(duì)待自己不熟悉的問(wèn)題。幸運(yùn)的是有指導(dǎo)老師耐心地給我們解答各類問(wèn)題，幫助我們理解課設(shè)的內(nèi)容和要求，給了我莫大的鼓舞和支持，還不斷鼓舞我們既然做了就要堅(jiān)持到底，最后我們把仿真，下載全弄好了，學(xué)到不少知識(shí)。同時(shí)，在整個(gè)課設(shè)中，我感受到了很多解決困能的方法，最重要的是我學(xué)會(huì)了用