實(shí)驗(yàn)三組合邏輯電路multisim仿真設(shè)計(jì)_第1頁
實(shí)驗(yàn)三組合邏輯電路multisim仿真設(shè)計(jì)_第2頁
實(shí)驗(yàn)三組合邏輯電路multisim仿真設(shè)計(jì)_第3頁
實(shí)驗(yàn)三組合邏輯電路multisim仿真設(shè)計(jì)_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、實(shí)驗(yàn)四組合邏輯電路Multisim仿真設(shè)計(jì)一、 實(shí)驗(yàn)?zāi)康?、掌握組合邏輯電路的特點(diǎn)2、利用邏輯轉(zhuǎn)換儀對(duì)組合邏輯電路進(jìn)行分析與設(shè)計(jì)二、實(shí)驗(yàn)原理組合邏輯電路是一種重要的數(shù)字邏輯電路：特點(diǎn)是任何時(shí)候的輸出僅僅取決于同一時(shí)刻的輸入信號(hào)的取值組合。根據(jù)電路確定功能， 是分析組合邏輯電路的過程，其步驟如下：組合邏輯電路一推導(dǎo)一邏輯表達(dá)式一化簡(jiǎn)一最簡(jiǎn)表達(dá)式一列表一真值表一分析一確定電路功能。根據(jù)要求求解電路， 是設(shè)計(jì)組合邏輯電路的過程，其步驟如下：?jiǎn)栴}提出一分析一真值表一歸納一邏輯表達(dá)式一化簡(jiǎn)變換一邏輯圖。邏輯轉(zhuǎn)換儀是Multisim中常用的數(shù)字邏輯電路分析和設(shè)計(jì)儀器。三、仿真例題1、利用邏輯轉(zhuǎn)換儀對(duì)已知邏

2、輯電路進(jìn)行分析電路圖如下：U玨TqiSiWH7-9L51CJHXLC1圖待分析邏輯電路 分析結(jié)果如下：圖 邏輯分析儀輸出結(jié)果四、思考題1、設(shè)計(jì)一個(gè)四人表決電路，即如果3人或3人以上同意，則通過；否則被否決。用與非門實(shí)現(xiàn)。解：用ABCD分別表示四人的表決結(jié)果，1表示同意，0表示不同意。則利用邏輯分析儀可以輸入如下真值表，并得到如下表達(dá)式：L=ACD+ABD+ABC+BCDo o o o o o 01- o- o O 1 O 1 11o 101OJI nu JI01010101o O1100110O11Do11 o oo o 1111o o o o 1111o o Q Q n fl- -u o-11111 1o 12 345-67690123 45 o oo OOQ oooo 1 m n on-OOOOOQOOn-nuooooLogie Converter-KLC1rtCD+ABD+ABC+0CD圖邏輯分析儀得到的真值表和表達(dá)式 得到如下電路圖：12圖 利用邏輯分析儀得到的與非門設(shè)計(jì)的表決電路2、利用邏輯轉(zhuǎn)換儀對(duì)下圖所示電路進(jìn)行分析。U1AU2A圖待分析的邏輯電路解：通過邏輯分

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論