計(jì)算機(jī)組成原理試題及答案

1、二、填空題1字符信息是符號數(shù)據(jù)，屬于處理（非數(shù)值）領(lǐng)域的問題，國際上采用的字符系統(tǒng)是七單位的（ASCID碼。P232按IEEE75標(biāo)準(zhǔn)，一個32位浮點(diǎn)數(shù)由符號位S（1位）、階碼E（8位）、 尾數(shù)M （23位）三個域組成。其中階碼 E的值等于指數(shù)的真值（e） 加上一個固定的偏移值（127）。P173雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結(jié)構(gòu)，其中前者采用（空間）并行技術(shù)，后者采用（時間）并行技術(shù)。P864衡量總線性能的重要指標(biāo)是（總線帶寬），它定義為總線本身所能 達(dá)到的最高傳輸速率，單位是（MB/s）。P1855在計(jì)算機(jī)術(shù)語中，將ALU控制器和（）存儲器合在一起稱為（）。6數(shù)的真值變成機(jī)器

2、碼可采用原碼表示法，反碼表示法，（補(bǔ)碼）表示法，（移碼）表示法。P19-P217廣泛使用的（SRAM）和（DRAM）都是半導(dǎo)體隨機(jī)讀寫存儲器。前者的速度比后者快，但集成度不如后者高。P678反映主存速度指標(biāo)的三個術(shù)語是存取時間、（存儲周期）和（存儲器帶寬）。P679形成指令地址的方法稱為指令尋址，通常是（順序）尋址，遇到轉(zhuǎn)移指令時（跳躍）尋址。P11210 CPU從（主存中）取出一條指令并執(zhí)行這條指令的時間和稱為 （指 令周期）。11定點(diǎn)32位字長的字，采用2的補(bǔ)碼形式表示時，一個字所能表示的整數(shù)范圍是（-2的31次方到2的31次方減1 ）。P2012 IEEE75標(biāo)準(zhǔn)規(guī)定的64位浮點(diǎn)數(shù)格式中

3、，符號位為1位，階碼為 11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（+ 1+ （1-2 ） X2 ）。13浮點(diǎn)加、減法運(yùn)算的步驟是（0操作處理）、（比較階碼大小并完 成對階）、（尾數(shù)進(jìn)行加或減運(yùn)算）、（結(jié)果規(guī)格化并進(jìn)行舍入處理）、（溢出處理）。P5414某計(jì)算機(jī)字長32位，其存儲容量為64MB,若按字編址，它的存儲 系統(tǒng)的地址線至少需要（14）條。64X1024KB=2048KB（尋址范 32圍）=2048 X 8（化為字的形式）=21415一個組相聯(lián)映射的Cache,有128塊，每組4塊，主存共有16384塊, 每塊64個字，則主存地址共（20）位，其中主存字塊標(biāo)記應(yīng)為（9） 位，組

4、地址應(yīng)為（5）位，Cache地址共（13）位。16 CPU存取出一條指令并執(zhí)行該指令的時間叫（指令周期），它通常 包含若干個（CPU周期），而后者又包含若干個（時鐘周期）。P131 17計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級， 即微程序設(shè)計(jì)級（或 邏輯電路級）、一般機(jī)器級、操作系統(tǒng)級、（匯編語言）級、（高級語 言）級。P1318十進(jìn)制數(shù)在計(jì)算機(jī)內(nèi)有兩種表示形式：（字符串）形式和（壓縮的| 十進(jìn)制數(shù)串）形式。前者主要用在非數(shù)值計(jì)算的應(yīng)用領(lǐng)域，后者用于 直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)算。P1919 一個定點(diǎn)數(shù)由符號位和數(shù)值域兩部分組成。 按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有（純小數(shù)）和（純整數(shù)）兩種表示方法。P1

5、620對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的 矛盾，計(jì)算機(jī)采用多級存儲體系結(jié)構(gòu)，即（高速緩沖存儲器）、（主存 儲器）、（外存儲器）。P6621高級的DRAM芯片增強(qiáng)了基本DRAM的功能，存取周期縮短至20ns 以下。舉出三種高級 DRAM芯片，它們是（FPM-DRAM）、（CDRAM）、（SDRAM）。P7522 一個較完善的指令系統(tǒng)，應(yīng)當(dāng)有（數(shù)據(jù)處理）、（數(shù)據(jù)存儲）、（數(shù) 據(jù)傳送）、（程序控制）四大類指令。P11923機(jī)器指令對四種類型的數(shù)據(jù)進(jìn)行操作。這四種數(shù)據(jù)類型包括（地 址）型數(shù)據(jù)、（數(shù)值）型數(shù)據(jù)、（字符）型數(shù)據(jù)、（邏輯）型數(shù)據(jù)。P110 24 CPU中保存當(dāng)前正在執(zhí)

6、行的指令的寄存器是（指令寄存器）| ,指示 下一條指令地址的寄存器是（程序寄存器），保存算術(shù)邏輯運(yùn)算結(jié)果 的寄存器是（數(shù)據(jù)緩沖寄存器）和（狀態(tài)字寄存器）。P12925數(shù)的真值變成機(jī)器碼時有四種表示方法，即（原碼）表示法， （補(bǔ) 碼）表不法，（移碼）表不法，（反碼）表不法。P19-P2126主存儲器的技術(shù)指標(biāo)有（存儲容量），（存取時間），（存儲周期）， （存儲器帶寬）。P6727 cache和主存構(gòu)成了（內(nèi)存儲器），全由（CPU）來實(shí)現(xiàn)。P66 31直接使用西文鍵盤輸入漢字，進(jìn)行處理，并顯示打印漢字，要解 決漢字的（輸入編碼）、（漢字內(nèi)碼）和（字模碼）三種不同用途的編碼。P24三、簡答題（簡答題

7、主要從課本上的第三、五、六章出題）1 . CPU中有哪幾類主要寄存器，用一句話回答其功能。P129答：A.數(shù)據(jù)緩沖寄存器（DR）B指令寄存器（IR）C程序計(jì)算器（PC）D.數(shù)據(jù) 地址寄存器（AR）E通用寄存器（R0R3）F狀態(tài)字寄存器（PSW） 功能：執(zhí)行指令、操作、時間的控制以及數(shù)據(jù)加工。2 .指令和數(shù)據(jù)都用二進(jìn)制代碼存放在內(nèi)存中，從時空觀角度回答 CPU如何區(qū)分讀出的代碼是指令還是數(shù)據(jù)。答：計(jì)算機(jī)可以從時間和空間兩方面來區(qū)分指令和數(shù)據(jù)，在時間上， 取指周期從內(nèi)存中取出的是指令，而執(zhí)行周期從內(nèi)存取出或往內(nèi)存中 寫入的是數(shù)據(jù)，在空間上，從內(nèi)存中取出指令送控制器，而執(zhí)行周期 從內(nèi)存從取的數(shù)據(jù)送運(yùn)

8、算器、往內(nèi)存寫入的數(shù)據(jù)也是來自于運(yùn)算器。3 .畫出分布式仲裁器的邏輯示意圖。（P195）4 . PCI總線中三種橋的名稱是什么？簡述其功能。P200答：PCI總線上有HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。橋在PCI總線體系結(jié)構(gòu)中起著重要作用，它連接兩條總線，使彼此間相互 通信。橋是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另 一條總線的地址空間上。從而使系統(tǒng)中任意一個總線主設(shè)備都能看到 同樣的一份地址表。橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送，可使所有的存 取都按PCU的需要出現(xiàn)在總線上。由上可見，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，許多總線并行工作。5 .畫

9、圖說明現(xiàn)代計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。（P14）6 .簡述水平型微指令和垂直型微指令的特點(diǎn)。（此題很大可能不屬于 簡答題考試范圍） 答：A.水平型微指令并行操作能力強(qiáng)，效力高， 靈活性強(qiáng)，垂直型微指令則較差；B.水平型微指令執(zhí)行一條指令的 時間短，垂直型微指令執(zhí)行時間長； C.由水平型微指令解析指令的 微程序，有微指令字較長而微程序短的特點(diǎn)，垂直型微指令則相反， 微指令字較短而程序長；D.水平型微指令用戶難以掌握，而垂直型 微指令與指令比較相似，相對來說，比較 容易掌握。7 .一臺機(jī)器的指令系統(tǒng)有哪幾類典型指令？列出其名稱。（此題很大可能不屬于簡答題考試范圍）答：A.數(shù)據(jù)傳送類指令B.算術(shù)運(yùn)算類指令

10、C.邏輯運(yùn)算類指令D.程序 控制類指令E.輸入輸出類指令F.字符串類指令G.系統(tǒng)控制類指令H. 特權(quán)指令8 .存儲系統(tǒng)中加入chche存儲器的目的是什么？有哪些地址映射方 式，各有什么特點(diǎn)？ 答：Cache是一種高速緩沖存儲器，是為了解 決CPU和主存之間速度的不匹配。地址映射方式有：A.全相聯(lián)映射方式，這是一種帶全部塊地址一起保存的方法， 可使主存的一塊直接 拷貝到chche中的任意一行上，非常靈活；B.直接映射方式：優(yōu)點(diǎn)是 硬件簡單，成本低，缺點(diǎn)是每個主存塊只有一個固定的行位置可存放； C.組相聯(lián)映射方式：它是前兩者的折衷方案，適度的兼顧了二者的優(yōu) 點(diǎn)有盡量避免其缺點(diǎn)，從靈活性、命中率、硬

11、件投資來說較為理想， 因而得到了普遍采用。9 .列表比較CISC處理機(jī)和RISC處理機(jī)的特點(diǎn)。（此題不屬于簡答題考試范圍，因?yàn)槔蠋熒险n沒講過 CISC處理機(jī)和RISC處理機(jī)的特點(diǎn)） 答：（1）指令系統(tǒng)：RISC設(shè)計(jì)者把主要精力放在那些經(jīng)常使用的指 令上，盡量使它們具有簡單高效的特色。對不常用的功能，常通過組 合指令來完成。因此，在RISC機(jī)器上實(shí)現(xiàn)特殊功能時，效率可能較 低。但可以利用流水技術(shù)和超標(biāo)量技術(shù)加以改進(jìn)和彌補(bǔ)。而 CISC計(jì) 算機(jī)的指令系統(tǒng)比較豐富，有專用指令來完成特定的功能。因此，處 理特殊任務(wù)效率較高（2）存儲器操作：RISC對存儲器操作有限制， 使控制簡單化；而CISC機(jī)器的存

12、儲器操作指令多，操作直接。（3） 程序：RISC匯編語言程序一般需要較大的內(nèi)存空間，實(shí)現(xiàn)特殊功能 時程序復(fù)雜，不易設(shè)計(jì)；而 CISC匯編語言程序編程相對簡單，科學(xué) 計(jì)算及復(fù)雜操作的程序社設(shè)計(jì)相對容易，效率較高。（4）中斷：RISC 機(jī)器在一條指令執(zhí)行的適當(dāng)?shù)胤娇梢皂憫?yīng)中斷；而CISC機(jī)器是在一條指令執(zhí)行結(jié)束后響應(yīng)中斷。（5） CPU: RISCCPUM含有較少的單元 電路，因而面積小、功耗低；而 CISCCPU包含有豐富的電路單元， 因而功能強(qiáng)、面積大、功耗大。（6）設(shè)計(jì)周期：RISC微處理器結(jié)構(gòu)簡 單，布局緊湊，設(shè)計(jì)周期短，且易于采用最新技術(shù)；CISC微處理器結(jié)構(gòu)復(fù)雜，設(shè)計(jì)周期長。（7）用戶

13、使用：RISC微處理器結(jié)構(gòu)簡單， 指令規(guī)整，性能容易把握，易學(xué)易用；CISC微處理器結(jié)構(gòu)復(fù)雜，功 能強(qiáng)大，實(shí)現(xiàn)特殊功能容易。（8）應(yīng)用范圍：由于RISC指令系統(tǒng)的 確定與特定的應(yīng)用領(lǐng)域有關(guān)，故RISC機(jī)器更適合于專用機(jī)；而CISC 機(jī)器則更適合于通用機(jī)。三、計(jì)算題（14分）1、已知 x=-001111 , y=+011001，求: x補(bǔ)，-x補(bǔ)，y補(bǔ)，-y補(bǔ)；x+y,x-y,判斷加減運(yùn)算是否溢出。2、有兩個浮點(diǎn)數(shù)N1=2j1 XS1,N2=2j2XS2,其中階碼用4位移碼、尾 數(shù)用8位原碼表示(含 1 位 符 號 位)。 設(shè) j1=(11)2,S1=(+0.0110011)2,j2=(-10)

14、2,S2=(+0.1101101)2，求 N1+N2 , 寫出運(yùn)算步驟及結(jié)果。3、CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完 成的次數(shù)為80次，已知cache存儲周期為40ns,主存存儲周期為 200ns,求cache/主存系統(tǒng)的效率和平均訪問時間。4、某計(jì)算機(jī)的存儲系統(tǒng)由cache、主存和磁盤構(gòu)成。cache的訪問時 間為15ns;如果被訪問的單元在主存中但不在 cache中，需要用60ns 的時間將其裝入cache,然后再進(jìn)行訪問；如果被訪問的單元不在主 存中，則需要10ms的時間將其從磁盤中讀入主存，然后再裝入cache 中并開始訪問。若cache的命中率為90%主存的命中率為60%求該 系統(tǒng)中訪問一個字的平均時間。5、設(shè)兩個浮點(diǎn)數(shù)N1=2j1 XS1,N2=2j2XS2,其中階碼3位(移碼)， 尾數(shù)4位，數(shù)符1位。設(shè)：j1