第二章門電路PPT學(xué)習(xí)教案

1、會計學(xué)1第二章門電路第二章門電路第一頁，共198頁。2第1頁/共198頁第二頁，共198頁。3LCCLDCCRVRVViiRVVLDCC)(DCCVVLCCLDCCRVRVVii第2頁/共198頁第三頁，共198頁。4NoImageNoImagei注意注意: 由于由于(yuy)此時此時二極管處于截止?fàn)顟B(tài)二極管處于截止?fàn)顟B(tài),電電阻很大阻很大,故故LDCCRVVi第3頁/共198頁第四頁，共198頁。5VVon0(a) 較實際較實際(shj)的模型的模型iirD：正向電阻：正向電阻第4頁/共198頁第五頁，共198頁。6VVon0(b) 常用常用(chn yn)模型模型i常用的近似模型第5頁/共1

2、98頁第六頁，共198頁。7Vi0(c) 理想理想(lxing)模型模型第6頁/共198頁第七頁，共198頁。8致)NoImage第7頁/共198頁第八頁，共198頁。9tttt1t2vii圖二極管的圖二極管的動態(tài)電流動態(tài)電流(dinli)波形波形電荷梯度建立電荷梯度建立(jinl)時間時間存儲電荷所致存儲電荷所致第8頁/共198頁第九頁，共198頁。10到輸出特性曲線，如下圖(b)所示。NoImage第9頁/共198頁第十頁，共198頁。11BTJ的輸入的輸入(shr)特特性性第10頁/共198頁第十一頁，共198頁。12+-VceBJT的輸出特性的輸出特性第11頁/共198頁第十二頁，共1

3、98頁。13bciiVVCE7 . 06 . 0 深度(shnd)飽和時：VVCE3 .01 .0(C) 截止區(qū)截止區(qū): , 僅有極小的反向穿透電流僅有極小的反向穿透電流0ciAICEO1bcii第12頁/共198頁第十三頁，共198頁。14+-ViVccic+-Vo第13頁/共198頁第十四頁，共198頁。15CsatCECCBSRVVI)(時時,BJT飽和飽和(boh), Vcc幾乎幾乎降在降在Rc上上,Vo 0.3v即即: 輸入高電平時輸入高電平時, BJT飽和飽和, 輸出為低電平。輸出為低電平。第14頁/共198頁第十五頁，共198頁。16,Vce 0, 但 Vbe 等效電路(dinl

4、)如圖和(c), (c)中的Vcc應(yīng)去掉。 (5) BJT的動態(tài)開關(guān)特性 (詳見P114圖 0 第15頁/共198頁第十六頁，共198頁。17 d) 工作時使用正電源(dinyun),應(yīng)將襯底接源極或接到系統(tǒng)的最低電位上.0)(thGSVGDBSNoImage第16頁/共198頁第十七頁，共198頁。180)(thGSVGDBS第17頁/共198頁第十八頁，共198頁。19最低電位上.GDBS第18頁/共198頁第十九頁，共198頁。20.四種類型MOS管的比較詳見P79表GDBS第19頁/共198頁第二十頁，共198頁。21也稱MOS管漏極特性曲線，分為三個工作區(qū)： 5v4v3vVGs(th

5、)=2viDVDs0第20頁/共198頁第二十一頁，共198頁。22NoImage)(21|)(0thGSGSVonVVKRDS第21頁/共198頁第二十二頁，共198頁。232)()1(thGSGSDSDVVIi5v4v3vVGs=2iDVDs0第22頁/共198頁第二十三頁，共198頁。24VGs(th)VGsiD0第23頁/共198頁第二十四頁，共198頁。25第24頁/共198頁第二十五頁，共198頁。26GDBS+Vi-+VddRdiD+-Vo第25頁/共198頁第二十六頁，共198頁。27 Vdd2) Vi VGs(th)且且VDs較大較大(jio d)時時, MOS管工作于恒管工

6、作于恒流區(qū)流區(qū),ViiDVoVi繼續(xù)增大繼續(xù)增大, MOS管的導(dǎo)管的導(dǎo) 通電阻通電阻Ron變得很小變得很小, 只要只要RDRon, 則則 Vo=0v這時這時DS之間相當(dāng)于一個閉合的開關(guān)之間相當(dāng)于一個閉合的開關(guān).(4) MOS管的開關(guān)等效電路管的開關(guān)等效電路:詳見詳見P76圖。圖。第26頁/共198頁第二十七頁，共198頁。28二極管與門二極管與門 (P71)第27頁/共198頁第二十八頁，共198頁。29都 導(dǎo) 通 ， 輸 出 為 高 電 平（3.7v）。第28頁/共198頁第二十九頁，共198頁。30二極管或門二極管或門第29頁/共198頁第三十頁，共198頁。31第30頁/共198頁第三十

7、一頁，共198頁。32圖圖 第31頁/共198頁第三十二頁，共198頁。33第32頁/共198頁第三十三頁，共198頁。34圖圖 第33頁/共198頁第三十四頁，共198頁。35第34頁/共198頁第三十五頁，共198頁。36第35頁/共198頁第三十六頁，共198頁。37第36頁/共198頁第三十七頁，共198頁。38電流就可維持T1的飽和狀態(tài)(詳見黑板上的分析) 。第37頁/共198頁第三十八頁，共198頁。39第38頁/共198頁第三十九頁，共198頁。40式電路或圖騰柱輸出電路；第39頁/共198頁第四十頁，共198頁。41入電壓為負(fù)時T1的發(fā)射極電流過大，起到保護T1的作用。第40頁

8、/共198頁第四十一頁，共198頁。42第41頁/共198頁第四十二頁，共198頁。43第42頁/共198頁第四十三頁，共198頁。44第43頁/共198頁第四十四頁，共198頁。45第44頁/共198頁第四十五頁，共198頁。46第45頁/共198頁第四十六頁，共198頁。47第46頁/共198頁第四十七頁，共198頁。48第47頁/共198頁第四十八頁，共198頁。49即，在兩級連接時，為保證后即，在兩級連接時，為保證后一級輸出低電平基本不變，前一級輸出低電平基本不變，前一級輸出的高電平不能低于一級輸出的高電平不能低于2V；為保證后一級輸出高電平基本為保證后一級輸出高電平基本不變，前一級輸

9、出的低電平不不變，前一級輸出的低電平不能高于能高于0.8V。實際上前級的。實際上前級的VOH(min) = 2.4v，VOL(max) = 0.4v，都有，都有0.4V的容限。的容限。第48頁/共198頁第四十九頁，共198頁。50第49頁/共198頁第五十頁，共198頁。51圖反相器的輸入圖反相器的輸入(shr)等效電路等效電路 第50頁/共198頁第五十一頁，共198頁。52IHImARVVVLBECCL1111VBC10VBE10IHI第51頁/共198頁第五十二頁，共198頁。53 圖反相器的輸入(shr)特性 第52頁/共198頁第五十三頁，共198頁。54第53頁/共198頁第五十

10、四頁，共198頁。55圖圖 反相器反相器 高電平輸出高電平輸出(shch)等等效電路效電路 第54頁/共198頁第五十五頁，共198頁。56圖反相器高電平輸出特性圖反相器高電平輸出特性 第55頁/共198頁第五十六頁，共198頁。57說明：說明： 1） 較小時，較小時，T4工作在射極輸出工作在射極輸出(shch)狀態(tài)，其輸狀態(tài)，其輸 出端可等效為一個很小內(nèi)阻的電壓源；出端可等效為一個很小內(nèi)阻的電壓源； 2） 較大時，較大時，T4進入飽和區(qū)進入飽和區(qū), VOH 隨隨 iL 線線性性 下降。下降。LiLi第56頁/共198頁第五十七頁，共198頁。58第57頁/共198頁第五十八頁，共198頁。5

11、9圖反相器圖反相器低電平輸出低電平輸出(shch)等等效電路效電路 第58頁/共198頁第五十九頁，共198頁。60圖圖 反相器反相器低電平輸出特性低電平輸出特性第59頁/共198頁第六十頁，共198頁。61輸入(shr)端與信號的低電平之間接入電阻RP時，VI隨RP的變化關(guān)系曲線，如P122圖所示。詳見P122例。第60頁/共198頁第六十一頁，共198頁。62（2）VO由高電平跳變?yōu)榈碗娖接筛唠娖教優(yōu)榈碗娖降膫鬏斞舆t時間記的傳輸延遲時間記為為tPHL。第61頁/共198頁第六十二頁，共198頁。63第62頁/共198頁第六十三頁，共198頁。64第63頁/共198頁第六十四頁，共198頁

12、。65第64頁/共198頁第六十五頁，共198頁。66第65頁/共198頁第六十六頁，共198頁。67（a）正脈沖）正脈沖(michng)噪聲容限噪聲容限（b）負(fù)脈沖）負(fù)脈沖(michng)噪聲容限噪聲容限第66頁/共198頁第六十七頁，共198頁。68（1）靜態(tài)電源電流）靜態(tài)電源電流(dinli)的計的計算：算： P125對圖的分析計算，給出對圖的分析計算，給出了了第67頁/共198頁第六十八頁，共198頁。69圖圖3.5.23 TTL反相器電源電流的計算反相器電源電流的計算(j sun) （a）vOVOL 的情況的情況 （b） vOVOH的情況的情況第68頁/共198頁第六十九頁，共198

13、頁。70平時的電源平時的電源(dinyun)電流計算電流計算公式：公式：2211RVVRVVCCCBCCCCL11RVVBCCCCH第69頁/共198頁第七十頁，共198頁。71112)(2445 )(24)(RVVRVVVVRVVVVBCCsatCEDBECCsatCEDsatCECC第70頁/共198頁第七十一頁，共198頁。72圖反相器的電源圖反相器的電源(dinyun)動態(tài)尖峰電流動態(tài)尖峰電流第71頁/共198頁第七十二頁，共198頁。73)(21)(21CCLCCMPLHCCLCCHCCAVIItfIII第72頁/共198頁第七十三頁，共198頁。74通過電源線和地線以及電源的內(nèi)阻形

14、成(xngchng)系統(tǒng)內(nèi)部的噪聲源。第73頁/共198頁第七十四頁，共198頁。75第74頁/共198頁第七十五頁，共198頁。76圖圖 與非門電路與非門電路(dinl)第75頁/共198頁第七十六頁，共198頁。77第76頁/共198頁第七十七頁，共198頁。78圖圖(2) 或非門或非門 圖圖第77頁/共198頁第七十八頁，共198頁。79BAY第78頁/共198頁第七十九頁，共198頁。80圖圖 與或非門與或非門第79頁/共198頁第八十頁，共198頁。81（4）異或門）異或門 圖圖第80頁/共198頁第八十一頁，共198頁。82第81頁/共198頁第八十二頁，共198頁。83 不能把兩

15、個以上不能把兩個以上(yshng)的門的輸出端并聯(lián)（圖）的門的輸出端并聯(lián)（圖） 在在VCC確定后就不能改變輸出高、低電平值。確定后就不能改變輸出高、低電平值。 不能滿足驅(qū)動較大電流、較高電壓的負(fù)載的要求。不能滿足驅(qū)動較大電流、較高電壓的負(fù)載的要求。 克服上述局限性的方法就是把輸出級改成集電極開路的門克服上述局限性的方法就是把輸出級改成集電極開路的門電路，簡稱電路，簡稱OC門。門。第82頁/共198頁第八十三頁，共198頁。84 圖推拉式輸出級并聯(lián)圖推拉式輸出級并聯(lián)(bnglin)的情的情況況第83頁/共198頁第八十四頁，共198頁。85圖圖3.5 .33 OC 門門（1） OC門的電路門的電

16、路(dinl)結(jié)構(gòu)及圖形符號結(jié)構(gòu)及圖形符號第84頁/共198頁第八十五頁，共198頁。861）需要外接負(fù)載電阻）需要外接負(fù)載電阻RL和電源和電源VCC，；，；2）適當(dāng)選擇外接電阻和電源的數(shù)值，就可使輸）適當(dāng)選擇外接電阻和電源的數(shù)值，就可使輸出高、低電平符合要求，輸出三極管的負(fù)載電流出高、低電平符合要求，輸出三極管的負(fù)載電流也不過大。也不過大。（2）OC門輸出并聯(lián)的接法及邏輯圖門輸出并聯(lián)的接法及邏輯圖 將輸入分別為將輸入分別為A、B和和C、D的兩個的兩個OC門的門的輸出端輸出端Y1和和Y2連在一起，然后通過電阻連在一起，然后通過電阻RL連到連到(lin do)Vcc，如圖所示。其邏輯圖如下：，如

17、圖所示。其邏輯圖如下：第85頁/共198頁第八十六頁，共198頁。87圖門輸出圖門輸出(shch)并聯(lián)的接法及邏輯圖并聯(lián)的接法及邏輯圖第86頁/共198頁第八十七頁，共198頁。88Y1=AB Y2=CDY=Y1 Y2=AB CD=AB+CD將兩個將兩個OC與非門線與連接與非門線與連接(linji)即可得到與或非的邏輯即可得到與或非的邏輯功能。功能。 Y和Y1、Y2之間的這種連接方式(fngsh)稱為“線與”第87頁/共198頁第八十八頁，共198頁。89第88頁/共198頁第八十九頁，共198頁。90IHmIOHnIOHVCCVLR(max) 第四版式(bnsh) P95的式第89頁/共19

18、8頁第九十頁，共198頁。91第90頁/共198頁第九十一頁，共198頁。92圖計算圖計算(j sun)OC門負(fù)載電阻最小值的工作門負(fù)載電阻最小值的工作狀態(tài)狀態(tài)第91頁/共198頁第九十二頁，共198頁。93由此得到計算由此得到計算RL最小值的公式：最小值的公式： 式中式中 VOL OC門輸出低電平門輸出低電平 m 負(fù)載門的數(shù)目負(fù)載門的數(shù)目 IIL 每個負(fù)載門低電平輸入電流每個負(fù)載門低電平輸入電流(dinli) 最后選定的最后選定的RL值應(yīng)介于式（）和式值應(yīng)介于式（）和式 所規(guī)定的最大值與最小值之間。見所規(guī)定的最大值與最小值之間。見P133例。例。ILImLMIOLVVccLR,(min)（P

19、96的式的式第92頁/共198頁第九十三頁，共198頁。94第93頁/共198頁第九十四頁，共198頁。95(b)控制控制(kngzh)端高電平有效端高電平有效控制控制(kngzh)端低電平有效端低電平有效第94頁/共198頁第九十五頁，共198頁。96AB第95頁/共198頁第九十六頁，共198頁。97第96頁/共198頁第九十七頁，共198頁。98（1）輸出級采用了達(dá)林頓結(jié)構(gòu)，）輸出級采用了達(dá)林頓結(jié)構(gòu)，即用即用T3和和T4組成的復(fù)合組成的復(fù)合 三極三極管代替原來的管代替原來的T4。目的是減小。目的是減小了電路輸出高電平時的輸出電了電路輸出高電平時的輸出電阻，從而提高了對負(fù)載電容的阻，從而提

20、高了對負(fù)載電容的充電速度。充電速度。第97頁/共198頁第九十八頁，共198頁。99 74H系列系列(xli)與非門與非門(74H 00)的電路結(jié)構(gòu)的電路結(jié)構(gòu)第98頁/共198頁第九十九頁，共198頁。100 74S系列的門電路中采用了抗飽和三極管，這種三極管導(dǎo)通時不進入深度飽和區(qū)，使傳輸(chun sh)延遲時間大幅度減小。（1）抗飽和三極管（肖特基三極管）由普通雙極型三極管和肖特基勢壘二極管(SBD)組合而成，見圖。第99頁/共198頁第一百頁，共198頁。101圖抗飽和圖抗飽和(boh)三極管三極管第100頁/共198頁第一百零一頁，共198頁。1021）SBD不同于普通不同于普通(pt

21、ng)的的PN結(jié)型二極管，結(jié)型二極管，是由金是由金 屬和半導(dǎo)體接觸而形成。屬和半導(dǎo)體接觸而形成。2）SBD只有只有0.30.4v的開啟電壓。故在三極管的開啟電壓。故在三極管 的的bc結(jié)進入正向偏置后，結(jié)進入正向偏置后，SBD首先導(dǎo)通，首先導(dǎo)通，并將并將bc結(jié)的正向電壓鉗在結(jié)的正向電壓鉗在 0.30.4v, 此后注入此后注入到基區(qū)的過驅(qū)動電流從到基區(qū)的過驅(qū)動電流從SBD流走，制止了三極管流走，制止了三極管進入深度飽和區(qū)。進入深度飽和區(qū)。第101頁/共198頁第一百零二頁，共198頁。103第102頁/共198頁第一百零三頁，共198頁。104圖系列圖系列(xli)與非門與非門 (74S 00)的

22、電路結(jié)構(gòu)的電路結(jié)構(gòu)第103頁/共198頁第一百零四頁，共198頁。105第104頁/共198頁第一百零五頁，共198頁。106才能全面評價門電路性能的優(yōu)才能全面評價門電路性能的優(yōu)劣。劣。dp積越小，電路的綜合性積越小，電路的綜合性能越好。故在兼顧功耗能越好。故在兼顧功耗(nho)和速度兩方面的基礎(chǔ)上又和速度兩方面的基礎(chǔ)上又進一步開發(fā)了進一步開發(fā)了74LS系列。系列。第105頁/共198頁第一百零六頁，共198頁。107 2）縮短傳輸(chun sh)延遲時間、提高開關(guān)速度的措施：第106頁/共198頁第一百零七頁，共198頁。108圖系列與非門圖系列與非門 (74LS 00)的電路的電路(di

23、nl)結(jié)構(gòu)結(jié)構(gòu)第107頁/共198頁第一百零八頁，共198頁。109開關(guān)狀態(tài)的轉(zhuǎn)換，詳見開關(guān)狀態(tài)的轉(zhuǎn)換，詳見P138分析。分析。由于采用了上述措施，使由于采用了上述措施，使74LS系列的系列的dp積積僅為僅為74系列的五分之一，系列的五分之一，為為74S系列的三分系列的三分之一。之一。第108頁/共198頁第一百零九頁，共198頁。110 2）采用很低的電阻）采用很低的電阻值。值。（2）74ALS系列是為了獲得系列是為了獲得更小的更小的dp積而設(shè)積而設(shè)計的改進系列。計的改進系列。第109頁/共198頁第一百一十頁，共198頁。11155+125，電源電壓工作范圍，電源電壓工作范圍5v10%。（

24、1） 不同系列不同系列TTL門電路門電路(dinl)的性能比較見的性能比較見P138表。表。（2） 不同系列的不同系列的TTL器件中，器件中，只要器件型號的后幾位阿只要器件型號的后幾位阿拉伯?dāng)?shù)字一樣，則它們的拉伯?dāng)?shù)字一樣，則它們的邏輯功能、外形尺寸、引邏輯功能、外形尺寸、引腳排列就完全相同。腳排列就完全相同。第110頁/共198頁第一百一十一頁，共198頁。112電路電路 1ECL電路的結(jié)構(gòu)與工作原電路的結(jié)構(gòu)與工作原理理 ECL中的三極管全部工作中的三極管全部工作于非飽和狀態(tài)（導(dǎo)通放大和截于非飽和狀態(tài)（導(dǎo)通放大和截止?fàn)顟B(tài)）止?fàn)顟B(tài)）ECL或或/或非門的典或非門的典型電路和邏輯符號見型電路和邏輯符

25、號見P140圖。圖。其結(jié)構(gòu)包括三部分：其結(jié)構(gòu)包括三部分：第111頁/共198頁第一百一十二頁，共198頁。113第112頁/共198頁第一百一十三頁，共198頁。114、 、 、 ；（2）由T6、D1、D2等組成基準(zhǔn)電壓,T6的發(fā)射極給出的基準(zhǔn)電壓VBB=-1.3v，輸入信號的高、低電平分別為 VIH=-0.92v，VIL=-1.75v；（3）T7和T8組成射極輸出。工作原理為：DCBAY第113頁/共198頁第一百一十四頁，共198頁。115VC1為高電平，為高電平，VC2為低電平；而為低電平；而A、B、C、D中只要有一個為高電平，中只要有一個為高電平，VC1就為低電平，就為低電平，VC2為

26、高電平，故為高電平，故VC1輸出為或非邏輯，而輸出為或非邏輯，而VC2輸出為或邏輯。輸出為或邏輯。第114頁/共198頁第一百一十五頁，共198頁。116（4）采用互補的輸出）采用互補的輸出(shch)端，同時還端，同時還可以直接將輸出可以直接將輸出(shch)端并聯(lián)端并聯(lián)以實現(xiàn)線或功能。以實現(xiàn)線或功能。缺點：功耗大；輸出缺點：功耗大；輸出(shch)電電平穩(wěn)定性差；噪聲容平穩(wěn)定性差；噪聲容限低。詳見限低。詳見P142的說明。的說明。第115頁/共198頁第一百一十六頁，共198頁。117LI2LI2LI2第116頁/共198頁第一百一十七頁，共198頁。118（a）電路圖）電路圖 （b）簡化

27、(jinhu)的電路圖圖圖 電路的基本電路的基本(jbn)邏輯單邏輯單元元簡化簡化LI2第117頁/共198頁第一百一十八頁，共198頁。119 C2、C3可見任何一個輸出端與輸入端之間都是反相的邏輯關(guān)系。第118頁/共198頁第一百一十九頁，共198頁。120LI2第119頁/共198頁第一百二十頁，共198頁。121第120頁/共198頁第一百二十一頁，共198頁。122 圖圖CMOS反相器反相器 （a）結(jié)構(gòu)）結(jié)構(gòu)(jigu)示意圖示意圖 （b）電路圖電路圖第121頁/共198頁第一百二十二頁，共198頁。123IV第122頁/共198頁第一百二十三頁，共198頁。124第123頁/共19

28、8頁第一百二十四頁，共198頁。125 2電壓傳輸特性電壓傳輸特性(txng)和電流傳輸性和電流傳輸性圖反相器的電壓圖反相器的電壓(diny)傳輸特性傳輸特性T1導(dǎo)通導(dǎo)通T2截止截止(jizh)T2導(dǎo)通導(dǎo)通T1截止截止T1T2同時導(dǎo)通同時導(dǎo)通第124頁/共198頁第一百二十五頁，共198頁。126器的閾值電壓為VTH(1/2)VDD，且特性曲線在BC段的變化率很大，因此(ync)它更接近于理想的開關(guān)特性，CMOS反相器有較高的輸入噪聲容限。第125頁/共198頁第一百二十六頁，共198頁。127圖圖CMOS反相器的電流傳輸反相器的電流傳輸(chun sh)特特性性第126頁/共198頁第一百二

29、十七頁，共198頁。128 CMOS反相器的電流反相器的電流(dinli)傳輸特性傳輸特性：（1）在）在AB段段,T1導(dǎo)通導(dǎo)通,T2截止，截止，iD極小極小;（2）在）在CD段段,T1截止截止, T2導(dǎo)通導(dǎo)通, iD也極也極小小;（3）在）在BC段段, T1和和T2同時導(dǎo)通同時導(dǎo)通, iD較較大大, 尤其在尤其在1/2VDD處處, iD最大。最大。第127頁/共198頁第一百二十八頁，共198頁。129的噪聲的噪聲(zoshng)容限。容限。（4）國產(chǎn)）國產(chǎn)CC4000系列系列CMOS電電路的輸入噪聲路的輸入噪聲(zoshng)容容限和限和VDD的關(guān)系見圖。的關(guān)系見圖。第128頁/共198頁第

30、一百二十九頁，共198頁。130圖不同圖不同(b tn)VDD下下CMOS反相器的噪聲容限反相器的噪聲容限第129頁/共198頁第一百三十頁，共198頁。131第130頁/共198頁第一百三十一頁，共198頁。132第131頁/共198頁第一百三十二頁，共198頁。133第132頁/共198頁第一百三十三頁，共198頁。134圖圖第133頁/共198頁第一百三十四頁，共198頁。135RON，故，故VOL隨隨IOL的增加的增加而提高；而提高； 2）T2的的RON與與VGS2的大小的大小有關(guān)有關(guān)(yugun)，VGS2越大越大RON就越就越小。故在同樣的小。故在同樣的IOL下，下，VDD越高，越

31、高，VGS2也就越大，也就越大， RON越小，越小，VOL也就越低。也就越低。P75 式式第134頁/共198頁第一百三十五頁，共198頁。136 圖圖3.3.18 vO= VOL時時 CMOS反相器的工作反相器的工作(gngzu)狀態(tài)狀態(tài)第135頁/共198頁第一百三十六頁，共198頁。137 圖圖3.3.19 CMOS反相器的反相器的 低電平輸出特性低電平輸出特性第136頁/共198頁第一百三十七頁，共198頁。138第137頁/共198頁第一百三十八頁，共198頁。139 圖圖vO= VOH時時 CMOS反相器的工作反相器的工作(gngzu)狀態(tài)狀態(tài)第138頁/共198頁第一百三十九頁，

32、共198頁。140圖圖3.3.21 CMOS反相器的反相器的 高電平輸出特性高電平輸出特性第139頁/共198頁第一百四十頁，共198頁。141第140頁/共198頁第一百四十一頁，共198頁。142定狀態(tài)的過程中所產(chǎn)生的附加功耗。由定狀態(tài)的過程中所產(chǎn)生的附加功耗。由兩部分組成：兩部分組成： T1和和T2同時導(dǎo)通所產(chǎn)生的瞬時導(dǎo)通同時導(dǎo)通所產(chǎn)生的瞬時導(dǎo)通功耗功耗PT； 對負(fù)載電容充、放電所消耗對負(fù)載電容充、放電所消耗(xioho)的功率的功率PC。第141頁/共198頁第一百四十二頁，共198頁。143圖圖第142頁/共198頁第一百四十三頁，共198頁。144)(14231ttTttTTAVd

33、tidtiTI第143頁/共198頁第一百四十四頁，共198頁。145第144頁/共198頁第一百四十五頁，共198頁。146 由此得：由此得： PT =VDDITAV （第四版給出的）第四版給出的） 或或 PT =CPD f V2DD （）第145頁/共198頁第一百四十六頁，共198頁。147第146頁/共198頁第一百四十七頁，共198頁。148PiPi 2）VI由由01時，時，VO由由10，T1截止，截止，T2導(dǎo)導(dǎo) 通，通，CL通過通過T2放電產(chǎn)生放電產(chǎn)生 ， 然后然后(rnhu)由由下下 式計算式計算PC)(12020TTDDPTONCdtidtviTPvVNi第147頁/共198頁

34、第一百四十八頁，共198頁。149dtdvCiOLNdtvVdCdtdvCiODDLOLP)( 因為(yn wi) d(VDDvO)= -dvO故得到故得到(d do): )()(1OVODDODDLOVOOLCDDDDvVdvVCdvvCTP2222121DDLDDDDLVfCVVTC=（）（） 即對即對CL充、放電所產(chǎn)生的功耗充、放電所產(chǎn)生的功耗PC與與CL、信號重復(fù)頻率、信號重復(fù)頻率f及及VDD的平方成正比。的平方成正比。第148頁/共198頁第一百四十九頁，共198頁。150第149頁/共198頁第一百五十頁，共198頁。151、T3和兩個串聯(lián)的和兩個串聯(lián)的N溝道增強型溝道增強型MOS

35、管管T2、T4組成。組成。第150頁/共198頁第一百五十一頁，共198頁。152 圖圖3.3.27 CMOS與非門門第151頁/共198頁第一百五十二頁，共198頁。153工作工作(gngzu)原理：原理： 1）A=1，B=0，T3導(dǎo)通，導(dǎo)通，T4截止，故截止，故Y=1。 2）A=0，B=1時時, T1導(dǎo)通導(dǎo)通, T2截止截止, Y也為也為1。 3）只有當(dāng)）只有當(dāng)A=B=1時時, T1、T3同時截止同時截止, T2 和和T4同時導(dǎo)通，同時導(dǎo)通，Y=0。故。故Y=AB第152頁/共198頁第一百五十三頁，共198頁。154第153頁/共198頁第一百五十四頁，共198頁。155 圖圖CMOS或

36、非門門第154頁/共198頁第一百五十五頁，共198頁。156Y=1。即即Y=BA第155頁/共198頁第一百五十六頁，共198頁。157第156頁/共198頁第一百五十七頁，共198頁。158第157頁/共198頁第一百五十八頁，共198頁。159（2入端數(shù)目的影響。入端數(shù)目的影響。第158頁/共198頁第一百五十九頁，共198頁。160 圖圖CMOS與非門門第159頁/共198頁第一百六十頁，共198頁。161第160頁/共198頁第一百六十一頁，共198頁。162 圖圖3.3.29 帶緩沖帶緩沖(hunchng)級的級的CMOS與非門電路與非門電路第161頁/共198頁第一百六十二頁，共

37、198頁。163圖圖3.3.30 帶緩沖帶緩沖(hunchng)級的級的CMOS或非門電路或非門電路第162頁/共198頁第一百六十三頁，共198頁。164第163頁/共198頁第一百六十四頁，共198頁。1653漏極開路門（漏極開路門（OD門）門） 和和TTL電路中的電路中的OC門那樣，門那樣，CMOS門的輸出電門的輸出電路結(jié)構(gòu)路結(jié)構(gòu)(jigu)也可以做成漏極開路形式。第四版的也可以做成漏極開路形式。第四版的圖是圖是CC40107的邏輯圖的邏輯圖(第五版第五版P94圖為圖為74HC03)，此電路在此電路在VOL0.5v的條件下，能吸收的最大負(fù)載電的條件下，能吸收的最大負(fù)載電流達(dá)流達(dá)50mA。

38、第164頁/共198頁第一百六十五頁，共198頁。166 圖漏極開路圖漏極開路(kil)輸出的與非門輸出的與非門CC40107第165頁/共198頁第一百六十六頁，共198頁。167該電路把輸入該電路把輸入(shr)高、低電平高、低電平VDD1和和0轉(zhuǎn)轉(zhuǎn)換成換成0VDD2的輸出電平的輸出電平: VIH=VDD1 VIL=0 VOH=VDD2 VOL=0第166頁/共198頁第一百六十七頁，共198頁。168圖圖CMOS傳輸門的電路傳輸門的電路(dinl)結(jié)構(gòu)和邏輯結(jié)構(gòu)和邏輯符號符號4 4CMOSCMOS傳輸門和雙向模擬傳輸門和雙向模擬(mn)(mn)開關(guān)開關(guān)第167頁/共198頁第一百六十八頁，共198頁。169C第168頁/共198頁第一百六十九頁，共198頁。170CC第169頁/共198頁第一百七十頁，共198頁。171第170頁/共198頁第一