電子技術基礎8

1、了解基本了解基本RSRS 觸發(fā)器的電路結構，掌握邏輯功能觸發(fā)器的電路結構，掌握邏輯功能；了解同步了解同步RSRS 觸發(fā)器的電路結構，掌握邏輯功能觸發(fā)器的電路結構，掌握邏輯功能；會列真值表會列真值表；會畫同步會畫同步RSRS 觸發(fā)器的波形。觸發(fā)器的波形。 將兩個將兩個與非與非門輸入、輸出端交叉連接，門輸入、輸出端交叉連接，即構成一個如圖如示的基本即構成一個如圖如示的基本 RS 觸發(fā)器，觸發(fā)器，它有它有兩個輸入端兩個輸入端 、 ，字母上面的，字母上面的非非號表示低電平有效號表示低電平有效，即低電平時表示有輸入信號、高電平時表示沒有輸入信號；即低電平時表示有輸入信號、高電平時表示沒有輸入信號； 、是

2、是一對互補輸出端，當一個輸出端為高電平時，另一個輸出端則輸出低一對互補輸出端，當一個輸出端為高電平時，另一個輸出端則輸出低電平，反之亦然。如圖所示電平，反之亦然。如圖所示的的 RS 觸發(fā)器的邏輯符觸發(fā)器的邏輯符號號中中，RS 端框外的小圓表示輸入端框外的小圓表示輸入信號只在低電平時對觸發(fā)器信號只在低電平時對觸發(fā)器有作用，即低電平有效。有作用，即低電平有效。SRQQ8.1.1 8.1.1 基本基本RS 觸發(fā)器觸發(fā)器一、一、電路結構和邏輯符號電路結構和邏輯符號8.1.1 8.1.1 基本基本RS觸發(fā)器觸發(fā)器二、二、邏輯邏輯功能功能 4.4. 當當 = 0， =1時，時，觸發(fā)器狀態(tài)不確定觸發(fā)器狀態(tài)不

3、確定 當當 和和 全為全為0時，時，與非與非門門被封鎖，迫使被封鎖，迫使 =1，在邏，在邏輯上是不允許的。這種情況應輯上是不允許的。這種情況應禁止，否則會出現(xiàn)邏輯混亂或禁止，否則會出現(xiàn)邏輯混亂或錯誤。錯誤。RQQ SRS 2.2. 當當 = 0， =0時，具有置時，具有置1功能功能 由于由于 =0，無論觸發(fā)，無論觸發(fā)器現(xiàn)態(tài)為器現(xiàn)態(tài)為0態(tài)還是態(tài)還是1態(tài)，態(tài)，與非與非門輸出為門輸出為1，使，使 =1；而而 門的兩個輸入端均為門的兩個輸入端均為1， 與非與非門輸出為門輸出為0，使，使 =0，即觸發(fā)器完成置即觸發(fā)器完成置1。 端稱端稱為觸發(fā)器的置為觸發(fā)器的置1端或端或置置位位端。端。SQQRSS2G2

4、G1G 3.3. 當當 = 1， =1時，具有時，具有保持保持功能功能 若觸發(fā)器原為若觸發(fā)器原為0態(tài)態(tài)，即即 =0、 =1， 門的兩個輸入均為門的兩個輸入均為1，因此輸出因此輸出 為為0，即觸發(fā)器保持，即觸發(fā)器保持0狀態(tài)不變。若觸發(fā)器原為狀態(tài)不變。若觸發(fā)器原為1態(tài)態(tài)，即即 =1、 =0， 門的兩個輸入門的兩個輸入 =1， =0，因此輸出，因此輸出 =1，即，即觸發(fā)器保持觸發(fā)器保持1狀態(tài)不變。狀態(tài)不變。RQQ1GQSSQQQQ1G 1.1. 當當 = 0， =1時，具有置時，具有置0功能功能 由于由于 =0，無論觸發(fā)，無論觸發(fā)器現(xiàn)態(tài)為器現(xiàn)態(tài)為0態(tài)還是態(tài)還是1態(tài)，態(tài)，與非與非門輸出為門輸出為1，使

5、，使 =1；而而 門的兩個輸入端均為門的兩個輸入端均為1， 與非與非門輸出為門輸出為0，使，使 =0，即觸發(fā)器完成置即觸發(fā)器完成置0功能。功能。 端端稱為觸發(fā)器的置稱為觸發(fā)器的置0端或復位端或復位端。端。RQRQQR2G1G基本基本RS觸發(fā)器的邏輯電路如圖所示，真值表如圖所示。觸發(fā)器的邏輯電路如圖所示，真值表如圖所示。8.1.8.1.2 2 同步同步RS 觸發(fā)器觸發(fā)器一、一、電路結構和邏輯符號電路結構和邏輯符號 同步同步RS 觸發(fā)器是在基本觸發(fā)器是在基本 RS 觸發(fā)器的基礎上，增加了兩個觸發(fā)器的基礎上，增加了兩個與非與非門門 、 和和一個時鐘脈沖端一個時鐘脈沖端CP。如圖所示。如圖所示。3G4

6、G8.1.8.1.2 2 同步同步RS 觸發(fā)器觸發(fā)器二、二、邏輯邏輯功能功能 在在CP=0期間，期間， 、 與非與非門被門被CP端的低電平關閉，使基本端的低電平關閉，使基本RS觸發(fā)器觸發(fā)器的的 =1，觸發(fā)器保持原來的狀態(tài)不變。觸發(fā)器保持原來的狀態(tài)不變。 在在CP=1期間，期間， 、 控制門開門，觸發(fā)器輸出狀態(tài)由輸入端控制門開門，觸發(fā)器輸出狀態(tài)由輸入端R、S信信號決定，號決定，R、S輸入高電平有效。觸發(fā)器具有置輸入高電平有效。觸發(fā)器具有置0、置、置1、保持的邏輯功能。、保持的邏輯功能。RS 3G4G3G4G真值表如下表所示真值表如下表所示了解了解JKJK觸發(fā)器的電路組成，熟悉觸發(fā)器的電路組成，熟

7、悉JKJK觸發(fā)器的電路圖形符號觸發(fā)器的電路圖形符號; ;掌握掌握JKJK觸發(fā)器的邏輯功能，能根據(jù)輸入波形正確畫出輸出波形觸發(fā)器的邏輯功能，能根據(jù)輸入波形正確畫出輸出波形; ;能識讀集成能識讀集成JKJK觸發(fā)器的引腳，會使用觸發(fā)器的引腳，會使用JKJK觸發(fā)器。觸發(fā)器。8.8.2 2. .1 1 JK觸發(fā)器的電路組成和邏輯功能觸發(fā)器的電路組成和邏輯功能一、一、電路結構和邏輯符號電路結構和邏輯符號 JK觸發(fā)器是在同步觸發(fā)器是在同步RS觸發(fā)器的基礎上引入兩條反饋線，這樣當觸發(fā)器的基礎上引入兩條反饋線，這樣當CP=1、R=S=1時，使時，使 ，可以從，可以從根根本上解決本上解決R=S=1時，時，觸發(fā)器輸

8、出不確定狀態(tài)觸發(fā)器輸出不確定狀態(tài)的的現(xiàn)象。并將現(xiàn)象。并將S、R改成改成J、K輸入端，即為輸入端，即為JK觸觸發(fā)器。發(fā)器。如圖所示如圖所示QRQS、8.8.2 2. .1 1 JK觸發(fā)器的電路組成和邏輯功能觸發(fā)器的電路組成和邏輯功能二二、邏輯功能、邏輯功能 在在CP=0=0期間，期間， 與非與非門被門被CP端的低電平關閉，使輸入信號不起端的低電平關閉，使輸入信號不起作用，作用， ，基本，基本RS觸發(fā)器保持原來狀態(tài)不變。觸發(fā)器保持原來狀態(tài)不變。1 RS43GG、在在CP=1期間：期間： （1 1）保持功能保持功能 當當J=K=0時，時， 與非與非門的輸出門的輸出 ，觸，觸發(fā)器保持原來狀態(tài)不變，發(fā)器

9、保持原來狀態(tài)不變， 。43GG 、11RS，nnQQ1 （2 2）置置0功能功能 當當 時，時， 與非與非門的輸出門的輸出 門的，門的，輸出輸出 。若觸發(fā)器原狀態(tài)為。若觸發(fā)器原狀態(tài)為0，觸發(fā)器輸出保持原來狀態(tài)，即輸出為，觸發(fā)器輸出保持原來狀態(tài)，即輸出為0；若觸發(fā)器原狀態(tài)為若觸發(fā)器原狀態(tài)為1，則，則 ，觸發(fā)器輸出置，觸發(fā)器輸出置0。41 GS、10KJ、3GQR 0R （3 3）置置1 1功能功能 當當 時，時， 與非與非門的輸出門的輸出 門的輸門的輸出出 。若觸發(fā)器原狀態(tài)為。若觸發(fā)器原狀態(tài)為0，則，則 ，觸發(fā)器輸出置，觸發(fā)器輸出置1 1；若觸發(fā)器原；若觸發(fā)器原狀態(tài)為狀態(tài)為1 1，則，則 ，觸發(fā)

10、器輸出保持原來狀態(tài)，輸出為，觸發(fā)器輸出保持原來狀態(tài)，輸出為1 1。4GQS、01KJ、3G1R0S1S （4 4）翻轉功能翻轉功能 當當 時，時， 與非與非門的輸出門的輸出 門的門的輸出輸出 。若觸發(fā)器原狀態(tài)為。若觸發(fā)器原狀態(tài)為0，則，則 ，觸發(fā)器輸出置，觸發(fā)器輸出置1 1；若；若觸發(fā)器原狀態(tài)為觸發(fā)器原狀態(tài)為1 1，則，則 ，觸發(fā)器輸出置，觸發(fā)器輸出置0。即。即 。4GQS、11KJ、3GSR 10RS、01RS、nnQQ18.8.2 2. .2 2 集成邊沿集成邊沿JKJK觸發(fā)器觸發(fā)器一、邊沿觸發(fā)方式一、邊沿觸發(fā)方式 利用利用CP脈沖上升沿觸發(fā)的稱脈沖上升沿觸發(fā)的稱為上升沿觸發(fā)器為上升沿觸發(fā)

11、器，利用，利用CP脈沖下降沿觸發(fā)脈沖下降沿觸發(fā)的稱的稱為下降沿觸發(fā)器為下降沿觸發(fā)器。邏輯符號中下降沿觸發(fā)器除了用。邏輯符號中下降沿觸發(fā)器除了用“”符號外，還在符號外，還在CP引腳標注小圓圈。引腳標注小圓圈。 如圖所示。如圖所示。8.8.2 2. .2 2 集成邊沿集成邊沿JKJK觸發(fā)器觸發(fā)器二、集成二、集成JK觸發(fā)器觸發(fā)器1 1. .引腳排列和邏輯符號引腳排列和邏輯符號 如圖所示為如圖所示為74LS112芯片的實物圖、引腳排列和邏輯符號。它內含芯片的實物圖、引腳排列和邏輯符號。它內含兩個下降沿觸發(fā)的兩個下降沿觸發(fā)的JK觸發(fā)器，觸發(fā)器， 端作用不受端作用不受CP同步脈沖控制。同步脈沖控制。DDS

12、R 、二、集成二、集成JK觸發(fā)器觸發(fā)器8.8.2 2. .2 2 集成邊沿集成邊沿JKJK觸發(fā)器觸發(fā)器2 2. . 邏輯功能邏輯功能集成集成JK觸發(fā)器觸發(fā)器74LS112的真值表如下表所示。的真值表如下表所示。掌握掌握D D觸發(fā)器的電路構成及電路圖形符號；觸發(fā)器的電路構成及電路圖形符號；掌握掌握D D觸發(fā)器的邏輯功能，能根據(jù)輸入波形正確畫出輸出波形；觸發(fā)器的邏輯功能，能根據(jù)輸入波形正確畫出輸出波形；能識讀集成能識讀集成D D觸發(fā)器的引腳，會使用觸發(fā)器的引腳，會使用D D觸發(fā)器。觸發(fā)器。 8.8.3 3. .1 1 D觸發(fā)器的電路組成和邏輯功能觸發(fā)器的電路組成和邏輯功能 一、電路結構和邏輯符號一

13、、電路結構和邏輯符號 在同步在同步RS觸發(fā)器的基礎上，把觸發(fā)器的基礎上，把與非與非門門 的輸出的輸出 接到接到與非與非門的輸門的輸入入 ，使，使 ，從而避免了，從而避免了 的情況。并將的情況。并將與非與非門門 的的 改為改為 輸入，即為輸入，即為 觸發(fā)器。如圖所示。觸發(fā)器。如圖所示。3GR4GSR 0 RS3GSDD8.8.3 3. .1 1 D觸發(fā)器的電路組成和邏輯功能觸發(fā)器的電路組成和邏輯功能 二、邏輯功能二、邏輯功能 D觸發(fā)器只有一個輸入端，消除了輸出的不確定狀態(tài)。觸發(fā)器只有一個輸入端，消除了輸出的不確定狀態(tài)。D觸發(fā)器具觸發(fā)器具有置有置0、置、置1的邏輯功能。的邏輯功能。 其真值表如圖所示，工作波形如圖所示。其真值表如圖所示，工作波形如圖所示。D觸發(fā)器的工作波形觸發(fā)器的工作波形8.8.3