第8章可編程邏輯電路

1、lPLD的基本概念l低密度可編程邏輯器件l復(fù)雜可編程邏輯器件l現(xiàn)場(chǎng)可編程門(mén)陣列l(wèi)在系統(tǒng)編程技術(shù)簡(jiǎn)介目前在數(shù)字系統(tǒng)設(shè)計(jì)中廣泛使用的可編程邏輯器件(Prog-rammable Logic Device，簡(jiǎn)稱PLD) 屬于LSI中的半用戶定制電路。由于PLD具有結(jié)構(gòu)靈活、性能優(yōu)越、設(shè)計(jì)簡(jiǎn)單等特點(diǎn)，因而在不同應(yīng)用領(lǐng)域中受到廣泛重視，是構(gòu)成數(shù)字系統(tǒng)的理想器件。數(shù)字系統(tǒng)中常用的大規(guī)模集成電路可分為三大類(lèi)。數(shù)字系統(tǒng)中常用的大規(guī)模集成電路可分為三大類(lèi)。非用戶定制電路非用戶定制電路(Noncustom design IC)全用戶定制電路全用戶定制電路(Fullcustom design IC)半用戶定制電路半用

2、戶定制電路(Semicustom design IC)PLD是20世紀(jì)70年代開(kāi)始發(fā)展起來(lái)的一種新型大規(guī)模集成電路。一片PLD所容納的邏輯門(mén)可達(dá)數(shù)百、數(shù)千甚至更多，其邏輯功能可由用戶編程指定。 20世紀(jì)世紀(jì)70年代初期：年代初期：第一種PLD器件-可編程只讀存儲(chǔ)器(PROM)問(wèn)世。PROM由一個(gè)“與”陣列和一個(gè)“或”陣列組成，“與與”陣列是固定的，陣列是固定的，“或或”陣列是可編程的；陣列是可編程的； 20世紀(jì)世紀(jì)70年代中期年代中期：出現(xiàn)了可編程邏輯陣列(PLA)，PLA同樣由一個(gè)“與”陣列和一個(gè)“或”陣列組成,但其“與與”陣列和陣列和“或或”陣列都是可編陣列都是可編程的；程的； 20世紀(jì)世

3、紀(jì)70年代末期：年代末期：出現(xiàn)了可編程陣列邏輯(PAL)。PAL器件的器件的“與與”陣列是可編程的，而陣列是可編程的，而“或或”陣列是固定的陣列是固定的。20世紀(jì)世紀(jì)80年代中期年代中期:先后出現(xiàn)了通用陣列邏輯(GAL)、 復(fù)雜可編程邏輯器件（CPLD）和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)等可編程器件。 20世紀(jì)世紀(jì)90年代年代: 產(chǎn)生了在系統(tǒng)編程(ISP)器件。在系統(tǒng)編程是指用戶具有在自己設(shè)計(jì)的目標(biāo)系統(tǒng)中或線路板上為重構(gòu)邏輯而對(duì)邏輯器件進(jìn)行編程或反復(fù)改寫(xiě)的能力。ISP器件為用戶提供了傳統(tǒng)的PLD技術(shù)無(wú)法達(dá)到的靈活性，使可編程邏輯技術(shù)發(fā)生了實(shí)質(zhì)性飛躍。7l任何一個(gè)組合邏輯電路都可用與-或表達(dá)式描述；

4、任何一個(gè)時(shí)序電路總可以用組合邏輯、觸發(fā)器和反饋信號(hào)來(lái)實(shí)現(xiàn)輸入電路與陣列或陣列輸出電路PLD輸入輸出PLD的基本組成為一個(gè)的基本組成為一個(gè)“與與”陣列和一個(gè)陣列和一個(gè)“或或”陣列陣列I0InP0Pm“與與”項(xiàng)項(xiàng)O0Or輸出輸出“與與”陣列陣列“或或”陣列陣列在基本結(jié)構(gòu)的基礎(chǔ)上，附加一些其他邏輯元件，在基本結(jié)構(gòu)的基礎(chǔ)上，附加一些其他邏輯元件，如輸入緩沖器、輸出寄存器、內(nèi)部反饋、輸出宏單元如輸入緩沖器、輸出寄存器、內(nèi)部反饋、輸出宏單元等，便可構(gòu)成各種不同的等，便可構(gòu)成各種不同的PLD。一、與門(mén)和或門(mén)一、與門(mén)和或門(mén)下圖給出了3輸入與門(mén)的兩種表示法。傳統(tǒng)表示法(圖(a)中與門(mén)的3個(gè)輸入A、B、C在PLD

5、表示法(圖(b)中稱為3個(gè)輸入項(xiàng)，而輸出D稱為“與”項(xiàng)。同樣，或門(mén)也采用類(lèi)似方法表示。&DABC(a)&ABCD(b)二、輸入緩沖器二、輸入緩沖器1ABCAB C111000AC A,B三、三、 連接方式連接方式 圖(b)中的輸出F=AC固定連接固定連接可編程連接可編程連接不連接不連接&ABCF(a)(b)四、與門(mén)不執(zhí)行任何功能時(shí)的連接表示四、與門(mén)不執(zhí)行任何功能時(shí)的連接表示&DEFAB11000 000 000 00011111111A BD E F圖中，輸出為D的與門(mén)連接了所有的輸入項(xiàng),其輸出方程為0BBAAD根據(jù)PLD中陣列和輸出結(jié)構(gòu)的不同，目前常用的PLD

6、有4種主要類(lèi)型： 可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器PROM 可編程邏輯陣列可編程邏輯陣列PLA 可編程陣列邏輯可編程陣列邏輯PAL 通用陣列邏輯通用陣列邏輯GAL一、一、 半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體存儲(chǔ)器的分類(lèi)隨機(jī)存取存儲(chǔ)器RAM(Random Access Memory) 只讀存儲(chǔ)器ROM(Read Only Memory)MOS型RAM又可進(jìn)一步分為靜態(tài)RAM(SRAM)和動(dòng)態(tài)RAM(DRAM)兩種，相比之下DRAM的集成度更高。RAM的優(yōu)點(diǎn)是讀寫(xiě)方便，使用靈活；缺點(diǎn)是一旦斷電，所存儲(chǔ)的信息便會(huì)丟失，它屬于易失性存儲(chǔ)器。雙極型雙極型RAM：工作速度高，但成本高、功耗大、集成度低，主要用作高速

7、小容量存儲(chǔ)器。MOS型型RAM：功耗小、集成度高、成本低，但速度比雙極型RAM低,適宜于構(gòu)造大容量存儲(chǔ)器。根據(jù)編程方法的不同，可分為兩類(lèi)。掩膜編程ROM（簡(jiǎn)稱MROM）：）：存放的內(nèi)容是由生產(chǎn)廠家在芯片制造時(shí)利用掩膜技術(shù)寫(xiě)入的。優(yōu)點(diǎn)是可靠性高，集成度高，批量生產(chǎn)時(shí)價(jià)格便宜；缺點(diǎn)是用戶不能重寫(xiě)或改寫(xiě)，不靈活。用戶可編程ROM（簡(jiǎn)稱PROM）：）：存放的內(nèi)容是由用戶根據(jù)需要在編程設(shè)備上寫(xiě)入的。優(yōu)點(diǎn)是使用靈活方便，適宜于用來(lái)實(shí)現(xiàn)各種邏輯功能。PROM的結(jié)構(gòu)主要由地址譯碼器和存儲(chǔ)體兩大部分組成。地址譯碼器地址譯碼器存儲(chǔ)體存儲(chǔ)體W0W1W2n-1A0An-1D0D1Dm-1存儲(chǔ)體的結(jié)構(gòu)示意圖如下：0,

8、01, 00, 11, 1W0W12n-1, 02n-1, 1W2n-1D0D10, m-11, m-12n-1, m-1Dm-1存儲(chǔ)元存儲(chǔ)元字線字線位線位線PROM是由一個(gè)固定連接的與門(mén)陣列和一個(gè)可編程連接的或門(mén)陣列所構(gòu)成的組合邏輯電路&m0m1m2m3m4m5m6m7111D2D1D0111ABC為了PROM設(shè)計(jì)的方便，通常將邏輯結(jié)構(gòu)圖簡(jiǎn)化為陣列邏輯圖，簡(jiǎn)稱陣列圖ABCABC“或或” 陣陣 列列D2D1D0“與與” 陣陣 列列m0m1m2m3m4m5m6m7ABCl一次編程的ROM(PROM)l可抹可編程ROM(EPROM)l電可抹可編程ROM(EEPROM)l快閃存儲(chǔ)器(Flas

9、h)例例8.1 用PROM設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將4位二進(jìn)制碼轉(zhuǎn)換為Gray碼。二進(jìn)制碼二進(jìn)制碼B3B2B1B0G3G2G1G0B3B2B1B0G3G2G1G0Gray碼碼二進(jìn)制碼二進(jìn)制碼Gray碼碼00000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000G0G1G2G3“或或”陣列陣列“與與”陣列陣列B0B1B2B30 0B B1 1B B3 3B B3 3B Bm0m1m2m3m4m5m6m7

10、m8m9m10m11m12m13m14m15注：圖中標(biāo)“”處代表“1”,否則代表“0”23例8.2 用PROM設(shè)計(jì)一個(gè)發(fā)生器，其輸入為4位二進(jìn)制碼，輸出為8421碼。該電路串行地產(chǎn)生常數(shù)3.141592653589793，邏輯框圖如下：計(jì)數(shù)器發(fā)生器ABCDWXYZ8421碼24ABCD WXYZ 常數(shù)0000 0011 30001 0001 10010 0100 40011 0001 10100 0101 50101 1001 90110 0010 20111 0110 61000 0101 51001 0011 31010 0105 51011 1000 81100 1001 91101 0

11、111 71110 1001 91111 0011 3發(fā)生器真值表ABCD或陣列與陣列WXYZPROM陣列圖 可編程邏輯陣列PLA(ProgrammableLogic Array)的結(jié)構(gòu)與PROM結(jié)構(gòu)相同，都是由一個(gè)與陣列和一個(gè)或陣列組成 不同之處在于“與”陣列和“或”陣列都是可編程的3 3個(gè)輸入變量、可提供個(gè)輸入變量、可提供6 6個(gè)個(gè)“與與”項(xiàng)、產(chǎn)生項(xiàng)、產(chǎn)生3 3個(gè)個(gè)輸出函數(shù)的輸出函數(shù)的PLAPLA邏輯結(jié)構(gòu)圖（邏輯結(jié)構(gòu)圖（3-6-33-6-3）111ABC&111Q2Q1Q0Q2Q1Q0ABCABC“與與” 陣陣 列列“或或” 陣陣 列列27lPLA的存儲(chǔ)容量用輸入變量數(shù)(n)、與項(xiàng)

12、數(shù)(p)、輸出端數(shù)(m)來(lái)表示l如前述PLA的容量為3-6-3。目前常見(jiàn)的有容量為16-48-8和14-96-8等PLA器件用PLA設(shè)計(jì)組合邏輯電路時(shí)，一般分為兩步：一般分為兩步：將給定問(wèn)題的邏輯函數(shù)按多輸出邏輯函數(shù)的化簡(jiǎn)方法簡(jiǎn)化成最簡(jiǎn)“與-或”表達(dá)式 根據(jù)最簡(jiǎn)表達(dá)式中的不同“與項(xiàng)”以及各函數(shù)最簡(jiǎn)“與-或”表達(dá)式確定“與”陣列和“或”陣列，并畫(huà)出陣列邏輯圖例例 用PLA設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將一位十進(jìn)制數(shù)的8421碼轉(zhuǎn)換成余3碼。解解 設(shè)ABCD-表示8421碼，WXYZ-表示余3碼，可列出轉(zhuǎn)換電路的真值表如下表所示。A BCDW XYZ0000000100100011010001010110

13、0111100010011010101111001101111011110011010001010110011110001001101010111100ddddddddddddddddddddddddAB CD W XYZ根據(jù)真值表寫(xiě)出函數(shù)表達(dá)式，并得到最簡(jiǎn)“與-或”表達(dá)式如下：DZDCCDYDCBDBCBXBDBCAW由此可見(jiàn)，全部輸出函數(shù)只包含9個(gè)不同“與”項(xiàng)，該電路可用一個(gè)容量為4-9-4的PLA實(shí)現(xiàn)，其陣列圖如圖所示。lGAL(Generic Array Logic)器件是1985年由美國(guó)LATTICE公司開(kāi)發(fā)并商品化的一種新的PLD器件。它是在PAL器件的基礎(chǔ)上綜合了EEPROM和C

14、MOS技術(shù)發(fā)展起來(lái)的一種新型技術(shù)l可擦除、可重寫(xiě)及結(jié)構(gòu)可組態(tài)等特點(diǎn)lGAL16V8芯片是一種具有8個(gè)固定輸入引腳、最多可達(dá)16個(gè)輸入引腳，8個(gè)輸出引腳，輸出可編程的普通型GALl組成組成: 由8個(gè)輸入緩沖器、8個(gè)反饋輸入緩沖器、8個(gè)輸出邏輯宏單元OLMC，8個(gè)輸出三態(tài)緩沖器、“與”陣列以及系統(tǒng)時(shí)鐘、輸出選通信號(hào)等組成33OLMC(19)OLMC(19)OLMC(19)0123 310781556631239CK11131819GAL16V8由一個(gè)82位的結(jié)構(gòu)控制字控制著器件的各種功能組合狀態(tài)“與”項(xiàng)禁止位32位XOR(n)4位SYN1位AC1(n)8位ACO1位XOR(n)4位“與”項(xiàng)禁止位3

15、2位PT63PT32PT0PT3182位位121512191619專(zhuān)用輸入方式專(zhuān)用輸入方式(SYNAC0AC1(n)=101) 專(zhuān)用組合型輸出方式專(zhuān)用組合型輸出方式(SYNAC0AC1(n)=100) 組合型輸出方式組合型輸出方式(SYNAC0AC1(n)=111) 寄存器型器件中的組合邏輯輸出方式寄存器型器件中的組合邏輯輸出方式 (SYNAC0AC1(n)=011) 寄存器型輸出方式寄存器型輸出方式(SYNAC0AC1(n)=010)注：以上5種組態(tài)對(duì)用戶完全透明SRL(82位)PT63PT32 PT31 PT00門(mén) 陣 列門(mén) 陣 列電子標(biāo)簽電子標(biāo)簽保留地址空間結(jié)構(gòu)控制字(82位)SDINS

16、DOUT03132335960加密單元備用整體擦除l確定描述給定功能的邏輯表達(dá)式l根據(jù)邏輯設(shè)計(jì)結(jié)果，選擇GAL器件并對(duì)器件進(jìn)行引腳分配l建立有關(guān)文件：文本文件.LST、熔絲圖文件.PLT、裝載文件.JE D等l硬件編程復(fù)雜可編程邏輯器件（complex programmable logic device，簡(jiǎn)稱CPLD）是從簡(jiǎn)單PLD發(fā)展而來(lái)的高密度PLD器件。常見(jiàn)CPLD的結(jié)構(gòu)示意圖如下： 40l通用互連陣列：Xlinx公司的XC7354等l大塊結(jié)構(gòu)：Lattice公司的ispLSI1000系列l(wèi)靈活邏輯單元陣列：Altera公司的FLEX10K系列l(wèi)IOE：輸入/輸出單元（雙向I/O緩沖器+

17、寄存器）lLAB：邏輯陣列塊（8個(gè)LE（LUT+PR）lEAB：嵌入式陣列塊（大規(guī)模LUT；2048位存儲(chǔ)器/LUT）l快速互連通道：行和列快速互連通道42器件型號(hào) Gs Les LABs EABs RAM(b) PINs I/O 84(PLCC) 59EPF10K10 1萬(wàn) 576 72 3 6144 144(TQFP) 102 208(PQFP) 150 208(RQFP) 147EPF10K30 3萬(wàn) 1728 216 6 12288 240(RQFP) 189 356(BGA) 246 240(RQPF) 189EPF10K70 7萬(wàn) 3744 468 9 18432 503(PGA)

18、 358 現(xiàn)場(chǎng)可編程門(mén)陣列現(xiàn)場(chǎng)可編程門(mén)陣列FPGAFPGA（Field Programmable Gate ArrayField Programmable Gate Array）是）是2020世紀(jì)世紀(jì)8080年代中后期發(fā)展起來(lái)的一種高密度年代中后期發(fā)展起來(lái)的一種高密度可編程邏輯器件，它由世界著名的可編程可編程邏輯器件，它由世界著名的可編程邏輯器件供應(yīng)商邏輯器件供應(yīng)商XilinxXilinx公司最初提出。不公司最初提出。不同公司生產(chǎn)的同公司生產(chǎn)的FPGAFPGA器件在結(jié)構(gòu)和性能上不器件在結(jié)構(gòu)和性能上不盡相同，盡相同，XilinxXilinx公司的公司的XC4000XC4000系列系列FPGAFPGA器器件的結(jié)構(gòu)示意圖如下：件的結(jié)構(gòu)示意圖如下： 44在系統(tǒng)編程(In System Programmable，簡(jiǎn)稱ISP)技術(shù)是20世紀(jì)90年代發(fā)展起來(lái)的一種PLD技術(shù)。所謂在系統(tǒng)編程所謂在系統(tǒng)編程 ，是指可以在用戶自己設(shè)計(jì)的，是指可以在用戶自己設(shè)計(jì)的目標(biāo)系統(tǒng)上、為實(shí)現(xiàn)預(yù)定