病房呼叫系統(tǒng)設(shè)計(jì)

1、病房呼叫系統(tǒng)EDA設(shè)計(jì)報(bào)告題目：病房呼叫系統(tǒng)設(shè)計(jì)學(xué)院：電子信息與電氣工程學(xué)院專業(yè)：電子信息工程班級(jí)：姓名：學(xué)號(hào)：目錄一、設(shè)計(jì)要求.第2頁(yè)二、病房呼叫系統(tǒng)設(shè)計(jì)背景及其研究意義 第2頁(yè)三、設(shè)計(jì)思路第2頁(yè)四、基本原理第3頁(yè)五、設(shè)計(jì)內(nèi)容及步驟第3頁(yè)六、對(duì)設(shè)計(jì)的體會(huì)與感想第9頁(yè)七、參考文獻(xiàn).第10頁(yè)病房呼叫系統(tǒng)設(shè)計(jì)一、設(shè)計(jì)要求1、用16個(gè)開(kāi)關(guān)模擬6個(gè)病房的呼叫輸入信號(hào),1號(hào)優(yōu)先級(jí)最高；16 優(yōu)先級(jí)依次降低；2、用一個(gè)數(shù)碼管顯示呼叫信號(hào)的號(hào)碼；沒(méi)信號(hào)呼叫時(shí)顯示0;有多個(gè) 信號(hào)呼叫時(shí)，顯示優(yōu)先級(jí)最高的呼叫號(hào)（其它呼叫號(hào)用指示燈顯示）;3、凡有呼叫發(fā)出5秒的呼叫聲；4、對(duì)低優(yōu)先級(jí)的呼叫進(jìn)行存儲(chǔ)，處理完高優(yōu)先級(jí)

2、的呼叫，再進(jìn)行低優(yōu) 先級(jí)呼叫的處理。二、病房呼叫系統(tǒng)設(shè)計(jì)背景及其研究意義隨著科學(xué)技術(shù)的發(fā)展，越來(lái)越多的科技設(shè)備應(yīng)用到生活的方方面面， 其中在醫(yī)療領(lǐng)域尤其多。病房呼叫系統(tǒng)這個(gè)設(shè)計(jì)就是應(yīng)用于醫(yī)院的一 個(gè)簡(jiǎn)單的系統(tǒng)模型，其目的是為了方便醫(yī)護(hù)人員更好地照顧病人， 提 高工作效率。病房呼叫系統(tǒng)的優(yōu)先編碼設(shè)置可以讓相對(duì)更需要救助的 病人第一時(shí)間得到救助，具蜂鳴器和數(shù)碼管、等設(shè)置可以直觀的提醒 醫(yī)護(hù)人員是否有病房呼叫及呼叫的病房號(hào)。醫(yī)院，在當(dāng)代生活中已是必不可少，它在人們的生活中越來(lái)越扮 演著重要角色，醫(yī)院讓我們的生活更加安心。醫(yī)院的醫(yī)學(xué)技術(shù)與科技 設(shè)備齊全是人們生活健康的保障，而病房呼叫系統(tǒng)在醫(yī)院病房更加

3、必 不可少，它關(guān)系的病人的安危，完善的病房呼叫系統(tǒng)讓病人更加安心。 三、設(shè)計(jì)思路本次課程設(shè)計(jì)的題目是病房呼叫系統(tǒng)，有六個(gè)病房，分別編號(hào)為1、2、3、4、5、6,其優(yōu)先級(jí)依次降低。即當(dāng)一號(hào)病房有信號(hào)輸出的 時(shí)候，即使其他病房有信號(hào)輸出系統(tǒng)也不會(huì)響應(yīng)。 當(dāng)二號(hào)病房有信號(hào) 輸出時(shí)，3、4、5號(hào)病房有信號(hào)輸出系統(tǒng)不響應(yīng)其信號(hào)。3、4、5號(hào) 病房的情況同理。此過(guò)程為組合電路，有if語(yǔ)句完成其功能。當(dāng)病房沒(méi)有信號(hào)時(shí)，動(dòng)態(tài)數(shù)碼管顯示 0。有信號(hào)輸出時(shí)，動(dòng)態(tài)數(shù) 碼管顯示輸出的病房號(hào)，同時(shí)蜂鳴五秒鐘。當(dāng)蜂鳴器輸入一個(gè)高電平 時(shí)，跳線器短接，開(kāi)始蜂鳴。而且，此系統(tǒng)具有復(fù)位功能，由一個(gè)撥碼開(kāi)關(guān)控制。當(dāng)此開(kāi)關(guān)向 上撥

4、時(shí)，輸出為高電平，此時(shí)復(fù)位鍵有效。當(dāng)復(fù)位鍵有效時(shí)，各個(gè)病 房均無(wú)法輸出信號(hào)。四、基本原理病房呼叫系統(tǒng)共有五個(gè)部分，有病房呼叫及復(fù)位部分，動(dòng)態(tài)數(shù)碼管顯示數(shù)字部分，指示燈部分以及蜂鳴器和分頻部分。根據(jù)不同的部分定義模塊寫(xiě)程序，使系統(tǒng)能夠?qū)崿F(xiàn)預(yù)期的功能。利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，是用軟件的方式設(shè)計(jì)硬件。用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開(kāi)發(fā)軟件自動(dòng) 完成的，在設(shè)計(jì)過(guò)程中可以用相關(guān)的軟件進(jìn)行仿真。最后將程序下載到實(shí)驗(yàn)箱中用硬件模擬病房呼叫系統(tǒng)。五、設(shè)計(jì)內(nèi)容及步驟1、VerilogHDL源程序設(shè)計(jì)/*呼叫模塊*/modulecall(R,T,C,L);inputR;input1:6T

5、;/對(duì)應(yīng)六個(gè)病房output1:3C;/優(yōu)先編碼輸出output1:6L;/紅色發(fā)光指示燈reg1:3C;reg1:6L;always(RorT)begincasex(R,T)'b1XXXXXX:beginC='b000;L='b000000;end 'b0000000:beginC='b000;L='b000000;end 'b01XXXXX:beginC='b001;L='b100000;end'b001XXXX:beginC='b010;L='b010000;end'b0001XXX:

6、beginC='b011;L='b001000;end'b00001XX:beginC='b100;L='b000100;end'b000001X:beginC='b101;L='b000010;end'b0000001:beginC='b110;L='b000001;endendcaseendendmodule封裝如下圖：/*數(shù)碼管模塊*/modulenumber(C,Q);input1:3C;output1:7Q;reg1:7Q;always(C)begincase(C)'b000:Q='

7、;b1111110;'b001:Q='b0110000;'b010:Q='b1101101;'b011:Q='b1111001;'b100:Q='b0110011;'b101:Q='b1011011;'b110:Q='b1011111;endcaseendendmodule封裝如下：分頻模塊由于開(kāi)發(fā)板系統(tǒng)時(shí)鐘為20MHz，而在設(shè)計(jì)中所需時(shí)鐘為1KHz所以需通過(guò)分頻得到所需時(shí)鐘，通過(guò)軟件自帶工具建立模塊如下：/*蜂鳴器模塊*/modulebuzzer(CLK,C,SPEAKER);inputCLK;i

8、nput1:3C;outputSPEAKER;integerN;定義變量N用于蜂鳴器計(jì)時(shí)reg1:3M;/定義寄存器M存放C的狀態(tài)用以判斷C是否產(chǎn)生變化 regSPEAKER;always(posedgeCLK)beginif(C=0)beginN<=3000;SPEAKER<=0;M<=0;end elseif(C!=M) begin N<=N-1;if(N>0)SPEAKER<=1;elsebeginSPEAKER<=0;N<=3000;M<=C;end/*當(dāng)C變化之后小于以前那個(gè)值蜂鳴三秒，即多個(gè)輸入信號(hào)T同時(shí)存 在時(shí)，若優(yōu)先級(jí)較高的

9、輸入消失，系統(tǒng)檢測(cè)到新的輸入，蜂鳴器響三 秒*/endendendmodule 封裝如下：2、在工程下完成整個(gè)電路的連接編譯并進(jìn)行引腳分配如下：工程原理圖引腳分配如下編譯報(bào)告如下；3、下載到開(kāi)發(fā)板并完成驗(yàn)證通過(guò)下載到開(kāi)發(fā)板進(jìn)行分析說(shuō)明，驗(yàn)證其功能的實(shí)現(xiàn)4、調(diào)試在設(shè)計(jì)中毫無(wú)疑問(wèn)，會(huì)遇到許多問(wèn)題，這就需要進(jìn)行不斷調(diào)試，通過(guò) 實(shí)踐反復(fù)試驗(yàn)，結(jié)合理論，不斷更正才能得到預(yù)期的結(jié)果。其實(shí)驗(yàn)現(xiàn)象如下圖：六、對(duì)設(shè)計(jì)的體會(huì)與感想這學(xué)期我們進(jìn)行了為期兩周的課程設(shè)計(jì)，任務(wù)是用Verilog語(yǔ)言設(shè)計(jì)一個(gè)病房呼叫系統(tǒng)，通過(guò)這兩周的課程設(shè)計(jì)，我復(fù)習(xí)了課堂上所學(xué)的 知識(shí)，加深了對(duì)課堂所學(xué)理論知識(shí)的理解，掌握了運(yùn)用結(jié)構(gòu)化程序

10、設(shè) 計(jì)的基本思想和方法，更重要的是培養(yǎng)了自學(xué)能力。這次設(shè)計(jì)使我對(duì) FPGA技術(shù)有了進(jìn)一步的理解，進(jìn)一步加強(qiáng)了對(duì)實(shí)際問(wèn)題的動(dòng)手和思 考和解決能力。但同時(shí)也暴露出了自身不足，如自主解決問(wèn)題的能力 有所欠缺，這在以后學(xué)習(xí)過(guò)程中需要更好地加強(qiáng)， 在這兩周中雖然每 天很忙碌，但是很充足。經(jīng)過(guò)這次的的課程設(shè)計(jì)，我得到了不少收獲，一方面加深了我對(duì)課本 理論的認(rèn)識(shí)，另一方面也提高了實(shí)驗(yàn)操作能力和團(tuán)隊(duì)合作能力。這次的設(shè)計(jì)與我們?cè)趯?shí)驗(yàn)課上所做的實(shí)驗(yàn)不同， 因?yàn)檫@是我們真真正正的 自己去完成一項(xiàng)設(shè)計(jì)，實(shí)驗(yàn)的過(guò)程全是我們自己動(dòng)手來(lái)完成的， 這樣 就必須弄懂設(shè)計(jì)的核心。在這次設(shè)計(jì)中我懂得了理論與實(shí)際結(jié)合是非 常重要的，只有理論知識(shí)是完全不夠的，只有把所學(xué)的理論知識(shí)與實(shí) 踐結(jié)合起來(lái)，從理論中得出結(jié)論，從而提高自己的實(shí)際動(dòng)手能力和獨(dú) 立思考的能力。畢竟這是第一次自己做設(shè)計(jì)，在設(shè)計(jì)過(guò)程中遇到很多 問(wèn)題，為此我們特意請(qǐng)教了老師和同學(xué)，他們也很耐心給予我們指導(dǎo) 和幫助。通過(guò)這次是我對(duì)專業(yè)課的學(xué)習(xí)有了更加深刻的認(rèn)識(shí)，不僅要掌握，更要學(xué)會(huì)融會(huì)貫通。另外使我對(duì)quartus這個(gè)軟件的使用有了跟進(jìn)一步 的理解，它給我們這次設(shè)計(jì)帶來(lái)了很多方便，通過(guò)仿真，我們能夠形 象的了解原理圖的功能特性。回顧這次課程設(shè)計(jì)，從理論到實(shí)