【MOOC】數(shù)字邏輯設(shè)計(jì)及應(yīng)用-電子科技大學(xué) 中國(guó)大學(xué)慕課MOOC答案

【MOOC】數(shù)字邏輯設(shè)計(jì)及應(yīng)用-電子科技大學(xué)中國(guó)大學(xué)慕課MOOC答案隨堂測(cè)試題1、【多選題】本課程的先進(jìn)性主要體現(xiàn)在哪些方面？本題答案：【元器件#方法】數(shù)字系統(tǒng)的優(yōu)越性1、【多選題】數(shù)字系統(tǒng)的優(yōu)越性主要表現(xiàn)在：本題答案：【結(jié)果再現(xiàn)性#精度更高#易于設(shè)計(jì)#可編程性】隨堂測(cè)驗(yàn)1、【單選題】FPGA的含義是什么？本題答案：【現(xiàn)場(chǎng)可編程門(mén)陣列】最基本的組合電路器件1、【單選題】通常定義的中規(guī)模集成電路包含門(mén)的個(gè)數(shù)是：本題答案：【20-200】2、【多選題】最基本的組合電路器件有：本題答案：【與門(mén)#或門(mén)#非門(mén)】3、【多選題】最基本的時(shí)序電路器件有：本題答案：【鎖存器#觸發(fā)器】隨堂測(cè)驗(yàn)1、【單選題】完成下面的數(shù)制轉(zhuǎn)換：（9E.7A）16=（?）2本題答案：【10011110.01111010】2、【單選題】完成下面的數(shù)制轉(zhuǎn)換：（36.5C）16=（?）8本題答案：【66.27】3、【單選題】完成下面的數(shù)制轉(zhuǎn)換：（2851）10=（?）16本題答案：【B23】隨堂測(cè)驗(yàn)1、【單選題】十進(jìn)制數(shù)（+25）的8位符號(hào)-數(shù)值碼、二進(jìn)制反碼、二進(jìn)制補(bǔ)碼分別是：本題答案：【00011001，00011001，00011001】2、【單選題】十進(jìn)制數(shù)（-42）的8位符號(hào)-數(shù)值碼、二進(jìn)制反碼、二進(jìn)制補(bǔ)碼分別是：本題答案：【10101010，11010101，11010110】隨堂測(cè)驗(yàn)1、【多選題】下面8位二進(jìn)制補(bǔ)碼數(shù)相加時(shí)發(fā)生溢出的是：本題答案：【11001100+10101010#01011101+00110001】隨堂測(cè)驗(yàn)1、【單選題】（1001011000100011.10000111）8421BCD碼對(duì)應(yīng)的2421BCD碼是：本題答案：【1111110000100011.11101101】2、【單選題】十進(jìn)制數(shù)（2743.85）10轉(zhuǎn)換成的余3碼是：本題答案：【0101101001110110.10111000】隨堂測(cè)驗(yàn)1、【單選題】二進(jìn)制數(shù)：（10010111）2轉(zhuǎn)換成格雷碼為：（？）Gray本題答案：【11011100】第1、2章單元測(cè)驗(yàn)1、【單選題】十進(jìn)制數(shù)120對(duì)應(yīng)的二進(jìn)制數(shù)是：本題答案：【1111000】2、【單選題】十進(jìn)制數(shù)16.68對(duì)應(yīng)的十六進(jìn)制數(shù)是：本題答案：【10.AE】3、【單選題】十進(jìn)制數(shù)38.75對(duì)應(yīng)的8421BCD碼是：本題答案：【00111000.01110101】4、【單選題】十進(jìn)制數(shù)+45對(duì)應(yīng)的二進(jìn)制補(bǔ)碼是：本題答案：【00101101】5、【單選題】十進(jìn)制數(shù)-47對(duì)應(yīng)的二進(jìn)制補(bǔ)碼是：本題答案：【11010001】6、【單選題】十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是：本題答案：【010010101011.1000】7、【單選題】十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是：本題答案：【10110.0101111】8、【單選題】二進(jìn)制數(shù)100110.11對(duì)應(yīng)的十六進(jìn)制數(shù)是：本題答案：【26.C】9、【單選題】二進(jìn)制數(shù)01000010對(duì)應(yīng)的格雷碼是：本題答案：【01100011】10、【單選題】二進(jìn)制數(shù)101111.0111對(duì)應(yīng)的八進(jìn)制數(shù)是：本題答案：【57.34】11、【多選題】?jī)蓚€(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是：本題答案：【01000011+01001000#10101111+11001111】12、【多選題】與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在：本題答案：【穩(wěn)定可靠#精度更高#易于設(shè)計(jì)】13、【多選題】構(gòu)成數(shù)字電路最基本的器件主要有：本題答案：【門(mén)電路#觸發(fā)器】14、【多選題】數(shù)字設(shè)計(jì)的層次主要有：本題答案：【IC制造過(guò)程級(jí)#晶體管級(jí)#門(mén)電路結(jié)構(gòu)級(jí)#邏輯設(shè)計(jì)級(jí)】15、【多選題】二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有：本題答案：【進(jìn)位輸入:Cin#進(jìn)位輸出Cout#本位和:S】3.1隨堂測(cè)試1、【多選題】數(shù)字信號(hào)的主要特點(diǎn)是本題答案：【只有有限個(gè)取值狀態(tài)#只在離散時(shí)刻變化】2、【多選題】數(shù)字系統(tǒng)的特點(diǎn)是本題答案：【一定可以由邏輯系統(tǒng)構(gòu)成#一個(gè)輸入狀態(tài)可能對(duì)應(yīng)多個(gè)輸出狀態(tài)#多個(gè)輸入狀態(tài)可能對(duì)應(yīng)相同的輸出狀態(tài)】3、【多選題】下列真值表中，表達(dá)基本邏輯運(yùn)算的有本題答案：【#】4、【多選題】下列邏輯符號(hào)中，哪些為基本邏輯單元本題答案：【#】5、【多選題】下列哪些單元為基本邏輯單元本題答案：【INV#AND2】3.2隨堂測(cè)驗(yàn)1、【單選題】電路結(jié)構(gòu)如下圖所示，該電路實(shí)現(xiàn)的邏輯單元為本題答案：【BUFFER】2、【單選題】電路結(jié)構(gòu)如下圖所示，該電路實(shí)現(xiàn)的邏輯單元為本題答案：【NOR2】3、【多選題】一個(gè)CMOS器件由4個(gè)MOS器件構(gòu)成，它可能是本題答案：【NAND2#BUFFER】4、【多選題】下列關(guān)于開(kāi)關(guān)電路的說(shuō)法，哪些是正確的本題答案：【開(kāi)關(guān)電路完全由受輸入狀態(tài)控制的開(kāi)關(guān)構(gòu)成#輸出通過(guò)開(kāi)關(guān)連接電源和接地，獲取高電平或低電平#不能將開(kāi)關(guān)電路中所有開(kāi)關(guān)都接通】5、【多選題】下列關(guān)于CMOS電路的說(shuō)法，哪些是正確的本題答案：【NMOS開(kāi)關(guān)只用于輸出獲取低電平的連接#MOS開(kāi)關(guān)良好導(dǎo)通時(shí)，G與S的狀態(tài)一定相反】3.3隨堂測(cè)驗(yàn)1、【單選題】下圖電路實(shí)現(xiàn)的邏輯運(yùn)算是本題答案：【y=(a.(b+c))’】2、【單選題】下圖電路實(shí)現(xiàn)的邏輯運(yùn)算是本題答案：【y=(a+b).(c+d)】3、【單選題】下圖電路實(shí)現(xiàn)的邏輯運(yùn)算是本題答案：【y=(a.b+c)’】4、【多選題】下列說(shuō)法中哪些是正確的？本題答案：【在CMOS結(jié)構(gòu)中，當(dāng)2個(gè)輸入控制的NMOS器件構(gòu)成串聯(lián)時(shí)，這2個(gè)變量控制的PMOS器件一定是并聯(lián)#在CMOS基本結(jié)構(gòu)中，每個(gè)輸入一定控制2個(gè)MOS器件】5、【多選題】采用CMOS結(jié)構(gòu)實(shí)現(xiàn)下列邏輯運(yùn)算時(shí)，哪些需要使用8個(gè)MOS晶體管本題答案：【y=a+b+c#y=a‘+b】3.4隨堂測(cè)驗(yàn)1、【單選題】當(dāng)電源為5V時(shí)，若CMOS反相器的輸入電壓為3V，輸出電壓的可能值為本題答案：【1V】2、【單選題】若CMOS單元的設(shè)計(jì)指標(biāo)為：輸入高電平最小值2.8V輸入低電平最大值2.3V輸出高電平最小值3.9V輸出低電平最大值0.7V則高電平噪聲容限為本題答案：【1.1V】3、【單選題】若CMOS單元的設(shè)計(jì)指標(biāo)為：輸入高電平最小值2.8V輸入低電平最大值2.3V輸出高電平最小值3.9V輸出低電平最大值0.7V則低電平噪聲容限為本題答案：【1.6V】4、【單選題】設(shè)電壓?jiǎn)挝粸閂，電流單位為mA，電阻單位為歐姆。當(dāng)使用5V電源時(shí)，若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，NMOS導(dǎo)通電阻為100，PMOS導(dǎo)通電阻為150，則高電平驅(qū)動(dòng)能力為本題答案：【13.3】5、【單選題】設(shè)電壓?jiǎn)挝粸閂，電流單位為mA，電阻單位為歐姆。采用5V電源時(shí)，若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，高電平驅(qū)動(dòng)能力為8mA，低電平驅(qū)動(dòng)能力為10mA，則NMOS導(dǎo)通電阻為本題答案：【220】3.5隨堂測(cè)驗(yàn)1、【多選題】下列說(shuō)法中，哪些是正確的本題答案：【集成電路需要晶體管連接形成功能單元后再進(jìn)行封裝#集成電路的對(duì)等性設(shè)計(jì)要求各邏輯單元的高電平驅(qū)動(dòng)能力與低電平驅(qū)動(dòng)能力相同】2、【多選題】下列說(shuō)法中，哪些是錯(cuò)誤的本題答案：【對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力與低電平驅(qū)動(dòng)能力相同#對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，低電平驅(qū)動(dòng)能力是高電平驅(qū)動(dòng)能力的3倍#對(duì)CMOS結(jié)構(gòu)的NOR3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力是低電平驅(qū)動(dòng)能力的3倍】3、【多選題】提高數(shù)字電路的集成度可以帶來(lái)哪些效果本題答案：【可能導(dǎo)致電路抗干擾性提高#可能導(dǎo)致數(shù)字系統(tǒng)的運(yùn)算速度提高】4、【多選題】采用集成塊在印制板上進(jìn)行連線設(shè)計(jì)通常屬于本題答案：【SSI設(shè)計(jì)#MSI設(shè)計(jì)】5、【多選題】集成電路的對(duì)等性設(shè)計(jì)要求本題答案：【高電平輸出電阻與低電平輸出電阻相同#輸出高電平容限與輸出低電平容限相同#高電平驅(qū)動(dòng)能力與低電平驅(qū)動(dòng)能力相同】3.6隨堂測(cè)驗(yàn)1、【單選題】最小INV使用最小晶體管的數(shù)量約為標(biāo)準(zhǔn)門(mén)的本題答案：【三分之一】2、【多選題】所謂最大集成設(shè)計(jì)是指本題答案：【使系統(tǒng)的集成面積最小#使芯片單位面積內(nèi)能容納更多的器件】3、【多選題】最小晶體管模型中的“最小”是指本題答案：【面積最小#驅(qū)動(dòng)能力最小】4、【多選題】CMOS數(shù)字集成電路的標(biāo)準(zhǔn)門(mén)是指本題答案：【NAND2#NOR2】5、【填空題】片內(nèi)設(shè)計(jì)時(shí)使用下圖所示的CMOS結(jié)構(gòu)，需要使用（）個(gè)最小晶體管本題答案：【12】3.7隨堂測(cè)驗(yàn)1、【單選題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為本題答案：【13】2、【多選題】關(guān)于數(shù)字電路中的信號(hào)傳遞延遲，下列哪些說(shuō)法是正確的本題答案：【信號(hào)傳遞延遲主要由路徑上的電容影響#信號(hào)傳遞過(guò)程需要為相應(yīng)路徑上電容進(jìn)行充放電，需要花費(fèi)時(shí)間】3、【多選題】信號(hào)傳遞路徑上某個(gè)節(jié)點(diǎn)導(dǎo)致的時(shí)間延遲主要與下列因素有關(guān)本題答案：【該節(jié)點(diǎn)連接的輸入電容數(shù)量#該節(jié)點(diǎn)所獲得的驅(qū)動(dòng)能力】4、【多選題】關(guān)于CMOS數(shù)字集成電路中邏輯單元的功耗，下列說(shuō)法哪些是正確的本題答案：【主要為動(dòng)態(tài)功耗#與發(fā)生狀態(tài)變化的電容總量正比#與單位時(shí)間內(nèi)的狀態(tài)變化次數(shù)正比】5、【多選題】只考慮柵極電容時(shí)，若設(shè)最小晶體管電容為基本單位，則有本題答案：【最小反相器的輸入電容為2#最小NAND的輸入電容為3】3.8隨堂測(cè)驗(yàn)1、【單選題】若COMS反相器電壓轉(zhuǎn)移特性如圖所示，對(duì)于采用該反相器構(gòu)建的緩沖器，當(dāng)緩沖器輸入電壓波動(dòng)范圍為3--5V時(shí)，緩沖器輸出電壓的波動(dòng)范圍是本題答案：【4.9—5V】2、【多選題】集成塊輸入端設(shè)置緩沖的主要作用為本題答案：【可以降低器件的輸入電容#可以減弱片外噪聲對(duì)內(nèi)部電路的影響】3、【多選題】集成塊輸入緩沖設(shè)計(jì)主要分為簡(jiǎn)單緩沖和施密特緩沖兩種形式，它們各具有的特點(diǎn)為本題答案：【簡(jiǎn)單緩沖輸入端不允許懸置#施密特緩沖能夠形成電壓滯回特性#施密特緩沖輸入電阻較小】4、【填空題】施密特緩沖可以由簡(jiǎn)單緩沖添加電阻反饋構(gòu)成。設(shè)電源為5V，簡(jiǎn)單緩沖的轉(zhuǎn)換電平VT為2.5V，當(dāng)反饋系數(shù)A=5時(shí)，上升轉(zhuǎn)換電平VT+應(yīng)為（）V本題答案：【3】5、【填空題】施密特緩沖可以由簡(jiǎn)單緩沖添加電阻反饋構(gòu)成。設(shè)電源為5V，簡(jiǎn)單緩沖的轉(zhuǎn)換電平VT為2.5V，若要求電壓滯回區(qū)間VT+-VT-為2V,則反饋系數(shù)應(yīng)為（）本題答案：【2.5】3.9隨堂測(cè)驗(yàn)1、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于本題答案：【2000】2、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于本題答案：【40】3、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于多少個(gè)內(nèi)部標(biāo)準(zhǔn)門(mén)級(jí)聯(lián)的延遲時(shí)間本題答案：【16】4、【多選題】下列哪些說(shuō)法是正確的本題答案：【數(shù)字集成塊輸出需要的驅(qū)動(dòng)能力遠(yuǎn)大于內(nèi)部單元的驅(qū)動(dòng)能力#數(shù)字集成塊輸出直接輸出的器件一定是大驅(qū)動(dòng)反相器#數(shù)字集成電路中，大驅(qū)動(dòng)器件只有反相器】5、【多選題】下列說(shuō)法中哪些是正確的本題答案：【數(shù)字集成塊輸出單元的邏輯面積至少為內(nèi)部標(biāo)準(zhǔn)門(mén)面積的數(shù)百倍以上#在大驅(qū)動(dòng)輸出單元設(shè)計(jì)時(shí)，通常采用逐漸增加緩沖驅(qū)動(dòng)設(shè)計(jì)以縮短延遲時(shí)間】3.10隨堂測(cè)驗(yàn)1、【多選題】下列說(shuō)法中，哪些是正確的本題答案：【當(dāng)集成塊輸入模擬信號(hào)時(shí)，主要應(yīng)該選擇具有抗干擾設(shè)計(jì)的集成塊#當(dāng)集成塊輸入數(shù)字信號(hào)時(shí)，主要應(yīng)該選擇輸入電流低的集成塊】2、【多選題】下列說(shuō)法中，哪些是正確的本題答案：【當(dāng)集成塊接收臨近單元的信號(hào)時(shí)，通常采用具有簡(jiǎn)單緩沖輸入的器件#當(dāng)集成塊接收較遠(yuǎn)距離單元的信號(hào)時(shí)，通常采用具有施密特緩沖輸入的器件】3、【多選題】下列說(shuō)法中，哪些是正確的本題答案：【當(dāng)集成塊輸出驅(qū)動(dòng)CMOS數(shù)字電路時(shí)，應(yīng)該選用小功率集成器件#當(dāng)集成塊輸出驅(qū)動(dòng)無(wú)源模擬電路時(shí)，應(yīng)該選用較大功率集成器件#當(dāng)集成塊輸出驅(qū)動(dòng)發(fā)光顯示電路時(shí)，應(yīng)該選用較大功率集成器件】4、【多選題】下列說(shuō)法中，哪些是錯(cuò)誤的本題答案：【當(dāng)集成塊輸出驅(qū)動(dòng)無(wú)源模擬電路時(shí)，該電路等效電阻不能高于某個(gè)最大值#當(dāng)集成塊輸出驅(qū)動(dòng)無(wú)源模擬電路時(shí)，主要考慮低電平輸出的匹配設(shè)計(jì)】5、【多選題】當(dāng)集成塊輸出驅(qū)動(dòng)有源模擬電路時(shí)，為保障能夠提供正常輸出電流，該電路等效電壓源本題答案：【不能高于于集成塊高電平輸出最小值#不能低于集成塊低電平輸出最大值】第3章單元測(cè)試1、【單選題】使用片內(nèi)基本單元實(shí)現(xiàn)邏輯函數(shù)y=a+b.c'需要使用多少個(gè)最小晶體管本題答案：【18】2、【單選題】若假設(shè)最小晶體管柵極電容導(dǎo)致的時(shí)間延遲為1，使用片內(nèi)基本單元實(shí)現(xiàn)邏輯函數(shù)y=a+b.c'時(shí)，當(dāng)信號(hào)從c到y(tǒng)的傳遞延遲時(shí)間為本題答案：【8】3、【單選題】下圖邏輯單元實(shí)現(xiàn)的功能為本題答案：【y=(a.(b+c))’】4、【單選題】下圖邏輯單元實(shí)現(xiàn)的功能為本題答案：【y=(a+b).(c+d)】5、【單選題】在5V電源條件下，若電平容限為0.5V，考慮對(duì)等性設(shè)計(jì)指標(biāo)，采用開(kāi)路門(mén)設(shè)計(jì)的反相器使用的最小晶體管數(shù)量為采用CMOS結(jié)構(gòu)設(shè)計(jì)的多少倍本題答案：【5】6、【單選題】電路結(jié)構(gòu)如圖所示，該電路是本題答案：【BUFFER】7、【單選題】電路結(jié)構(gòu)如圖所示，該電路是本題答案：【NOR2】8、【單選題】下圖邏輯單元實(shí)現(xiàn)的功能為本題答案：【y=(a.b.c)’】9、【單選題】下圖邏輯單元實(shí)現(xiàn)的功能為本題答案：【y=(a.b+c)’】10、【單選題】下圖邏輯單元實(shí)現(xiàn)的功能為本題答案：【y=a.(b+c)】11、【單選題】下圖邏輯單元實(shí)現(xiàn)的功能為本題答案：【y=((a+b).(c+d))’】12、【單選題】下圖邏輯單元實(shí)現(xiàn)的功能為本題答案：【y=(a.c+b.d)’】13、【單選題】當(dāng)電源為5V時(shí)，若CMOS反相器的輸入電壓為2V，輸出電壓的可能值為本題答案：【4V】14、【單選題】當(dāng)電源為5V時(shí)，若CMOS反相器的輸入電壓為3V，輸出電壓的可能值為本題答案：【1V】15、【單選題】當(dāng)電源為5V時(shí)，若CMOS緩沖器的輸入電壓為2V，輸出電壓的可能值為本題答案：【1V】16、【單選題】當(dāng)電源為5V時(shí)，若CMOS緩沖器的輸入電壓為3V，輸出電壓的可能值為本題答案：【4V】17、【單選題】若CMOS單元的設(shè)計(jì)指標(biāo)為：輸入高電平最小值2.8V輸入低電平最大值2.3V輸出高電平最小值3.9V輸出低電平最大值0.7V則高電平噪聲容限為本題答案：【1.1V】18、【單選題】若CMOS單元的設(shè)計(jì)指標(biāo)為：輸入高電平最小值2.8V輸入低電平最大值2.3V輸出高電平最小值3.9V輸出低電平最大值0.7V則低電平噪聲容限為本題答案：【1.6V】19、【單選題】設(shè)電壓?jiǎn)挝粸閂，電流單位為mA，電阻單位為歐姆。若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，NMOS導(dǎo)通電阻為100，PMOS導(dǎo)通電阻為150，則高電平驅(qū)動(dòng)能力為本題答案：【13.3】20、【單選題】設(shè)電壓?jiǎn)挝粸閂，電流單位為mA，電阻單位為歐姆。若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，NMOS導(dǎo)通電阻為100，PMOS導(dǎo)通電阻為150，則低電平驅(qū)動(dòng)能力為本題答案：【22】21、【單選題】設(shè)電壓?jiǎn)挝粸閂，電流單位為mA，電阻單位為歐姆。若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，高電平驅(qū)動(dòng)能力為8mA，低電平驅(qū)動(dòng)能力為10mA，則NMOS導(dǎo)通電阻為本題答案：【220】22、【單選題】設(shè)電壓?jiǎn)挝粸閂，電流單位為mA，電阻單位為歐姆。若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，高電平驅(qū)動(dòng)能力為8mA，低電平驅(qū)動(dòng)能力為10mA，則PMOS導(dǎo)通電阻為本題答案：【250】23、【單選題】對(duì)簡(jiǎn)單邏輯單元的集成通常稱為本題答案：【SSI】24、【單選題】對(duì)常用功能運(yùn)算單元的集成通常稱為本題答案：【MSI】25、【單選題】片上復(fù)雜系統(tǒng)SOC的設(shè)計(jì)通常屬于本題答案：【VLSI】26、【單選題】采用FPGA進(jìn)行復(fù)雜數(shù)字系統(tǒng)的可編程設(shè)計(jì)通常屬于本題答案：【VLSI】27、【單選題】在片內(nèi)CMOS單元中，從輸出到電源的某條支路上存在3個(gè)MOS器件，需要使用多少個(gè)最小晶體管本題答案：【9】28、【單選題】在片內(nèi)CMOS單元中，從輸出到地的某條支路上存在4個(gè)MOS器件，需要使用多少個(gè)最小晶體管本題答案：【16】29、【單選題】INV的成本約為標(biāo)準(zhǔn)門(mén)的本題答案：【三分之一】30、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于本題答案：【2000】31、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于本題答案：【100】32、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于本題答案：【50】33、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于本題答案：【50】34、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）接近于多少個(gè)內(nèi)部標(biāo)準(zhǔn)門(mén)級(jí)聯(lián)的延遲時(shí)間本題答案：【700】35、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于多少個(gè)內(nèi)部標(biāo)準(zhǔn)門(mén)級(jí)聯(lián)的延遲時(shí)間本題答案：【40】36、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于多少個(gè)內(nèi)部標(biāo)準(zhǔn)門(mén)級(jí)聯(lián)的延遲時(shí)間本題答案：【15】37、【單選題】若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力)，該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于多少個(gè)內(nèi)部標(biāo)準(zhǔn)門(mén)級(jí)聯(lián)的延遲時(shí)間A15B60C240D800本題答案：【15】38、【多選題】對(duì)于CMOS結(jié)構(gòu)的NAND2器件，下列說(shuō)法哪些是正確的本題答案：【該器件有2個(gè)輸入端#該器件使用2個(gè)PMOS#該器件中NMOS器件為串聯(lián)】39、【多選題】下列器件中，哪些屬于CMOS片內(nèi)基本單元本題答案：【INV#NOR2】40、【多選題】關(guān)于標(biāo)準(zhǔn)門(mén)，下列說(shuō)法中哪些是正確的本題答案：【標(biāo)準(zhǔn)門(mén)只包含NAND2和NOR2#反相器成本相當(dāng)于1/3標(biāo)準(zhǔn)門(mén)#標(biāo)準(zhǔn)門(mén)需要使用6個(gè)最小晶體管】41、【多選題】關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是本題答案：【輸出單元一定是大驅(qū)動(dòng)反相器#輸出單元的驅(qū)動(dòng)能力通常為內(nèi)部驅(qū)動(dòng)能力的上千倍以上#中小規(guī)模集成塊的時(shí)間延遲主要取決于輸出單元設(shè)計(jì)】42、【多選題】下列輸入輸出關(guān)系中，哪些表達(dá)了基本邏輯單元本題答案：【#】43、【多選題】一個(gè)CMOS器件由4個(gè)MOS器件構(gòu)成，它可能是本題答案：【NAND2#BUFFER】44、【多選題】一個(gè)CMOS器件由6個(gè)MOS器件構(gòu)成，它可能是本題答案：【NAND3#AND2】45、【多選題】CMOS反相器電壓轉(zhuǎn)移特性如圖所示本題答案：【輸入高電平最小值為3.2V#輸出低電平容限為0--0.3V#輸入低電平容限為0--1.8V#正確#正確】46、【多選題】關(guān)于CMOS數(shù)字集成電路中的功耗，下列說(shuō)法哪些是正確的本題答案：【主要為動(dòng)態(tài)功耗#與發(fā)生狀態(tài)變化的電容總量正比#與單位時(shí)間內(nèi)的狀態(tài)變化次數(shù)正比】47、【多選題】設(shè)最小晶體管柵極電容導(dǎo)致的延遲時(shí)間為1，下列單元器件的延遲時(shí)間正確的是本題答案：【INV延遲時(shí)間為2#標(biāo)準(zhǔn)門(mén)延遲時(shí)間為3】48、【多選題】下列說(shuō)法中哪些是正確的本題答案：【當(dāng)集成塊輸出驅(qū)動(dòng)CMOS數(shù)字電路時(shí)，應(yīng)該選用小功率集成器件#當(dāng)集成塊輸出驅(qū)動(dòng)有源模擬電路時(shí)，應(yīng)該選用較大功率集成器件】49、【判斷題】在CMOS結(jié)構(gòu)中，當(dāng)2個(gè)輸入控制的NMOS器件構(gòu)成串聯(lián)時(shí)，這2個(gè)變量控制的PMOS器件一定是并聯(lián)；本題答案：【正確】50、【判斷題】在CMOS結(jié)構(gòu)中，當(dāng)2個(gè)輸入控制的PMOS器件構(gòu)成串聯(lián)時(shí)，這2個(gè)變量進(jìn)行與運(yùn)算；本題答案：【錯(cuò)誤】51、【判斷題】CMOS結(jié)構(gòu)形成的NAND4中，所有PMOS器件都形成并聯(lián)本題答案：【正確】52、【判斷題】CMOS結(jié)構(gòu)形成的NOR3中，所有PMOS器件都形成并聯(lián)本題答案：【錯(cuò)誤】53、【判斷題】開(kāi)路門(mén)結(jié)構(gòu)單元輸出在未接上拉電阻時(shí)，只能輸出低電平狀態(tài)；本題答案：【錯(cuò)誤】54、【判斷題】連接有上拉電阻的開(kāi)路門(mén)單元的可能輸出狀態(tài)為高阻態(tài)、低電平狀態(tài)和高電平狀態(tài)。本題答案：【錯(cuò)誤】55、【判斷題】2個(gè)獨(dú)立的開(kāi)路門(mén)單元輸出相互連接時(shí)，表現(xiàn)為對(duì)輸出進(jìn)行與運(yùn)算本題答案：【正確】56、【判斷題】2個(gè)獨(dú)立的CMOS單元的輸出不能進(jìn)行相互連接本題答案：【正確】57、【判斷題】當(dāng)電源為5V時(shí)，高于2.5V的電壓為高電平本題答案：【錯(cuò)誤】58、【判斷題】當(dāng)電源為5V時(shí)，低于2.5V的電壓為低電平本題答案：【錯(cuò)誤】59、【判斷題】當(dāng)電源為5V時(shí)，高于3.5V的電壓為高電平本題答案：【錯(cuò)誤】60、【判斷題】當(dāng)電源為5V時(shí)，低于1.5V的電壓為低電平本題答案：【錯(cuò)誤】61、【判斷題】CMOS單元的輸入高電平容限一定大于輸出高電平容限本題答案：【正確】62、【判斷題】CMOS單元的輸入低電平容限一定小于輸出低電平容限本題答案：【錯(cuò)誤】63、【判斷題】CMOS單元的輸入高電平最小值一定低于輸出高電平最小值本題答案：【正確】64、【判斷題】CMOS單元的輸入低電平最大值一定低于輸出低電平最小值本題答案：【錯(cuò)誤】65、【判斷題】對(duì)CMOS單元器件，當(dāng)輸入電壓不變，輸出端電流增加時(shí)，輸出高電平下降本題答案：【正確】66、【判斷題】對(duì)CMOS單元器件，當(dāng)輸入電壓不變，輸出端電流增加時(shí)，輸出低電平下降本題答案：【錯(cuò)誤】67、【判斷題】當(dāng)CMOS單元的輸入電壓在電平容限內(nèi)波動(dòng)時(shí)，輸出電壓的波動(dòng)幅度一定小于輸入電壓的波動(dòng)幅度本題答案：【正確】68、【判斷題】當(dāng)CMOS單元的輸入電壓偏離理想電平時(shí)，輸出電壓可能比輸入電壓更偏離理想值本題答案：【錯(cuò)誤】69、【判斷題】在同一芯片上制作大量晶體管就稱為集成電路本題答案：【錯(cuò)誤】70、【判斷題】CMOS邏輯單元完全由晶體管在電路板上連接構(gòu)成本題答案：【錯(cuò)誤】71、【判斷題】CMOS數(shù)字集成電路是全晶體管電路本題答案：【正確】72、【判斷題】集成電路需要晶體管連接形成功能單元后再進(jìn)行封裝本題答案：【正確】73、【判斷題】將大量單元封裝在集成塊中，可能導(dǎo)致電路可靠性下降本題答案：【錯(cuò)誤】74、【判斷題】將大量單元封裝在集成塊中，可能導(dǎo)致電路抗干擾性提高本題答案：【正確】75、【判斷題】將大量單元封裝在集成塊中，導(dǎo)致數(shù)字系統(tǒng)的成本提高本題答案：【錯(cuò)誤】76、【判斷題】將大量單元封裝在集成塊中，導(dǎo)致數(shù)字系統(tǒng)的性能提高本題答案：【正確】77、【判斷題】對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力與低電平驅(qū)動(dòng)能力相同本題答案：【錯(cuò)誤】78、【判斷題】對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力是低電平驅(qū)動(dòng)能力的3倍本題答案：【正確】79、【判斷題】對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，低電平驅(qū)動(dòng)能力是高電平驅(qū)動(dòng)能力的3倍本題答案：【錯(cuò)誤】80、【判斷題】對(duì)CMOS結(jié)構(gòu)的NOR3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力是低電平驅(qū)動(dòng)能力的3倍本題答案：【錯(cuò)誤】81、【判斷題】集成塊的輸入端通常需要采用緩沖設(shè)計(jì)本題答案：【正確】82、【判斷題】集成塊輸入緩沖設(shè)計(jì)通?？梢越档推骷妮斎腚娙荼绢}答案：【正確】83、【判斷題】集成塊輸入緩沖設(shè)計(jì)可以減少器件單元的時(shí)間延遲本題答案：【錯(cuò)誤】84、【判斷題】集成塊輸入緩沖設(shè)計(jì)一定可以提高器件的輸入電阻本題答案：【錯(cuò)誤】85、【判斷題】集成塊輸入緩沖設(shè)計(jì)可以減弱片外噪聲對(duì)內(nèi)部電路的影響本題答案：【正確】86、【判斷題】集成塊輸入緩沖設(shè)計(jì)可能延長(zhǎng)狀態(tài)變化的過(guò)渡時(shí)間本題答案：【錯(cuò)誤】87、【判斷題】集成塊輸入緩沖設(shè)計(jì)主要分為簡(jiǎn)單緩沖和施密特緩沖兩種形式本題答案：【正確】88、【判斷題】集成塊輸入簡(jiǎn)單緩沖輸入電阻較小本題答案：【錯(cuò)誤】89、【判斷題】集成塊輸入簡(jiǎn)單緩沖輸入端不允許懸置本題答案：【正確】90、【判斷題】集成塊輸入施密特緩沖能夠形成電壓滯回特性本題答案：【正確】91、【判斷題】集成塊輸入施密特緩沖輸入電阻較小本題答案：【正確】92、【判斷題】集成塊輸入施密特緩沖有助于消除輸入噪聲在輸出端形成的波動(dòng)本題答案：【正確】93、【判斷題】集成塊輸出需要的驅(qū)動(dòng)能力遠(yuǎn)大于內(nèi)部單元的驅(qū)動(dòng)能力本題答案：【正確】94、【判斷題】集成塊的輸出單元通常為標(biāo)準(zhǔn)門(mén)單元本題答案：【錯(cuò)誤】95、【判斷題】集成塊輸出一定采用緩沖器輸出，直接輸出的器件一定是大驅(qū)動(dòng)反相器本題答案：【正確】96、【判斷題】數(shù)字集成電路中，大驅(qū)動(dòng)器件只有反相器本題答案：【正確】97、【判斷題】集成塊輸出單元的時(shí)間延遲可能為內(nèi)部單元的數(shù)百倍本題答案：【錯(cuò)誤】98、【判斷題】集成塊輸出單元的邏輯面積至少為內(nèi)部標(biāo)準(zhǔn)門(mén)面積的數(shù)百倍以上本題答案：【正確】99、【判斷題】在大驅(qū)動(dòng)輸出單元設(shè)計(jì)時(shí)，通常采用逐漸增加緩沖驅(qū)動(dòng)設(shè)計(jì)以縮短延遲時(shí)間本題答案：【正確】100、【判斷題】集成塊的成本和延遲時(shí)間主要取決于輸出單元本題答案：【錯(cuò)誤】101、【判斷題】當(dāng)集成塊輸入模擬信號(hào)時(shí)，主要應(yīng)該選擇具有抗干擾設(shè)計(jì)的集成塊本題答案：【正確】102、【判斷題】當(dāng)集成塊輸入數(shù)字信號(hào)時(shí)，主要應(yīng)該選擇輸入電流低的集成塊本題答案：【正確】103、【判斷題】當(dāng)集成塊輸入數(shù)字信號(hào)時(shí)，主要應(yīng)該選擇輸入電阻低的集成塊本題答案：【錯(cuò)誤】104、【判斷題】當(dāng)集成塊接收臨近單元的信號(hào)時(shí)，通常采用具有施密特緩沖輸入的器件本題答案：【錯(cuò)誤】105、【判斷題】當(dāng)集成塊接收較遠(yuǎn)距離單元的信號(hào)時(shí)，通常采用簡(jiǎn)單緩沖輸入的器件本題答案：【錯(cuò)誤】106、【判斷題】當(dāng)集成塊輸出驅(qū)動(dòng)CMOS數(shù)字電路時(shí)，應(yīng)該選用小功率集成器件本題答案：【正確】107、【判斷題】當(dāng)集成塊輸出驅(qū)動(dòng)有源模擬電路時(shí)，應(yīng)該選用小功率集成器件本題答案：【錯(cuò)誤】108、【判斷題】當(dāng)集成塊輸出驅(qū)動(dòng)無(wú)源模擬電路時(shí)，應(yīng)該選用較大功率集成器件本題答案：【正確】109、【判斷題】當(dāng)集成塊輸出驅(qū)動(dòng)發(fā)光顯示電路時(shí)，應(yīng)該選用較大功率集成器件本題答案：【正確】110、【判斷題】當(dāng)集成塊輸出驅(qū)動(dòng)無(wú)源模擬電路時(shí)，該電路等效電阻不能過(guò)低本題答案：【正確】111、【判斷題】當(dāng)集成塊輸出驅(qū)動(dòng)無(wú)源模擬電路時(shí)，該電路等效電阻不能過(guò)高本題答案：【錯(cuò)誤】112、【判斷題】當(dāng)集成塊輸出驅(qū)動(dòng)無(wú)源模擬電路時(shí)，主要考慮低電平輸出的匹配設(shè)計(jì)本題答案：【錯(cuò)誤】113、【判斷題】當(dāng)集成塊輸出驅(qū)動(dòng)無(wú)源模擬電路時(shí)，主要考慮高電平輸出的匹配設(shè)計(jì)本題答案：【正確】114、【判斷題】當(dāng)集成塊輸出驅(qū)動(dòng)有源模擬電路時(shí)，該電路等效電壓源不能低于集成塊高電平輸出最小值本題答案：【錯(cuò)誤】115、【填空題】片內(nèi)設(shè)計(jì)時(shí)使用下圖所示的CMOS結(jié)構(gòu)，需要使用（）個(gè)最小晶體管本題答案：【12】116、【填空題】片內(nèi)設(shè)計(jì)時(shí)使用下圖所示的CMOS結(jié)構(gòu)，需要使用（）個(gè)最小晶體管本題答案：【18】117、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【13】118、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【11】119、【填空題】在CMOS基本結(jié)構(gòu)中，每個(gè)輸入控制（）個(gè)MOS器件本題答案：【2】120、【填空題】在一個(gè)CMOS器件單元中，如果NMOS器件有3個(gè)，則PMOS器件有（）個(gè)本題答案：【3】121、【填空題】采用CMOS結(jié)構(gòu)設(shè)計(jì)的3輸入與非門(mén)NAND3中含有（）個(gè)MOS器件本題答案：【6】122、【填空題】采用開(kāi)路門(mén)設(shè)計(jì)的3輸入或非門(mén)NOR3中含有（）個(gè)MOS器件本題答案：【3】123、【填空題】采用CMOS結(jié)構(gòu)實(shí)現(xiàn)邏輯運(yùn)算y=a+b.c時(shí)，使用（）個(gè)MOS器件本題答案：【8】124、【填空題】采用CMOS結(jié)構(gòu)實(shí)現(xiàn)邏輯運(yùn)算y=a’+b.c時(shí)，使用（）個(gè)MOS器件本題答案：【10】125、【填空題】在5V電源時(shí)，對(duì)采用對(duì)等性設(shè)計(jì)的CMOS單元，若輸出高電平最小值為4V，則輸出低電平最大值為（）V本題答案：【1】126、【填空題】在5V電源時(shí)，對(duì)采用對(duì)等性設(shè)計(jì)的CMOS單元，若輸入高電平最小值為2.8V，則輸入低電平最大值為（）V本題答案：【2.2】127、【填空題】對(duì)CMOS結(jié)構(gòu)的NAND4，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，若高電平驅(qū)動(dòng)能力是4mA，低電平驅(qū)動(dòng)為（）mA本題答案：【1】128、【填空題】對(duì)CMOS結(jié)構(gòu)的NOR3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，若高電平驅(qū)動(dòng)能力是2mA，低電平驅(qū)動(dòng)為（）mA本題答案：【6】129、【填空題】片內(nèi)設(shè)計(jì)時(shí)使用下圖所示的CMOS結(jié)構(gòu)，需要使用（）個(gè)最小晶體管本題答案：【4】130、【填空題】片內(nèi)設(shè)計(jì)時(shí)使用下圖所示的CMOS結(jié)構(gòu)，需要使用（）個(gè)最小晶體管本題答案：【6】131、【填空題】片內(nèi)設(shè)計(jì)時(shí)使用下圖所示的CMOS結(jié)構(gòu)，需要使用（）個(gè)最小晶體管本題答案：【10】132、【填空題】片內(nèi)設(shè)計(jì)時(shí)使用下圖所示的CMOS結(jié)構(gòu)，需要使用（）個(gè)最小晶體管本題答案：【12】133、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【2】134、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【4】135、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【3】136、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【3】137、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【5】138、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【5】139、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【6】140、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【6】141、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【8】142、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【10】143、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【10】144、【填空題】假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）本題答案：【12】145、【填空題】施密特緩沖可以由簡(jiǎn)單緩沖添加電阻反饋構(gòu)成。設(shè)電源為5V，簡(jiǎn)單緩沖的轉(zhuǎn)換電平VT為2.5V，當(dāng)反饋系數(shù)A=5時(shí)，上升轉(zhuǎn)換電平VT+應(yīng)為（）V本題答案：【3】146、【填空題】施密特緩沖可以由簡(jiǎn)單緩沖添加電阻反饋構(gòu)成。設(shè)電源為5V，簡(jiǎn)單緩沖的轉(zhuǎn)換電平VT為2.5V，當(dāng)反饋系數(shù)A=5時(shí)，下降轉(zhuǎn)換電平VT-應(yīng)為（）V本題答案：【2】147、【填空題】施密特緩沖可以由簡(jiǎn)單緩沖添加電阻反饋構(gòu)成。設(shè)電源為5V，簡(jiǎn)單緩沖的轉(zhuǎn)換電平VT為2.5V，若要求上升轉(zhuǎn)換電平VT+為3.5V,則反饋系數(shù)應(yīng)為（）本題答案：【2.5】148、【填空題】施密特緩沖可以由簡(jiǎn)單緩沖添加電阻反饋構(gòu)成。設(shè)電源為5V，簡(jiǎn)單緩沖的轉(zhuǎn)換電平VT為2.5V，若要求下降轉(zhuǎn)換電平VT+為1.5V,則反饋系數(shù)應(yīng)為（）本題答案：【2.5】149、【填空題】施密特緩沖可以由簡(jiǎn)單緩沖添加電阻反饋構(gòu)成。設(shè)電源為5V，簡(jiǎn)單緩沖的轉(zhuǎn)換電平VT為2.5V，若要求電壓滯回區(qū)間VT+-VT-為1V,則反饋系數(shù)應(yīng)為（）本題答案：【5】150、【填空題】施密特緩沖可以由簡(jiǎn)單緩沖添加電阻反饋構(gòu)成。設(shè)電源為5V，簡(jiǎn)單緩沖的轉(zhuǎn)換電平VT為2.5V，若要求電壓滯回區(qū)間VT+-VT-為2V,則反饋系數(shù)應(yīng)為（）本題答案：【2.5】4.1開(kāi)關(guān)代數(shù)的公理和定理（隨堂測(cè)驗(yàn)）1、【單選題】下列說(shuō)法是正確的有（）A、邏輯函數(shù)的反函數(shù)表達(dá)就是將原函數(shù)中所有的變量變?yōu)榉醋兞?，其他形式不變得到的。B、邏輯函數(shù)的反函數(shù)表達(dá)就是將原函數(shù)中真值表中的所有0和1互換得到的。C、邏輯函數(shù)的反函數(shù)表達(dá)就是將原函數(shù)中真值表中的輸出0和1互換得到的。D、邏輯函數(shù)的反函數(shù)表達(dá)就是將原函數(shù)中所有的變量變?yōu)榉醋兞浚瑫r(shí)與或符號(hào)互換，其他形式不變得到的。本題答案：【邏輯函數(shù)的反函數(shù)表達(dá)就是將原函數(shù)中真值表中的輸出0和1互換得到的?！?-2隨堂測(cè)驗(yàn)1、【單選題】同一個(gè)邏輯電路分別用正負(fù)邏輯定義其輸入輸出的表達(dá)式，得到的二個(gè)表達(dá)式之間的關(guān)系為（）A、相等B、對(duì)偶C、反演D、無(wú)關(guān)本題答案：【對(duì)偶】4.3邏輯函數(shù)的多種表達(dá)形式以及相互之間的關(guān)系（隨堂測(cè)驗(yàn)）1、【填空題】?用最大項(xiàng)列表寫(xiě)出邏輯函數(shù)F=ΣA,B,C(1,2,4,6)的反函數(shù)和對(duì)偶函數(shù)。?F'=ΠA,B,C()，F(xiàn)D=ΠA,B,C()。本題答案：【（1，2，4，6），（1，3，5，6）】4.4邏輯函數(shù)的卡諾圖化簡(jiǎn)方法-1（隨堂測(cè)驗(yàn)）1、【單選題】1、函數(shù)F=X'YZ'+X'Y'Z+XZ，其正確的卡諾圖為（）。本題答案：【A】4.5邏輯函數(shù)的卡諾圖化簡(jiǎn)方法-2（隨堂測(cè)驗(yàn)）1、【單選題】下圖中有()個(gè)奇異“1”單元。本題答案：【6個(gè)】2、【填空題】化簡(jiǎn)下列五變量邏輯函數(shù)為最簡(jiǎn)與或式（）。F（A,B,C,D）=A'B'C'D'+A'B'C'D+A'B'CD+A'BC'D+A'BCD+AB'C'D'+AB'C'D+AB'CD'+AB'CD+ABC'D'+ABCD+ABC'D+ABC'DE本題答案：【C'+A'D+AB'】4-6邏輯函數(shù)的卡諾圖化簡(jiǎn)方法-3（隨堂測(cè)驗(yàn)）1、【單選題】用最小成本法化簡(jiǎn)下面的卡諾圖，結(jié)果為（）A、A2A1'A0+A3A1A0+A3A1'A0'+A2A1A0'B、A3A2A1'A0+A3'A2A1A0'+A3A1'A0'+A3A2'A1A0C、A2A1'A0+A3'A2A1A0+A3A1'A0'+A2A1A0'D、A3A2A1'A0+A3A2+A3A1'A0'+A2A1A0'本題答案：【A、A2A1'A0+A3A1A0+A3A1'A0'+A2A1A0'】4.7定時(shí)冒險(xiǎn)（教學(xué)測(cè)驗(yàn)）1、【多選題】檢驗(yàn)下列電路是否存在靜態(tài)冒險(xiǎn)?A、在輸入端A可能存在B、在輸入端B可能存在C、輸入端C可能存在D、不存在本題答案：【A、在輸入端A可能存在#C、輸入端C可能存在】第四章組合邏輯設(shè)計(jì)原理(單元作業(yè))第四章組合邏輯設(shè)計(jì)原理(單元測(cè)驗(yàn))1、【單選題】利用開(kāi)關(guān)代數(shù)的公理或定理，判斷與(x+y')'等價(jià)的邏輯關(guān)系為（）本題答案：【x‘y】2、【單選題】已知函數(shù)F（A,B,C,D）=(AB')'+(C'D+B'C)',則其最簡(jiǎn)表達(dá)式為（）。本題答案：【A'+B+C'D'】3、【單選題】已知有二輸入邏輯門(mén)，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。本題答案：【與】4、【單選題】下列表達(dá)式中存在靜態(tài)1冒險(xiǎn)的有（）。A、（A'+AB+B'D）B、（A'+B)(B'+C'）C、（C+B+B'C）D、（A'+B'）(A'+C)本題答案：【A'+AB+B'D】5、【多選題】邏輯函數(shù)本題答案：【對(duì)偶#互為正負(fù)邏輯】隨堂測(cè)試1、【單選題】XilinxFPGA采用的技術(shù)和工藝是本題答案：【基于查找表技術(shù)，SRAM工藝】2、【多選題】以下哪些項(xiàng)目適合用FPGA來(lái)實(shí)現(xiàn)本題答案：【高速數(shù)據(jù)采集#視頻信號(hào)硬件解碼】隨堂測(cè)驗(yàn)1、【單選題】哪一個(gè)是無(wú)效的信號(hào)名本題答案：【ERROR'】2、【單選題】（）是表示輸出信號(hào)跟隨輸入信號(hào)的變化而變化的延遲時(shí)間，而電平是從低電平變到高電平。本題答案：【tpLH】二進(jìn)制譯碼器隨堂測(cè)試1、【單選題】二進(jìn)制譯碼器74HC138，如果使能有效，且CBA=110，那么輸出Y7_LY6_LY5_LY4_L...Y0_L的值是（）？本題答案：【10111111】2、【單選題】使用74HC138和與一個(gè)與非門(mén)肯定能實(shí)現(xiàn)（）變量邏輯函數(shù)本題答案：【3】3、【單選題】二進(jìn)制譯碼器，如果輸入端數(shù)量為n,那么輸出端數(shù)量應(yīng)該為（）本題答案：【2的n次方】4、【判斷題】使用74HC138和與一個(gè)與非門(mén)能實(shí)現(xiàn)邏輯函數(shù)本題答案：【正確】BDC譯碼器和七段顯示譯碼器隨堂測(cè)試1、【單選題】BCD碼譯碼器，當(dāng)輸入為0101的時(shí)候，輸出端應(yīng)為本題答案：【y5有效，管腳輸出為11011111】2、【單選題】共陽(yáng)極七段顯示譯碼器若輸入為2，那么譯碼輸出應(yīng)為本題答案：【0010010】3、【多選題】使用無(wú)關(guān)項(xiàng)和不使用無(wú)關(guān)項(xiàng)設(shè)計(jì)BCD碼譯碼器，以下說(shuō)法正確的是本題答案：【使用無(wú)關(guān)項(xiàng)設(shè)計(jì)的目的是簡(jiǎn)化電路，但是不能減少門(mén)電路的數(shù)量#使用無(wú)關(guān)項(xiàng)設(shè)計(jì)的目的是簡(jiǎn)化電路，可以減少門(mén)電路的輸入數(shù)量10根#不使用無(wú)關(guān)項(xiàng)設(shè)計(jì)的時(shí)候，當(dāng)輸入為10-15時(shí)，輸出都應(yīng)該是無(wú)效的】測(cè)試1、【單選題】當(dāng)三態(tài)緩沖器使能無(wú)效的時(shí)候，輸出是（）態(tài)本題答案：【高阻】測(cè)試1、【單選題】本題答案：【】2、【填空題】使用74HC151，將能夠?qū)崿F(xiàn)最大（）變量的邏輯函數(shù)（請(qǐng)?zhí)顚?xiě)阿拉伯?dāng)?shù)字）本題答案：【4】測(cè)試1、【判斷題】如果串行通信采用偶校驗(yàn)，即通信中傳輸?shù)氖桥即a，如果發(fā)送的數(shù)值是8位，校驗(yàn)位為1位。當(dāng)接收端收到111100001，那么說(shuō)明通信有故障。本題答案：【正確】2、【填空題】若串行通信采用偶校驗(yàn)，即通信中傳輸?shù)氖桥即a，如果發(fā)送的數(shù)值是8位，校驗(yàn)位為1位。如果發(fā)送地?cái)?shù)據(jù)時(shí)00110111，那么校驗(yàn)位應(yīng)為（）（請(qǐng)?zhí)顚?xiě)阿拉伯?dāng)?shù)字）本題答案：【1】測(cè)試1、【單選題】1位數(shù)值比較器當(dāng)輸入A=0,B=1時(shí)??本題答案：【ALTB_L=0,AGTB_L=1AEQB_L=1】2、【單選題】74X85當(dāng)輸入ALTBIN=1AEQBIN=0AGTBIN=0A3A2A1A0=1000B3B2B1B0=0111時(shí)，輸出為：本題答案：【ALTBOUT=0AEQBOUT=0AGTBOUT=1】3、【填空題】8個(gè)74X85級(jí)聯(lián)可以實(shí)現(xiàn)（）位二進(jìn)制數(shù)的比較本題答案：【32】4、【填空題】?jī)蓚€(gè)74X85級(jí)聯(lián)，如果第1片的輸出連接到第二片的輸入，及第一片的ALTBOUT連第2片的ALTBIN，依次類推。那么被比較的數(shù)值的高位應(yīng)該連接在第（）片74X85本題答案：【2】測(cè)試1、【多選題】以下論述正確的有本題答案：【串行加法器電路簡(jiǎn)單，容易實(shí)現(xiàn)，但是延時(shí)時(shí)間長(zhǎng)#先行進(jìn)位加法器通過(guò)提前獲得進(jìn)位值，不需要等待低位的結(jié)果即可進(jìn)行本位的計(jì)算#如果現(xiàn)行進(jìn)位加法器是4位，要進(jìn)行8位的運(yùn)算，可以將2個(gè)現(xiàn)行進(jìn)位加法器級(jí)聯(lián)】測(cè)試1、【單選題】?jī)?yōu)先編碼器74X148當(dāng)使能/EI=1時(shí)，輸出為本題答案：【所有輸出都是1】2、【單選題】?jī)?yōu)先編碼器74X148當(dāng)使能/EI=0時(shí)，如果有有效的輸入請(qǐng)求，那么本題答案：【/EO無(wú)效，/GS有效】3、【單選題】非優(yōu)先級(jí)編碼器的設(shè)計(jì)是Y0=I1+I3+I5+I7Y1=I2+I3+I6+I7Y2=I4+I5+I6+I7當(dāng)只有一個(gè)輸入有效的時(shí)候，編碼器輸出是正確的；但是，如果I3和I5同時(shí)有效的時(shí)候，編碼的結(jié)果是？本題答案：【111】第6章單元測(cè)驗(yàn)1、【單選題】以下不正確的名號(hào)名稱是本題答案：【ready'】2、【單選題】使用74HC138實(shí)現(xiàn)邏輯函數(shù)F=?(X,Y,Z)(2,4,5)，正確的是本題答案：【Y2,Y4,Y5連與門(mén)】3、【單選題】BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為？本題答案：【是一個(gè)數(shù)值，這個(gè)數(shù)值是固定的】4、【單選題】當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為本題答案：【1101101】5、【單選題】如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID高電平有效，當(dāng)AVALID有效表示的是？本題答案：【有有效的輸入，I7_L到I0_L不全部為1】6、【單選題】本題答案：【G_L是門(mén)控制信號(hào)，當(dāng)G_L有效時(shí)候，當(dāng)DIR有效時(shí),A1到B1單向?qū)?G_L是門(mén)控制信號(hào)，當(dāng)G_L=1的時(shí)候，無(wú)論DIR為何值，B1和A1斷開(kāi)】7、【單選題】本題答案：【降低輸入電流】8、【多選題】F=?本題答案：【F=∑xyz（0，3，6，7）#F=?xyz（1，2，4，5）】9、【多選題】如圖所示電路論述正確的是本題答案：【實(shí)現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1，校驗(yàn)電路是否輸入偶數(shù)個(gè)1，當(dāng)輸入偶數(shù)個(gè)1時(shí)輸出P=1#實(shí)現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1，產(chǎn)生了奇校驗(yàn)位，如果連同P一起發(fā)送B2B2B1B0P,發(fā)送了奇數(shù)個(gè)1】10、【多選題】如圖電路實(shí)現(xiàn)的邏輯函數(shù)是本題答案：【F=∑（W,X,Y,Z）(0,1,3,7,9,13,14)#F=Π（W,X,Y,Z）(2,4,5,6,8,10,11,12,15)】11、【判斷題】使用74HC138和一個(gè)門(mén)器件可以實(shí)現(xiàn)邏輯函數(shù)F=?(w,X,Y,Z)(4,12,13,14,15)本題答案：【正確】12、【填空題】本題答案：【001】13、【填空題】本題答案：【IDLE】14、【填空題】典型的三態(tài)器件，進(jìn)入高阻態(tài)比離開(kāi)高阻態(tài)()本題答案：【快】15、【填空題】本題答案：【數(shù)據(jù)選擇器##%_YZPRLFH_%##多路復(fù)用器】隨堂測(cè)驗(yàn)1、【判斷題】時(shí)序邏輯電路的輸出取決于當(dāng)前輸入和過(guò)去狀態(tài)。本題答案：【正確】2、【判斷題】時(shí)序邏輯電路中必然存在反饋回路。本題答案：【正確】隨堂測(cè)驗(yàn)1、【單選題】雙穩(wěn)態(tài)器件沒(méi)有輸入，只要一接上電源，它就（）。本題答案：【隨機(jī)進(jìn)入0態(tài)或1態(tài)，并永久地保持這一狀態(tài)】2、【判斷題】雙穩(wěn)態(tài)器件有兩個(gè)狀態(tài)變量。本題答案：【錯(cuò)誤】隨堂測(cè)驗(yàn)1、【單選題】SR鎖存器的特征方程和約束條件是（）。本題答案：【特征方程為：Q*=S+R’·Q，約束條件為：S·R=0】2、【單選題】SR鎖存器的輸入為（）可以成為雙穩(wěn)態(tài)電路本題答案：【S=R=0】3、【多選題】下面哪些情況，SR鎖存器有可能進(jìn)入亞穩(wěn)態(tài)。本題答案：【S=1，R=1，然后S=R=0#S端或R端輸入信號(hào)的脈沖寬度過(guò)小】隨堂測(cè)驗(yàn)1、【判斷題】D鎖存器解決了SR鎖存器輸入端不能同時(shí)有效的約束條件，因此D鎖存器不存在亞穩(wěn)態(tài)特性。本題答案：【錯(cuò)誤】2、【填空題】D鎖存器的特征方程本題答案：【Q*=D(C=1)##%_YZPRLFH_%##Q*=CD+C'Q】隨堂測(cè)驗(yàn)1、【判斷題】D觸發(fā)器的輸出Q，在時(shí)鐘低電平期間維持原態(tài)，在時(shí)鐘高電平期間，隨著輸入D變化。本題答案：【錯(cuò)誤】2、【判斷題】對(duì)于時(shí)鐘上升沿觸發(fā)的D觸發(fā)器，如果輸入端D在時(shí)鐘上升沿到來(lái)的時(shí)刻發(fā)生變化，則觸發(fā)器的輸出狀態(tài)無(wú)法預(yù)測(cè)。本題答案：【正確】隨堂測(cè)驗(yàn)1、【單選題】關(guān)于同步清零和