電流檢測功能電路的設(shè)計實現(xiàn)

1、電流檢測功能電路的設(shè)計實現(xiàn) 為了滿足對直流舉行檢測的同時實現(xiàn)對電流信號縮小的需要，設(shè)計了一款電流檢測，采納csmc 0.5 m 120 v bcd工藝。不同于傳統(tǒng)電流檢測電路，該電路挺直對電流信號舉行處理，輸出具有較好的線性度，同時對輸入信號基本無影響，并且電路結(jié)構(gòu)較為容易，能夠較好地滿足ip核應(yīng)用的需要。通過驗證以及流片、測試，證實該電路具有良好的功能性。文中同時給出該電路ip數(shù)據(jù)提取過程以及后續(xù)電路。1 引言通常所說的電流檢測是用來檢測某部件、或者導線通過的電流，普通用互感器、分流器等將電流信號轉(zhuǎn)化成信號，然后再對其舉行處理放大，作為后面電路庇護、檢測用法。目前，已經(jīng)有無數(shù)不同的電流檢測技

2、術(shù)已被公布或?qū)嵤Ｆ渲谐Ｓ玫闹绷麟娏鳈z測辦法主要是通過串聯(lián)或者基于原理舉行，在通常狀況下被測電流信號較大，串聯(lián)電阻對輸入電流信號的影響可以忽視不計，但隨著科技進展的需要，被檢測信號日漸減小，在系統(tǒng)電路中假如挺直串聯(lián)電阻，會影響前級電路工作，導致被測電流信號的大小發(fā)生轉(zhuǎn)變，此時這一影響已經(jīng)不能再被忽視。為了檢測小電流信號，同時實現(xiàn)將輸入的電流信號縮小的功能，以便滿足后續(xù)處理電路的要求，本文給出了一種不同于傳統(tǒng)電流檢測電路中常用的兩類實現(xiàn)辦法電阻檢測和電流互感器檢測的檢測電路，區(qū)分于采納電阻、以及等無源器件作為主要結(jié)構(gòu)的電路，設(shè)計了一款由mos管為主要結(jié)構(gòu)組成的電流檢測電路。它能夠在實現(xiàn)電流縮放的

3、同時，克服因?qū)υ措娏鳟a(chǎn)生較大影響而使得輸入電流信號有較大轉(zhuǎn)變的問題。2 電流檢測電路原理及設(shè)計優(yōu)化2.1 設(shè)計要求本文的設(shè)計依托于國家項目服務(wù)設(shè)計平臺，項目中要求的電流檢測電路主要要求實現(xiàn)將大電流信號縮小，終于得到較小的電流信號輸出，以便為后續(xù)電路模塊提供符合要求的電流值。同時要求，在得到較小輸出電流的同時要保證輸入電流值不能發(fā)生變幻。設(shè)計要求實現(xiàn)輸出電流與輸入電流相比達到縮小3600倍的目標，同時要求有較好的線性度。2.2 結(jié)構(gòu)設(shè)計本文設(shè)計的電流檢測電路主要是實現(xiàn)將輸入電流縮小以便后面向電流舉行其他相關(guān)操作，比如過流庇護等。需要注重的是在得到較小輸出電流的同時不能夠轉(zhuǎn)變輸入電流，或者是對其產(chǎn)

4、生較大的影響，因此不能夠挺直采納電阻分壓的形式。另外還期望該電路電流變幻的精度能夠達到合理范圍，以及具有穩(wěn)定的輸出電流。然而電阻在實際應(yīng)用中不確定因素較大，溫度、工藝等導致方塊電阻的穩(wěn)定性不是很好，波動較大，可能會導致終于流片后得到的電阻值與最初設(shè)計有較大偏差，影響電路性能。這兩點是該電路設(shè)計需要解決的關(guān)鍵問題，也是舉行設(shè)計的難點。普通而言，電流鏡的一個關(guān)鍵特性是：它可以精確地復制電流而不受工藝和溫度的影響，同時這種結(jié)構(gòu)特性本身打算了它對輸入電流幾乎沒有影響。綜合考慮上述設(shè)計要求以及前端電路輸出端的電路結(jié)構(gòu)，終于確定采納電流鏡結(jié)構(gòu)實現(xiàn)設(shè)計。在電流鏡結(jié)構(gòu)中，iout與iref（標準電流，這里即為

5、輸入電流）的比值由器件尺寸的比率打算，該值可以控制在合理的精度范圍內(nèi)。需要注重的是，電流鏡中的全部晶體管通常都采納相同的柵長，以減小因為源漏區(qū)邊緣蔓延（ld）所產(chǎn)生的誤差。而且，短溝器件的閾值電壓對溝道長度有一定的依靠性。因此，電流值之比只能通過調(diào)整晶體管的寬度來實現(xiàn)。另外，對器件寬度的調(diào)整事實上是通過多個單元晶體管并聯(lián)來實現(xiàn)的，而不是容易地設(shè)計轉(zhuǎn)變一個器件的寬度。同時考慮到版圖以及工藝對電路性能的影響，在設(shè)計時晶體管需要盡量采納對稱結(jié)構(gòu)。終于確定的電路結(jié)構(gòu)詳見圖1。圖1 電流檢測電路結(jié)構(gòu)圖按照電路結(jié)構(gòu)可以挺直計算得出電路理論上實現(xiàn)電流縮小3600倍。電路中各個晶體管尺寸的終于確定是通過對不同

6、器件尺寸電路的仿真結(jié)果對照得到的。本文下一頁：優(yōu)化及其仿真3 優(yōu)化及其仿真首先確定對于晶體管柵長的選取。按照電流鏡結(jié)構(gòu)特點，通常電流鏡中的全部晶體管都采納相同的柵長。在設(shè)計時還需要考慮終于流片時所采納工藝的要求。本次流片采納的是0.5 m的工藝，因此l值亦不能過小，否則電路的性能會對工藝精確度有很大的依靠性。通過對不同長度下電路仿真結(jié)果（2所示）的分析，可以知道在l=1 m時電路的線性度最佳，能夠很好地滿足合理的精度要求。圖2 mos管l值對電路性能影響仿真綜合考慮各方面因素，在選取mos管的柵長時終于確定l=1 m為較優(yōu)計劃舉行電路的搭建。這也解釋了電流鏡結(jié)構(gòu)中應(yīng)采納轉(zhuǎn)變mos管的寬度調(diào)整電

7、流的比例。接下來研究晶體管寬度確實定。晶體管寬度的比例值挺直打算了囫圇電路對電流縮小的倍數(shù)。圖3是晶體管寬度取28 m依次轉(zhuǎn)變下的仿真結(jié)果圖。需要注重的是當寬度較大時，囫圇晶體管所占面積也會顯然增強，另外用法nmos管和pmos管的數(shù)量也會對電路性能產(chǎn)生一定的影響。所以綜合考慮電路變幻倍數(shù)的需要、精度的要求以及版圖面積等多方面因素，終于確定圖1中給出的電路結(jié)構(gòu)。圖3 不同寬度下的電路性能仿真本文下一頁：性能仿真及測試結(jié)果4 性能仿真及測試結(jié)果4.1 仿真結(jié)果首先，對電路的輸出特性舉行仿真測試。給電路增強不同阻值的負載r1，分離舉行仿真測試，觀看其輸出特性變幻，結(jié)果4所示。1下的電路性能仿真&q

8、uot;>圖4 不同r1下的電路性能仿真從圖4中可以很清晰地看到，當電路加載不同負載時電路的輸出結(jié)果幾乎徹低重合，解釋負載對輸出結(jié)果基本沒有影響。這個結(jié)果很好地解釋了該電路結(jié)構(gòu)具有很穩(wěn)定的輸出特性，電路設(shè)計能夠較好地實現(xiàn)穩(wěn)定輸出的設(shè)計目標。同時從圖4中標注的兩個特別點可以很好地看出這種電路結(jié)構(gòu)終于實現(xiàn)電路電流變幻值與理論值相差較小。對電路舉行的后仿真結(jié)構(gòu)與前仿結(jié)果相差甚小，所以可以說囫圇電路在考慮到了工藝波動性的前提下，能夠基本滿足線性度的要求，正常實現(xiàn)電路功能。4.2 測試結(jié)果圖5為電流檢測電路終于舉行流片時的版圖?？梢钥吹洁駠麟娐泛诵膸缀跛惺怯蒻os管構(gòu)成。表l是對芯片中該電路舉行

9、測試的終于結(jié)果，因為測試條件限制，只能給出一些不延續(xù)的電流值點作為輸入。在測試中，我們對多個電路舉行了測量，大部分電路的測試結(jié)果都比較臨近，表l給出了其中較為典型的兩組數(shù)據(jù)。圖5 電流檢測電路的版圖表l 較為典型的兩組測試數(shù)據(jù)通過測試結(jié)果可以看出囫圇電路基本實現(xiàn)了設(shè)計的功能要求，完成了將電流縮小的功能。表格中給出的兩組數(shù)據(jù)結(jié)果的放大倍數(shù)與仿真結(jié)果相差不大，基本達到了設(shè)計要求。而在實際測試中還浮現(xiàn)了一組偏差較大的數(shù)據(jù)，這些測試數(shù)據(jù)結(jié)果是選取不同5×5芯片內(nèi)的電路舉行測試的。這解釋因為工藝問題，不同位置的電路存在著一定的性能偏差，個別電路的性能可能不是非常抱負。但這是在設(shè)計考慮之內(nèi)的工藝

10、偏差，同時也解釋了該工藝存在著不穩(wěn)定性。為了更直觀地看到電路電流變幻特性，我們將表l的其次組數(shù)據(jù)繪制成曲線，結(jié)果見圖6。通過數(shù)據(jù)收拾計算，可以知道測試結(jié)果與仿真結(jié)果相差1 a左右，并且當輸入電流值越大，偏差會略有所減小，相對得到的輸出電流的精度越高。囫圇電路能夠較好地實現(xiàn)電路縮小功能，并且能夠達到設(shè)計要求的3600倍的縮小值。同時測試結(jié)果的線性度在合理范圍之內(nèi)。整體上，終于的測試結(jié)果是可以被接受的，這解釋電路能夠較好地實現(xiàn)其功能。本文下一頁：數(shù)據(jù)提取5 數(shù)據(jù)提取隨著信息產(chǎn)業(yè)的飛快進展，ip核的用法日益受到業(yè)界關(guān)注。據(jù)dataquest統(tǒng)計，ip核已經(jīng)成為一項產(chǎn)業(yè)。而該電路的設(shè)計正是為了實現(xiàn)ip

11、核模塊的設(shè)計，所以在完成基本的電路設(shè)計以及流片、測試工作之后，還要對相關(guān)數(shù)據(jù)舉行打包處理，以便于ip核的復用。數(shù)據(jù)處理包括提取電路的lef文件以及規(guī)律功能（-a代碼）的編寫工作。圖6 電流檢測電路測試結(jié)果圖lef文件的產(chǎn)生用法的是公司的數(shù)據(jù)提取工具abstracts generating舉行ip核數(shù)據(jù)提取。abstract主要按照三種基本數(shù)據(jù)tech.lef、需要提取的各電路版圖信息（gdsii）和map對電路各種器件、管腳信息舉行提取，得到lef文件abstract.lef。規(guī)律功能是用一種高層次硬件描述語言verilog-a代碼舉行編寫的。圖7展示了該代碼經(jīng)過仿真驗證結(jié)果與上面電路結(jié)構(gòu)的仿真基本全都，解釋所寫代碼能夠正常實現(xiàn)電流檢測的功能。這樣就完成了對該電路規(guī)律功能的編寫