用FPGA避免微處理器過時(shí)

1、用fpga避免微處理器過時(shí)器件供給商降低創(chuàng)造成本的一個(gè)辦法是中止老產(chǎn)品，這樣做就導(dǎo)致微處理器過時(shí)。那些微處理器核的多個(gè)版本與集成外圍器件的混合使?fàn)顩r越發(fā)復(fù)雜，對于特別處理器的結(jié)構(gòu)引起器件過剩。通過把外圍設(shè)備整合至有微處理器的裸片，供給商可以把微處理器用于大批量的特地應(yīng)用。（文中提到的“微處理器”指囫圇元件，包括處理器核與集成的外圍設(shè)備）。因?yàn)閼?yīng)用和標(biāo)準(zhǔn)隨著時(shí)光的推移而進(jìn)展，微處理器設(shè)計(jì)的狹窄市場使得微處理器越發(fā)簡單過時(shí)。本文闡述設(shè)計(jì)者面向微處理器（微控制器）過時(shí)的狀況，采納的可選計(jì)劃?？紤]這個(gè)挑選之前，首先考慮fpga作為應(yīng)對微處理器過時(shí)的挑戰(zhàn)是很實(shí)用的。例如latticexp2fpga，可以

2、實(shí)現(xiàn)68hc11兼容的cpu核，徹低可綜合的代碼只要2600個(gè)slice。1所示的68hc11兼容的微處理器，把全部外設(shè)集成到這個(gè)器件將增強(qiáng)幾百個(gè)slice。此外，簡單適配至當(dāng)今的fpga，這個(gè)實(shí)現(xiàn)計(jì)劃可以比本來的8-12 mhz 運(yùn)行快5倍。 圖1 實(shí)現(xiàn)d68hc11微處理器 技術(shù)曲線fpga使設(shè)計(jì)者利用技術(shù)曲線，以防止微處理器的過時(shí)。外圍設(shè)備，或者把它們組合在一起或許也會過時(shí)。除了處理過時(shí)的微處理器，針對把周圍的功能整合到fpga，fpga技術(shù)曲線提供了挑選。因此降低了囫圇系統(tǒng)的成本，并解除了對其它元件不能繼續(xù)供給的擔(dān)憂?；诘奈⑻幚砥骱蚮pga遵從的技術(shù)曲線2所示，用可綜合的rtl，fp

3、ga設(shè)計(jì)者免于受到未來器件過時(shí)的影響，在大批量asic的nre里未提及。圖2 技術(shù)曲線增強(qiáng)了整合空間圖2中的技術(shù)曲線展示了微處理器和微控制器的相關(guān)等效規(guī)律復(fù)雜性與fpga里軟實(shí)現(xiàn)的比較。本來的微控制器過時(shí)的時(shí)候，可用的fpga規(guī)律密度遠(yuǎn)多于實(shí)現(xiàn)微處理器和外設(shè)所需的規(guī)律。這個(gè)額外的規(guī)律稱為外設(shè)整合空間，將隨著fpga密度繼續(xù)增強(qiáng)而增長。圖1中的d86hc11包括了docd塊，提供了實(shí)時(shí)，非插入系統(tǒng)調(diào)試，以及沒有整合到本來微控制器的功能。fpga提供了對設(shè)計(jì)的折衷辦法，因此實(shí)現(xiàn)解決計(jì)劃時(shí)設(shè)計(jì)者有多種挑選。各種挑選計(jì)劃如下：挑選計(jì)劃1：完成再設(shè)計(jì)（未來驗(yàn)證設(shè)計(jì)）在此計(jì)劃中，器件供給商大概提供替代元件

4、，或許不是相同的命令集結(jié)構(gòu)(isa)。這個(gè)挑選需要完成硬件和軟件的再設(shè)計(jì)，用法另外的基于元件的微處理器解決計(jì)劃，或者基于fpga的解決計(jì)劃。假如挑選這個(gè)計(jì)劃，未來驗(yàn)證這個(gè)設(shè)計(jì)是抱負(fù)的，采納開放源代碼軟處理器harvard結(jié)構(gòu)的32位latticemico32。不像gnu公用許可證(gpl)，軟件團(tuán)體是相同的，用于latticemico32的創(chuàng)新開放源代碼許可證是用硬件實(shí)現(xiàn)的。它可以移植到任何fpga或者免費(fèi)的asic。挑選計(jì)劃2:相同的isa，較高的整合本來微處理器元件的軟實(shí)現(xiàn)（p核和集成外設(shè)）編程至fpga。軟處理器實(shí)現(xiàn)和外圍設(shè)備比本來的元件運(yùn)行速度高。采納這個(gè)挑選，外設(shè)或者時(shí)序環(huán)有任何變幻

5、，軟件只要做較小的改動。這個(gè)挑選的優(yōu)點(diǎn)是軟件變幻最小，降低了板的成本，由于電路板的其它功能都整合至fpga。挑選計(jì)劃3：二進(jìn)制兼容，較高的整合本來微處理器元件的軟實(shí)現(xiàn)（p核和集成外設(shè)）及精確的時(shí)序編程至fpga。目標(biāo)是用原始的二進(jìn)制代碼而不需要修改。通過整合其它電路板的功能至fpga，這個(gè)挑選降低了電路板的成本。挑選計(jì)劃4：二進(jìn)制兼容，插座兼容（典型計(jì)劃）這個(gè)挑選用法中間層電路板實(shí)現(xiàn)fpga，針對本來的微控制器，最小化相關(guān)的規(guī)律有精確的引腳對引腳的替換。除了中間層電路板之外，這個(gè)辦法不用轉(zhuǎn)變軟件和硬件。例如，供給商停止68hc11生產(chǎn)。對這個(gè)問題評估可能的辦法，客戶大概會規(guī)定替代的部件必需與本

6、來的功能和時(shí)序一樣，運(yùn)行相同的二進(jìn)制程序而無需修改?？蛻舸蛩銓cd的d68hc11 ip核用在latticexp2fpga中。latticexp2的片上flash能用于較少部件的容易設(shè)計(jì)，見圖3，由于非易失latticexp2不需要外部的flash存儲器，或者其它的電路下載fpga配置。圖3 針對挑選計(jì)劃4的實(shí)現(xiàn)計(jì)劃最初客戶考慮用盡全不同的處理器代替68hc11，但是這個(gè)辦法要求取代應(yīng)用軟件。這是一個(gè)很困難的任務(wù)，由于軟件與68hc11命令和內(nèi)部的外設(shè)緊密相關(guān)。因此轉(zhuǎn)到新的處理器需要為軟件的再設(shè)計(jì)付出大量的時(shí)光和精力。結(jié)果大多數(shù)解決計(jì)劃是用fpga取代68hc11。這個(gè)挑選將專注fpga里d

7、68hc11 ip核確實(shí)認(rèn)，避開轉(zhuǎn)變系統(tǒng)的任何部分（軟件應(yīng)用，外部電路板元件），系統(tǒng)已完好地運(yùn)行了15年多。最重要的要求是能夠得到與本來的微處理器徹低兼容的軟件。必需是運(yùn)行在d68hc11上相同的二進(jìn)制代碼，對二進(jìn)制代碼的任何轉(zhuǎn)變都是不行接受的。在這樣的狀況下，另外的限制是保持命令周期的精確性。這是很關(guān)鍵的，由于軟件會用法命令循環(huán)構(gòu)成的時(shí)序延時(shí)。此外，有些功能或外圍接口大概會依靠精確按照命令和時(shí)鐘周期確定的執(zhí)行時(shí)光。用法這個(gè)辦法時(shí)，很難達(dá)到外設(shè)兼容。然而在此狀況，全部的數(shù)字部分都簡單實(shí)現(xiàn)，并具有相同的功能和時(shí)序。大多數(shù)現(xiàn)成的ip核都是設(shè)計(jì)好的，并在dcd核庫中驗(yàn)證過。通常的問題是替代微控制器的

8、模擬元件，例如模數(shù)轉(zhuǎn)換器()，上電/電源故障復(fù)位產(chǎn)生和時(shí)鐘。數(shù)字可編程器件fpga可以實(shí)現(xiàn)與這些功能相關(guān)的任何數(shù)字接口規(guī)律，但不是。用fpga取代從前整合的adc數(shù)字功能是可能的。采納外部adc轉(zhuǎn)換器和設(shè)計(jì)d68hc11接口是必需的。由于目前沒有adc具有和本來的元件有相同的精度，要挑選性能好的。要求是有寄存器功能，與本來的adc接口相同，包括adc和cpu之間控制和狀態(tài)信號的翻譯。轉(zhuǎn)換時(shí)序必需是相同的。這是adc接口的主要功能，d68hc11的附加模塊在fpga中實(shí)現(xiàn)。因此，用fpga、adc、時(shí)鐘發(fā)生器和c插座取代了老的器件，構(gòu)成了小的印刷電路板并挺直與客戶的系統(tǒng)相連。對本來的電路板無需開發(fā)軟件或轉(zhuǎn)變。用這個(gè)fpga實(shí)現(xiàn)的大多數(shù)ip核源于dcd庫，且已徹低經(jīng)過驗(yàn)證。任何新的外設(shè)都要設(shè)計(jì)成與68hc11的要求相匹配。對比舊的外設(shè)時(shí)序和功能，要認(rèn)真地驗(yàn)證新的外設(shè)。對驗(yàn)證來說fpga是抱負(fù)的，可以在fpga中立刻驗(yàn)證轉(zhuǎn)變的hdl。結(jié)論本文中我們強(qiáng)調(diào)了微處理器的過