數字電路與邏輯設計試卷(共13頁)_第1頁
數字電路與邏輯設計試卷(共13頁)_第2頁
數字電路與邏輯設計試卷(共13頁)_第3頁
數字電路與邏輯設計試卷(共13頁)_第4頁
數字電路與邏輯設計試卷(共13頁)_第5頁
已閱讀5頁,還剩8頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、精選優(yōu)質文檔-傾情為你奉上數字電路與邏輯設計(A卷)班級 學號 姓名 成績 一單項選擇題(每題1分,共10分)1表示任意兩位無符號十進制數需要( )二進制數。A6 B7 C8 D9 2余3碼對應的2421碼為( )。A B. C. D.3補碼11000的真值是( )。A +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004標準或-與式是由( )構成的邏輯表達式。 A與項相或 B. 最小項相或 C. 最大項相與 D.或項相與5.根據反演規(guī)則,的反函數為( )。A. B. C. D. 6下列四種類型的邏輯門中,可以用( )實現三種基本運算。A. 與門 B. 或門C.

2、 非門 D. 與非門7 將D觸發(fā)器改造成T觸發(fā)器,圖1所示電路中的虛線框內應是( )。 圖1A. 或非門 B. 與非門 C. 異或門 D. 同或門8實現兩個四位二進制數相乘的組合電路,應有( )個輸出函數。A 8 B. 9 C. 10 D. 11 9要使JK觸發(fā)器在時鐘作用下的次態(tài)與現態(tài)相反,JK端取值應為( )。AJK=00 B. JK=01 C. JK=10 D. JK=11 10設計一個四位二進制碼的奇偶位發(fā)生器(假定采用偶檢驗碼),需要( )個異或門。A2 B. 3 C. 4 D. 5二判斷題(判斷各題正誤,正確的在括號內記“”,錯誤的在括號內記“×”,并在劃線處改正。每題2

3、分,共10分)1原碼和補碼均可實現將減法運算轉化為加法運算。 ( )2邏輯函數則。 ( )3化簡完全確定狀態(tài)表時,最大等效類的數目即最簡狀態(tài)表中的狀態(tài)數目。( )4并行加法器采用先行進位(并行進位)的目的是簡化電路結構。 ( )5. 圖2所示是一個具有兩條反饋回路的電平異步時序邏輯電路。 ( ) 圖2三多項選擇題(從各題的四個備選答案中選出兩個或兩個以上正確答案,并將其代號填寫在題后的括號內,每題2分,共10分)1小數“0”的反碼形式有( )。A000 ; B100 ;C011 ; D111 2邏輯函數F=AB和G=AB滿足關系( )。A. B. C. D. 3 若邏輯函數則F和G相“與”的結

4、果是( )。A B 1 C D 4設兩輸入或非門的輸入為x和y,輸出為z ,當z為低電平時,有( )。Ax和y同為高電平 ; B x為高電平,y為低電平 ;Cx為低電平,y為高電平 ; D x和y同為低電平.5組合邏輯電路的輸出與輸入的關系可用( )描述。A真值表 B. 流程表C邏輯表達式 D. 狀態(tài)圖 四 函數化簡題(10分)1用代數法求函數 的最簡“與-或”表達式。(4分)2用卡諾圖化簡邏輯函數 F(A,B,C,D)m(2,3,9,11,12)+d(5,6,7,8, 10,13) 求出最簡“與-或”表達式和最簡“或-與”表達式。(6分)五設計一個將一位十進制數的余3碼轉換成二進制數的組合電

5、路,電路框圖如圖3所示。(15分)圖3要求: 1填寫表1所示真值表;表1 ABCDWXYZABCDWXYZ00000001001000110100010101100111100010011010101111001101111011112利用圖4所示卡諾圖,求出輸出函數最簡與-或表達式;圖43畫出用PLA實現給定功能的陣列邏輯圖。4若采用PROM實現給定功能,要求PROM的容量為多大?六、分析與設計(15分)某同步時序邏輯電路如圖5所示。圖5(1) 寫出該電路激勵函數和輸出函數;(2) 填寫表2所示次態(tài)真值表; 表2輸入X現態(tài)Q2 Q1激勵函數J2 K2 J1 K1 次態(tài)Q2(n+1)Q1(n+

6、1)輸出Z(3) 填寫表3所示電路狀態(tài)表;表3 現態(tài)次態(tài) Q 2 (n+1) Q 1(n+1)輸出Q 2 Q 1X=0X=1Z00011011(4)設各觸發(fā)器的初態(tài)均為0,試畫出圖6中Q1、Q2和Z的輸出波形。 圖6(5)改用T觸發(fā)器作為存儲元件,填寫圖7中激勵函數T2、T1卡諾圖,求出最簡表達式。圖7圖8七分析與設計(15分)某電平異步時序邏輯電路的結構框圖如圖8所示。圖中: 要求:1根據給出的激勵函數和輸出函數表達式,填寫表4所示流程表; 表4二次狀態(tài)y2 y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=100 00 11 11 02. 判斷以下結論是否正確

7、,并說明理由。 該電路中存在非臨界競爭; 該電路中存在臨界競爭;3將所得流程表4中的00和01互換,填寫出新的流程表5,試問新流程表對應的電路是否存在非臨界競爭或臨界競爭? 表5二次狀態(tài)y2 y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=100 00 11 11 0 八分析與設計(15分)某組合邏輯電路的芯片引腳圖如圖9 所示。圖91分析圖9 所示電路,寫出輸出函數F1、F2的邏輯表達式,并說明該電路功能。2假定用四路數據選擇器實現圖9 所示電路的邏輯功能,請確定圖10所示邏輯電路中各數據輸入端的值,完善邏輯電路。圖103假定用EPROM實現圖9 所示電路的邏

8、輯功能,請畫出陣列邏輯圖。數字電路與邏輯設計試卷A參考答案一單項選擇題(每題1分,共10分)1B ; 2C ; 3D ; 4B ; 5. A ; 6D ; 7D ; 8A ; 9D ; 10B 。二判斷題(判斷各題正誤,正確的在括號內記“”,錯誤的在括號內記“×”,并在劃線處改正。每題2分,共10分)1反碼和補碼均可實現將減法運算轉化為加法運算。 (×)2邏輯函數則。 (×)3化簡完全確定狀態(tài)表時,最大等效類的數目即最簡狀態(tài)表中的狀態(tài)數目。()4并行加法器采用先行進位(并行進位)的目的是提高運算速度。(×)5. 圖2所示是一個具有一條反饋回路的電平異步時

9、序邏輯電路。 (×)三多項選擇題(從各題的四個備選答案中選出兩個或兩個以上正確答案,并將其代號填寫在題后的括號內,每題2分,共10分)1AD; 2ABD; 3AC; 4ABC; 5AC 。四 函數化簡題(10分) 1代數化簡(4分)2卡諾圖化簡(共6分) 最簡“與-或”表達式為: (3分)最簡“或-與”表達式為: (3分)五設計(共15分) 1填寫表1所示真值表;(4分)表1 真值表ABCDWXYZABCDWXYZ00000001001000110100010101100111dddddddddddd000000010010001101001000100110101011110011

10、011110111101010110011110001001dddddddddddd2利用卡諾圖,求出輸出函數最簡與-或表達式如下:(4分)3畫出用PLA實現給定功能的陣列邏輯圖如下:(5分)4若采用PROM實現給定功能,要求PROM的容量為:(2分) 六、分析與設計(15分)(1) 寫出該電路激勵函數和輸出函數;(3分) (2) 填寫次態(tài)真值表;(3分) 輸入X現態(tài)Q2 Q1激勵函數J2 K2 J1 K1 次態(tài)Q2(n+1)Q1(n+1)輸出Z0000111100011011000110110 1 0 11 0 0 10 1 0 11 0 0 10 1 1 01 0 1 00 1 1 01

11、0 1 00 01 00 01 00 11 10 11 101000100 (3)填寫如下所示電路狀態(tài)表;(3分) 現態(tài)次態(tài) Q 2 (n+1) Q 1(n+1)輸出Q 2 Q 1X=0X=1Z0000010011011110000101110110(4)設各觸發(fā)器的初態(tài)均為0,根據給定波形畫出Q1、Q2和Z的輸出波形。(3分) (5)改用T觸發(fā)器作為存儲元件,填寫激勵函數T2、T1卡諾圖,求出最簡表達式。(3分)最簡表達式為: 七分析與設計(15分)1根據給出的激勵函數和輸出函數表達式,填流程表; (5分)二次狀態(tài)y2 y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x

12、2x1=100 000/000/001/000/00 100/000/001/010/01 111/000/011/110/01 011/001/011/110/0 2. 判斷以下結論是否正確,并說明理由。(6分) 該電路中存在非臨界競爭;正確。因為處在穩(wěn)定總態(tài)(00,11),輸入由00變?yōu)?1或者處在穩(wěn)定總態(tài)(11,11),輸入由11變?yōu)?1時,均引起兩個狀態(tài)變量同時改變,會發(fā)生反饋回路間的競爭,但由于所到達的列只有一個穩(wěn)定總態(tài),所以屬于非臨界競爭。 該電路中存在臨界競爭;正確。因為處在穩(wěn)定總態(tài)(11,01),輸入由11變?yōu)?0時,引起兩個狀態(tài)變量同時改變,會發(fā)生反饋回路間的競爭,且由于所到達的列有兩個穩(wěn)定總態(tài),所以屬于非臨界競爭。3將所得流程表3中的00和01互換,填寫出新的流程表,試問新流程表對應的電路是否存在非臨界競爭或臨界競爭?(4分) 新的流程表如下:二次狀態(tài)y2 y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=100 001/001/000/010/00 101/001/000/001/01 111/001/011/110/01

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論