LED電陣控制器文件

1、（Led 點陣控制器） HENAN INSTITUTE OF ENGINEERING 數字系統(tǒng)設計與數字系統(tǒng)設計與 VHDL課程設計課程設計題 目 LED 點陣控制器 學生姓名班級（學號）趙慶飛電氣1331（201320709134）專 業(yè) 電氣自動化技術 系 （部） 電氣信息工程學院 指導教師(職稱) 甕嘉民（副教授） 完成時間 2014 年 12 月 29 日-2015 年 1 月 9 日 （Led 點陣控制器）課程設計任務書課程設計任務書題目：題目：LED 點陣控制器專業(yè)：專業(yè)：電氣自動化技術 學號：學號：201320709134201320709134 姓名：姓名：趙慶飛趙慶飛主要內容

2、主要內容: :隨著電子信息技術的飛速發(fā)展，人們對頻率計的測量精度的要求也越來越高。本次設計是運用FPGA（現場可編程門陣列）芯片來實現一個八位數字式的等精度頻率計，它的頻率測量范圍是 1Hz-99999999Hz，該測頻方法不僅能夠實現高精度的測量要求，而且在很大的頻率范圍內能夠保持恒定的測量精度，并且不需要改變量程。設計中采用 Verilog HDL 語言編程，運用 QUARTUS 軟件實現?；疽螅夯疽螅?、查閱相關原始資料，書寫文獻綜述，英文資料翻譯。2、理解相關的資料，確定系統(tǒng)功能、性能指標，選擇系統(tǒng)組成方案。3、選擇系統(tǒng)方案，運用 Verilog HDL 編程，采用 QUART

3、US 集成開發(fā)環(huán)境進行編輯、綜合測試，并進行引腳鎖定。4、采用 MagicSOPC 實驗開發(fā)平臺，以 FPGA 為核心器件，主控芯片為 EP2C35F672C8 器件并下載到試驗箱中進行驗證，最終實現測量范圍為 1Hz-99999999Hz 的 8 位數字式等精度頻率計。5、對比周期法測量與基于 FPGA 的等精度測量的測量結果并分析。6、撰寫研究報告及結果分析，書寫畢業(yè)論文。 主要參考資料：主要參考資料：1 潘松, 王國棟. VHDL 實用教程M.電子科技大學出版社 2007.2 莫琳. 基于 FPGA 的等精度頻率計的設計與實現J.現代電子技術，2004(10)：81-84.3 黃智偉.

4、FPGA 系統(tǒng)設計與實踐M.北京:電子工業(yè)出版社 2005.4 包明. 趙明富.EDA 技術與數字系統(tǒng)設計M.北京航空航天大學出版社 2001.5 魏西峰. 全同步數字頻率測量方法的研究J.現代電子技術，2005(8):76-79.完完 成成 期期 限：限： 指指導導教教師師簽簽章章：（Led 點陣控制器） 年年 月月 日日實習（訓）報告評語實習（訓）報告評語等 級： 評閱人： 職稱： 年 月 日（Led 點陣控制器） 河河 南南 工工 程程 學學 院院實習（訓）報告實習（訓）報告實習目的（內容）： 學習16*16 LED點陣控制 器的設置 實習時間： 自 12 月 23 日至 1月 7 日

5、共 14 天。實習地點： 河南工程學院3號實驗樓 實習單位： 河南工程學院 指導老師： 翁嘉民 系主任： （Led 點陣控制器）目錄目錄第一章第一章 前言前言.3 31.1 本設計的研究背景和研究目的 .31.2 LED 點陣顯示特點.31.3 FPGA 設計的特點.3第二章第二章 系統(tǒng)設計與仿真調試系統(tǒng)設計與仿真調試.5 52.1 實驗內容.52.2 實驗原理.52.2.1LED 顯示原理.5 2.2.2 系統(tǒng)結構及方框圖 .6 2.2.3 控制器的程序流程圖 .7 2.3 實驗步驟. 2.3.1Quarts應用 .82.3.2 引腳鎖定表.82.4.1 實物圖.9第第三三章章 心得體會心得

6、體會.9 9第四章第四章 程序附錄程序附錄.1 11 1參考文獻參考文獻.1 15 5摘要 主要研究基于 VHDL 的 Led 點陣漢字滾動顯示。首先描述了基于現場可編程門陣（FPGA）的硬件電路，以及點陣顯示漢字的原理;然后在單個 16X16 LED發(fā)光二極管點陣上滾動漢字的原理；最后給出了描述其功能的 VHDL 語言程序設計方法。通過編程、調試、仿真、下載正確地實現了漢字滾動顯示掃描結果，其硬件系統(tǒng)的實驗驗證也獲得了與軟件模擬仿真結論相吻合的結果。關鍵詞：LEDLED 點陣；點陣；FPGAFPGA；VerilogHDLVerilogHDL 語言；漢字顯示語言；漢字顯示（Led 點陣控制器）

7、（一） 前言前言1.1 本設計的研究背景和研究目的受到體育場館用 LED 顯示屏需求快速增長的帶動，近年來，中國 LED 顯示屏應用逐步增多。目前，LED 已經廣泛應用在銀行、火車站、廣告、體育場館之中。而隨著世博會的臨近，LED 顯示屏將廣泛的應用在體育場館以及道路交通指示中，LED 顯示屏在體育廣場中的應用將出現快速增長。目前，國內從事 LED 顯示屏生產的企業(yè)眾多，同時，受到外資企業(yè) LED 顯示屏價格過高的影響，在中國 LED 顯示屏市場上多以本土企業(yè)為主。目前，本土 LED 顯示屏生產企業(yè)除供應國內需求外，還不斷把產品出口到國外市場。而近年來，受到成本壓力的影響，國際上一些知名的 L

8、ED 顯示屏企業(yè)也逐步把 生產基地移到了中國，如巴可在北京設立了顯示屏生產基地，Lighthouse 在惠州也擁有生產基地，Daktronics、萊茵堡都在國內設立了生產工廠。隨著國際LED 顯示屏生產大廠不斷把生產基地轉移至國內， 加之國內眾多的 LED 顯示屏本土企業(yè)，中國正在成為全球 LED 顯示屏的主要生產基地。因此研究 LED 漢字滾動顯示屏的設計方法具有重要的理論和現實意義。隨著我國經濟的高速發(fā)展,對公共場合發(fā)布信息的需求日益增長，利用 LED點陣滾動顯示漢字的出現正好適應了這一市場需求，已經成為信息傳播的一種重要手段。采用傳統(tǒng)方法設計的漢字滾動顯示器，通常需要使用單片機、存儲器和

9、制約邏輯電路來進行 PCB 板級的系統(tǒng)集成。盡管這種方案有單片機軟件的支持較為靈活，但是由于受硬件資源的限制，未來對設計的變更和升級，總是難以避免要付出較多研發(fā)經費和較長投放市場周期的代價。隨著電子設計自動化（EDA）技術的進展，基于可編程 FPGA 器件進行系統(tǒng)芯片集成的新設計方法，也正在快速地到代基于 PCB 板的傳統(tǒng)設計方式。因此，本設計的研究是很有必要的，之所以基于 FPGA 設計是因為現場可編程門陣列（FPGA）設計周期小，靈活度高，適合用于小批量系統(tǒng)，提高系統(tǒng)的可靠性和集成度。并且采用編寫靈活的 VHDL 語言編寫主程序。1.2 LED 點陣顯示特點（1）可以顯示各種數字、文字、圖

10、表、曲線、圖形；（2）采用純紅、高綠作雙基色發(fā)光器件，發(fā)光亮度高，色彩鮮艷、豐富；（3）顯示效果清晰、穩(wěn)定、功耗低、壽命長；（4）優(yōu)質鋁合金結構，磨沙、銀鏡或鈦金不銹鋼包邊。尺寸和規(guī)格可根據需要靈活組合；（5）支持各種計算機網絡，編輯軟件豐富、易用；（6）適用于室內、外所有信息發(fā)布及廣告宣傳場所。如：銀行、證券交易所、商場、市場、賓館、灑樓、電信、郵政、醫(yī)院、車站、機場等。（Led 點陣控制器）1.3 FPGA 設計的特點FPGA 通常被認為是 ASIC 實現的一種替代手段. 一般 ASIC 包括三種, 既全定制、半定制(含標準單元和門陣列) 以及可編程器件。對于前兩種, 需要支付不可重復使用

11、的工程費用 NRE (Non recurring Engineering) , 主要用于芯片的流片、中測、分析的工程開銷, 一次費用一般在 1 萬至數萬美元以上。如果一次不成功、返工、甚至多次返工,NRE 費用將要上升。成本高、風險大, 而通常對每個 ASIC 品種的需求量往往不大,NRE 費用分攤到每個產品上價太高, 用戶無法接受。而對于可編程器件 PLD (Programmable Logic Device) 正是可以解決上述問題的新型 ASIC, PLD 以其操作靈活、使用方便、開發(fā)迅速、投資風險小等突出優(yōu)點, 特別適合于產品開發(fā)初期、科研樣品研制或小批量的產品. FPGA 是一種新型的

12、 PLD, 其除了具有 PLD 的優(yōu)點外, 其規(guī)模比一般的 PLD 的規(guī)模大。目前,Xilinx 推出的 XC4025 可以達到 25000 門的規(guī)模,Altera 公司的 FLEX10K100 系列芯片可達到十萬門的規(guī)模,完全可以滿足用戶的一般設計需要。 FPGA 的主要特點是: 寄存器數目多, 采用查找表計數,適合時序邏輯設計。 但是互連復雜, 由于互連采用開關矩陣,因而使得延時估計往往不十分準確。 FPGA 也有其自身的局限性, 其一就是器件規(guī)模的限制,其二就是單元延遲比較大。 所以, 在設計者選定某一 FPGA 器件后, 要求設計者對器件的結構、性能作深入的了解, 在體系結構設計時,

13、就必須考慮到器件本身的結構及性能, 盡可能使設計的結構滿足器件本身的要求. 這樣就增加了設計的難度。 離開對 FPGA 結構的詳細了解, 設計人員就不可能優(yōu)化設計。因而設計人員必須了解 FPGA 器件的特性和限制, 熟悉 FPGA 的結構。 在了解 FPGA 結構特點的基礎上, 就可以利用 VHDL 語言描寫出高效的電路描述實現性能優(yōu)化的電路。 ( (二二) )系統(tǒng)設計系統(tǒng)設計2.1 實驗內容實驗內容本實驗的內容是設計一個 1616 LED 點陣控制器，并通過 MagicSOPC 實驗開發(fā)平臺上的 LED 點陣顯示“中國”這兩個字。1616 LED 點陣的電路原理圖如圖 1.38 所示。2.2

14、 實驗原理實驗原理1）LED 顯示原理顯示原理LED 點陣的顯示原理和動態(tài)數碼管的顯示原理是一樣的，也通過逐行掃描分時顯示，利用人眼的“余輝效應”來現實顯示的。本例城設計的 LED 控制器為 1616 的 LED 控制器，將顯示數據分為 16 列，分 16 次掃描完成顯示。與它數據格式（縱向取模上高位，數據排列：從上到下從左到右）如圖 4.30 所（Led 點陣控制器）示，設要輸出電平信號為 1 時，LED 點亮，按從列 1 到列 16 的掃描順序，那么第一次要送出去的數據應為 0X0802（如圖 4.30 所示第一列） ；送出數據后選通第一列并顯示，持續(xù)顯示 1ms 左右，再送出第二列數據并

15、選通第二列，持續(xù)顯示 1ms；同理直到 16 列數據顯示完成為止即完成一幀數據的顯示。如果要繼續(xù)顯示則要重復以上的掃描顯示工作。以上的掃描方式為列掃描，當然也可以行掃描，原理是一樣的。圖 4.30 1616 的 LED 點陣數據格式2）系統(tǒng)結構及方框圖）系統(tǒng)結構及方框圖LED 點陣顯示控制的傳統(tǒng)方式是采用單片機或系統(tǒng)機作為 CPU 來實現，當系統(tǒng)顯示的信息比較多時，由于單片機的輸入/輸出端口（I/O）有限，采用此方式的成本將大大增加，系統(tǒng)和程序的設計難度也急劇增加；而且，當系統(tǒng)完成后修改、改變顯示方式或擴展時，所需改動的地方比較大，甚至有可能需要重新設計；另外，在以顯示為主的系統(tǒng)中，單片機的運

16、算和控制等主要功能的利用率很低，單片機的優(yōu)勢得不到發(fā)揮，相當于很大得資源浪費。如果采用現場可編程邏輯器件作為 CPU 來設計控制器，選擇合適的器件，利用器件豐富的 I/O 口、內部邏輯和連線資源，采用自頂而下的模塊化設計方法，可以方便地設計整個顯示系統(tǒng)。由于 PLD 器件的外圍器件很少，且可以利用 PLD 的編程端口（可復用）進行在系統(tǒng)編程，使得系統(tǒng)的修改、顯示方式的改變和擴展都變的非常簡單、方便。本系統(tǒng)采用單個 1616LED 點陣逐列左移（或右移）顯示漢字或字符，需顯示漢字或符號的 1616 點陣字模已經存放在字模存儲器中。顯示控制器由復雜可編程邏輯器件（CPLD）EP2C35F672C8

17、 來實現，系統(tǒng)組成原理框圖如圖 1 所示。系統(tǒng)原理是 PLD 控制模塊首先產生點陣字模地址，并從存儲器讀出數據存放在 16 位寄存器中，然后輸出到 LED 點陣的列，同時對點陣列循環(huán)掃描以動態(tài)顯示數據，當需要顯示數據字模的列和被選中的列能夠協調配合起來，就可以正確顯示漢字或符號。（Led 點陣控制器）圖圖 1 點陣顯示控制器原理框圖點陣顯示控制器原理框圖3）控制器的程序流程圖及其工作原理控制器的程序流程圖及其工作原理從框圖中可以看出，系統(tǒng)的關鍵在于控制器的設計。LED 點陣顯示數據地址的產生、點陣列掃描和需顯示數據的配合以及點陣顯示方式控制的實現都必須由控制器來實現。對單個 1616LED 點

18、陣顯示控制器進行設計的頂層邏輯原理圖如圖 2 所示。原理圖中包含 5 個模塊，其中 sequ 模塊產生讀信號 RDN 和 10 位地址線（AD9.0）中的最低位地址 AD0，AD0 和其它模塊產生的地址配合，通過 8位數據線（DATA7.0）從存儲器讀出列高字節(jié)（AD0=1 時）和低字節(jié)（AD0=0 時），由于 1616 點陣字模數據為 32 個字節(jié)，每列含兩個字節(jié)即 16 位，它由 HOUT7.0和 LOUT7.0 來構成；模塊 add16 由 adclk 提供一個慢時鐘構成 16 進制計數器，它的輸出送給 addr16 模塊，為變模計數器 addr16 提供一個模，通過模的規(guī)律變化以控制點

19、陣按照左移或右移等顯示方式進行顯示；模塊 decode4_16 是一個 416 譯碼器，其輸出 ROUT15.0連接到 LED 點陣的列，可選中 1616LED 點陣的某列，并顯示 sequ 模塊輸出的點陣高低字節(jié)（字模）數據；模塊 addr16 為點陣顯示控制的核心，為了實現點陣漢字從右到左逐列移動顯示，它由 add16 模塊提供的模，在 addr16 內部構成兩個變模計數器，其中一個用來產生讀字模數據的地址 AD4.1，另外一個產生 1616LED 點陣列掃描選擇地址 SUABAD3.0，列掃描選擇地址由 decode4_16 譯碼后輸出；模塊 addr1 為字選擇計數器，其輸出可以控制多

20、塊 LED 顯示器的顯示及其顯示方式。（Led 點陣控制器）為了實現字符由右到左逐列移動顯示，模塊 addr16 內部設計了兩個由 add16 控制的變模加法計數器，其中一個輸出為 ad4.1（4 位地址線），另一個輸出為 subad3.0（列掃描控制線）。從程序可以看出，當模輸入 in3.0=0時，ad4.1=0，而 subad3.0=15，此時 ad9.5亦等于零，AD0 在 0 和 1 間變化，即讀出第一個字符的第一列并顯示在 LED 的第 16 列；當模輸入 in3.0=1 時，在記數脈沖 AD0 的作用下，ad4.1和 subad3.0都為二進制加法計數器，但 ad4.1由 0 加到

21、 1 返回到 0，同時 subad3.0由 14 加到 15 返回到 14，此時 ad9.5仍然等于零，AD0 在 0 和 1 間變化，即讀出第一個字符的第一、二列并顯示在 LED 的第 15、16 列由此類推，可見當模塊 add16 的加法記數輸出由 0 變到 15 時，LED 點陣字符將由左到右逐列移動顯示。以上程序在MAX+plus10.2 上仿真驗證結果如圖 3 所示。由仿真結果可以看到，由計數?？刂戚斎?in3.0控制的兩個變模計數器輸出 ad4.1和 subad3.0的結果正確無誤。在設計中，應注意模塊 sequ 的記數時鐘 CLK 頻率的選擇應遠遠大于模塊 add16 的記數時鐘

22、 adclk 的頻率，addr16 的記數時鐘為地址最低位 AD0，字選擇計數器的時鐘脈沖為 16 進制模塊 add16 的最高位 OUT3。這樣，ad4.1和subad3.0同步變化的足夠快，在點陣 LED 上可以看到完整的字符，并當 add16 記數到 15 產生進位返回到 0 時，字選擇模塊 addr1 獲得一個記數脈沖并加1（上升沿觸發(fā)），此后將顯示下一個字符。圖圖 3 模塊仿真時序圖模塊仿真時序圖2.3 實驗步驟實驗步驟1）啟動 Quarts建立一個空白工程，然后命名為 led_lattice.qpf。再新建Verilog HDL 源程序文件 led_lattice.v，寫出程序代碼

23、并保存（完整的 Verilog HDL 程序參考清單 4.10） ，并驚醒綜合編譯，若在編譯過程中發(fā)現錯誤，則找出并更正錯誤，直至編譯成功為止。將 led_lattice.v 設置為頂層實體。對該工程文件進行全程編譯處理，若在編譯過程中發(fā)現錯誤，則找出并更正錯誤，直至編譯成功為止。確保（C4 區(qū)域）的 JPI 的短路帽是處于 ON 位置，把程序下載到 FPGA 器件中，按 KEY1（按核心板上的 KEY1 抖動會小一些） ，觀察 LED 點陣顯示的（Led 點陣控制器）2）選擇目標器件并對相應的引腳進行鎖定，在這里所選擇的器件為 Altera 公司Cyclone系列的 EP2C35F672C8

24、 芯片，引腳鎖定方法如表 4.12 所列。將未使用的引腳設置為三態(tài)輸入（一定要設置，否則可能損環(huán)芯片） 。設置方法見 3.1節(jié)3）表 4.12 引腳鎖定方法 2.4 實物圖實物圖 （3 3）心得體會心得體會（Led 點陣控制器） 通過這次課程設計，我進一步熟悉了 Verilog HDL 語言的結構，語言規(guī)則和語言類型。本次實訓是基于Verilog HDL 的LED 點陣控制器。利用Verilog HDL 語言編寫程序實現其波形數據功能在分析了 CPLD 技術的基礎上，利 用 CPLD 開發(fā)工具對電路進行了設計和仿真，從分離器件到系統(tǒng)的分布，每一步都經過嚴格的波形仿真，以確保功能正常。這次實訓給

25、我最深的印象就是擴大自己的知識面，知道要培養(yǎng)哪些技能對我們的專業(yè)很重要。 遇到了自己無法解決的困難與問題 的時候，要有耐心，要學會一步步的去找問題的根源， 才能解決問題，還請教老師給予指導和幫助。 通過這次課程設計，培養(yǎng)了我們共同合作的能力。 但是此次設計中參考了其他程序 段實際思想，顯示出我們在程序設計方面還有不足之處。在此次實訓的過程中，我了解到了要加強培養(yǎng)動手能力，要明白理論與實踐結合的重要性，只有理論知識也是不夠的，只有把理論知識和實踐相結合，才能真正提高我們的實際動手能力與獨立思 考的能力。感謝學院給我們提供這次實訓的機會， 感謝甕老師對我們的指導，他是為了教會我們如何運用所學的知識

26、去解決實際的問題，此外，還得出一個結論：知識必須通過應用才能實現其價值！有些東西以為學會了，但真正到用的時候才發(fā)現是兩回事，所以我認為只有到真正會用的時候才是真的學會了。本次設計過程中得到我們老師的悉心指導。甕老師多次詢問設計進程，并為我們指點迷津，幫助我們理順設計思路，精心點撥。甕老師一絲不茍的作風，嚴謹求實的態(tài)度，踏踏實實的精神，不僅授我以文，并將積極影響我今后的學習和工作。在此誠摯地向甕老師致謝。 電氣自動化 1331 趙慶飛 201320709134 (四四) 程序附錄程序附錄module led_lattice(clock,reset_n,spi_clk,spi_mosi,spi_n

27、cs);input clock;/時鐘信號 50MHzinput reset_n;/復位信號，低電平有效outputspi_clk; /SPI 時鐘，3.3V 時頻率最好小于 8MHzoutputspi_mosi; /SPI 串行數據線outputspi_ncs; /SPI 片選，低電平選通，上升沿鎖存數據/寄存器reg 31:0 counter;/行掃描時間計數器regshift; /行掃結束狀態(tài)reg 3:0lcount;reg 15:0 line_dat_r,row_dat_r;reg 2:0spi_sta;（Led 點陣控制器）regspi_ncs_r,spi_clk_r;reg 5:

28、0spi_count;reg3:0 clk_count;reg clk_r;wire clk_en;wire 31:0spi_dat_w;parameter clock_divide = 16d5000; /行掃時間比較值parameter disp_dat = 256h0800_5244_6242_fe7e_62c0_5340_0800_0804_424f_4455_4867_5f44_694f_4955_4f67_4040;/10 分頻 /輸入 clock:50MHz，輸出 clk:5MHzalways (posedge clock)beginif(clk_en)clk_count = 4

29、d0;elseclk_count = 4d10);/行掃描時間計數/timer = clock_divide * clk/時間大約 1ms always (posedge clock or negedge reset_n) beginif (!reset_n)counter = 32h0;else if(clk_en)beginshift = clock_divide)beginshift = 1b1;counter = 32h0;endelse counter = counter + 32h1;endend/行掃描狀態(tài)機always (posedge clock)beginif (reset

30、_n)（Led 點陣控制器）lcount = 0;else if(clk_en)beginif (shift)lcount = lcount + 4h1;endend/行顯示數據always (lcount or disp_dat)begincase (lcount)4h0:line_dat_r = disp_dat15:0;4h1:line_dat_r = disp_dat31:16;4h2:line_dat_r = disp_dat47:32;4h3:line_dat_r = disp_dat63:48;4h4:line_dat_r = disp_dat79:64;4h5:line_dat

31、_r = disp_dat95:80;4h6:line_dat_r = disp_dat111:96;4h7:line_dat_r = disp_dat127:112;4h8:line_dat_r = disp_dat143:128;4h9:line_dat_r = disp_dat159:144;4ha:line_dat_r = disp_dat175:160;4hb:line_dat_r = disp_dat191:176;4hc:line_dat_r = disp_dat207:192;4hd:line_dat_r = disp_dat223:208;4he:line_dat_r = d

32、isp_dat239:224;4hf:line_dat_r = disp_dat255:240;endcaseend/行掃描選通always (lcount)begincase (lcount)4h0:row_dat_r = 16hfffe;4h1:row_dat_r = 16hfffd;4h2:row_dat_r = 16hfffb;4h3:row_dat_r = 16hfff7;4h4:row_dat_r = 16hffef;4h5:row_dat_r = 16hffdf;4h6:row_dat_r = 16hffbf;4h7:row_dat_r = 16hff7f;4h8:row_dat_r = 16hfeff;4h9:row_dat_r = 16hfdff;4ha:row_dat_r = 16hfbff;（Led 點陣控制器）4hb:row