實驗六半導體器件仿真實

1、實驗六 半導體器件仿真實驗姓名:林少明 專業(yè)：微電子學 學號11342047【實驗目的】1、理解半導體器件仿真的原理，掌握Silvaco TCAD 工具器件結(jié)構(gòu)描述流程及特性仿真流程；2、理解器件結(jié)構(gòu)參數(shù)和工藝參數(shù)變化對主要電學特性的影響?！緦嶒炘怼?. MOSFET 基本工作原理（以增強型 NMOSFET 為例）：圖 1 MOSFET 結(jié)構(gòu)圖及其夾斷特性當外加柵壓為 0 時，P 區(qū)將 N+源漏區(qū)隔開，相當于兩個背對背 PN 結(jié)，即使在源漏之間加上一定電壓，也只有微小的反向電流，可忽略不計。當柵極加有正向電壓時，P 型區(qū)表面將出現(xiàn)耗盡層，隨著 VGS 的增加，半導體表面會由耗盡層轉(zhuǎn)為反型。當

2、 VGS>VT 時，表面就會形成 N 型反型溝道。這時，在漏源電壓 VDS的作用下，溝道中將會有漏源電流通過。當 VDS 一定時，VGS 越高，溝道越厚，溝道電流則越大。2. MOSFET 轉(zhuǎn)移特性VDS 恒定時，柵源電壓 VGS 和漏源電流 IDS的關系曲線即是 MOSFET 的轉(zhuǎn)移特性。 對于增強型 NMOSFET，在一定的 VDS 下， VGS=0 時， IDS=0；只有 VGS>VT時,才有 IDS>0。圖 2 為增強型 NMOSFET 的轉(zhuǎn)移特性曲線。圖 2 增強型 NMOSFET 的轉(zhuǎn)移特性曲線圖中轉(zhuǎn)折點位置處的 VGS（th） 值為閾值電壓。3. MOSFET

3、的輸出特性對于 NMOS 器件，可以證明漏源電流： 令，稱為增益因子。（1）由于 VDS 很小，忽略項，可得：IDS 隨 VDS 而線性增加，故稱為線性區(qū)。（2）增大，但仍小于，項不能忽略。故：在一定柵源電壓下，VDS 越大，溝道越窄，則溝道電阻越大，曲線斜率變小。根據(jù)式知，IDS-VDS 關系曲線為通過原點的拋物線。當 VDS=(VGS-VT)時，IDS-VDS 關系曲線斜率為 0，表明此時溝道電阻很大。在該區(qū)，溝道電阻逐漸變大，稱為可變電阻區(qū)，或非飽和區(qū)。（3）將代入式，得到此時，漏電流 IDS 與漏源電壓 VDS 無關，即達到飽和，IDSat則稱為飽和漏電流。根據(jù)上述分析，可分析 MOS

4、FET 的輸出特性曲線：圖 3 增強型 NMOSFET 輸出特性4. 影響閾值電壓的因素：可以證明，對于 NMOSFET 的閾值電壓 VT 表達式為：其中， Cox 為柵電容，為費米勢，為接觸電勢差， Qox 為氧化層電荷密度。由公式可知，影響閾值電壓的主要由柵電容 Cox、襯底雜質(zhì)濃度、氧化層電荷密度 Qox 等因素決定。由可知，氧化層厚度 tox 越薄，則 Cox 越大，使閾值電壓 VT 降低。費米勢：，當 P 區(qū)摻雜濃度 NA 變大，則費米勢增大，閾值電壓 VT 增大 。氧化層電荷密度 Qox 增大，則 VT 減小。5. 影響 MOSFET 輸出特性的因素由式可知，影響輸出曲線的因素為增

5、益因子和閾值電壓 VT。已知，因此，當溝道長度 L 增大時，減小。由原理 4 知，影響 VT 的主要因素有柵電容 Cox、襯底雜質(zhì)濃度、氧化層電荷密度 Qox 等因素?！緦嶒瀮x器】計算機，Silvaco TCAD軟件【實驗內(nèi)容】1.采用ALTAS器件仿真工具對NMOS器件電學特性仿真（1）I-V輸出特性曲線a、Vds=0.1V時，Id-Vgs曲線。b、Vgs分別為3.3V、4.4V和5.5V時，Id-Vgs曲線。（2）器件參數(shù)提取，如閾值電壓、Beta和Theta等。2.改變器件結(jié)構(gòu)參數(shù)和工藝參數(shù)，分析其對NMOS器件主要電學特性的影響。（1）柵氧厚度tox（2）溝道長度L（3）襯底雜志濃度【

6、實驗數(shù)據(jù)記錄及分析】1.采用ALTAS器件仿真工具對NMOS器件電學特性仿真在 Silvaco 中建立的指定參數(shù)器件模型結(jié)構(gòu)如圖示：圖4指定參數(shù) MOSFET 結(jié)構(gòu)模型中，氧化層厚度 tox 為 0.1 m，溝道長度 L 為 1 m，p型襯底濃度1017cm-3,n阱摻雜濃度為1019cm-3。選用載流子統(tǒng)計模型(fermidirac)對器件進行模擬，固定漏源電壓為 0.1V。所得的轉(zhuǎn)移特性曲線如圖所示：圖5 轉(zhuǎn)移特性曲線圖當 VGS 分別為 3.3、4.4、5.5V 時，模擬出器件的輸出曲線如圖示：圖6 器件輸出特性曲線由下至上的曲線分別代表 VGS 為 3.3、4.4、5.5V 的情況。由

7、該模擬結(jié)果可得，在 VGS>VT 的情況下，隨著 VGS 的增大，飽和漏源電流 IDSat 增大，與式所分析的結(jié)果相符合。觀察曲線可知，當 VDS 較小時，曲線近似呈線性，隨著 VDS 增大，曲線趨于平緩，與實驗原理分析結(jié)果相符。提取器件參數(shù)，從運行窗口中可以看到閥值電壓，Beta 和 Theta 等，如下：圖7 提取參數(shù)代碼段1提取結(jié)果總結(jié)如下：閥值電壓：vt=3.41966 VBeta：beta=4.24194e-005 A/V2Theta：theta=0.0644978 1/V2.改變器件結(jié)構(gòu)參數(shù)和工藝參數(shù)，分析其對NMOS器件主要電學特性的影響。（1）改變柵氧厚度tox的值，分析

8、其對NMOS器件電學特性的影響。將氧化層厚度tox從0.1m改為0.05m，分別就器件結(jié)構(gòu)及器件參數(shù)、轉(zhuǎn)移特性曲線、輸出特性曲線三個方面進行分析和比較。器件結(jié)構(gòu)及器件參數(shù)比較（1）tox=0.1 m（2）tox=0.05 m器件參數(shù)如下：閥值電壓：vt=3.41966 VBeta：beta=4.24194e-005 A/V2Theta：theta=0.0644978 1/V器件參數(shù)如下：閥值電壓：vt=2.07814 VBeta：beta=7.34899e-005 A/V2Theta：theta=0.0314877 1/V圖8器件結(jié)構(gòu)及器件參數(shù)圖對比觀察器件結(jié)構(gòu)圖和器件參數(shù)值可知，柵極和溝道之

9、間的氧化層變薄，而且閾值電壓變小了，Beta值變大了，Theta值變小了。轉(zhuǎn)移特性曲線改變比較（1）tox=0.1 m（2）tox=0.05 m圖9 器件轉(zhuǎn)移特性曲線對比觀察圖9曲線，可知改變氧化層厚度為0.05 m 后，VT= V，比氧化層厚度為0.1 m 時的VT=3.41699 V 要小，說明氧化層變薄后，閾值電壓降低。由公式以及公式，分析可知，當氧化層厚度tox的值越小時，即氧化層厚度越薄，柵極電容Cox的值越大，使閾值電壓的降低。可知仿真結(jié)果和理論分析相符合。輸出特性曲線比較（Vgs分別為3.3v，4.4v，5.5v）（1）tox=0.1 m（2）tox=0.05 m圖10器件輸出特

10、性曲線對比觀察圖10曲線，可知改變氧化層厚度為0.05 m 后，在通入同等柵極電壓的情況下，氧化層厚度變薄，飽和漏源電流變得比原器件大。由公式，分析可知，氧化層厚度變薄，Cox和的值同時增大。由此可知，仿真結(jié)果和理論分析相符合。將氧化層厚度tox從0.1m改為0.2m，分別就器件結(jié)構(gòu)及器件參數(shù)、轉(zhuǎn)移特性曲線、輸出特性曲線三個方面進行分析和比較。為進一步驗證中的結(jié)論，下面將列出厚度為0.2m時，器件結(jié)構(gòu)及器件參數(shù)、轉(zhuǎn)移特性曲線、輸出特性曲線三個方面的仿真情況，不對結(jié)果再作詳細分析。器件結(jié)構(gòu)及器件參數(shù)比較（1）tox=0.1 m（2）tox=0.2 m器件參數(shù)如下：閥值電壓：vt=3.41699

11、VBeta：beta=4.24194e-005 A/V2Theta：theta=0.0644978 1/V器件參數(shù)如下：閥值電壓：vt=4.68186 VBeta：beta=9.54897e-006 A/V2Theta：theta=0.586113 1/V圖11器件結(jié)構(gòu)及器件參數(shù)圖對比轉(zhuǎn)移特性曲線改變比較（1）tox=0.1 m（2）tox=0.2 m圖12 器件轉(zhuǎn)移特性曲線對比輸出特性曲線比較（Vgs分別為3.3v，4.4v，5.5v）（1）tox=0.1 m（2）tox=0.2 m圖13器件輸出特性曲線對比分別觀察圖11,、圖12、圖13可知，當氧化層厚度增大時，閾值電壓增大，飽和漏源電流

12、變得比原器件小，即值減少。可知當氧化層厚度增大時，仿真結(jié)果和理論分析也一致。（2）改變溝道長度L的值，分析其對NMOS器件電學特性的影響。將溝道長度度tox從1m改為0.6m，分別就器件結(jié)構(gòu)及器件參數(shù)、轉(zhuǎn)移特性曲線、輸出特性曲線三個方面進行分析和比較。器件結(jié)構(gòu)及器件參數(shù)比較（1）L=1 m（2）L=0.6 m器件參數(shù)如下：閥值電壓：vt=3.41699 VBeta：beta=4.24194e-005 A/V2Theta：theta=0.0644978 1/V器件參數(shù)如下：閥值電壓：vt=3.32242 VBeta：beta=2.21408e-005 A/V2Theta：theta=0.8797

13、51 1/V圖14器件結(jié)構(gòu)及器件參數(shù)圖對比觀察圖14，可知當溝道長度減小到0.6m后，閾值電壓減少到3.32242V，但變化幅度非常小，另外，值減小，值增大。轉(zhuǎn)移特性曲線改變比較（1）L=1 m（2）L=0.6 m圖15 器件轉(zhuǎn)移特性曲線對比改變溝道長度為0.6m后，閾值電壓VT=3.32242V，與溝道長度為1m vt=3.41699 V近似相等，說明溝道長度和閾值電壓無明顯相關性。結(jié)合實驗理論分析，在理想狀態(tài)下，由公式可知，閾值電壓與溝道長度沒有明顯的相關性，仿真結(jié)果和理論分析結(jié)果相符合。輸出特性曲線比較（Vgs分別為3.3v，4.4v，5.5v）（1）L=0.1 m（2）L=0.6 m圖

14、16器件輸出特性曲線對比 由圖可知，溝道長度變短之后，在通入相同柵壓的情況下，飽和漏源電流比改變之前要大。 結(jié)合實驗原理分析，當溝道長度變小時，值增大，飽和漏源電流增大?？芍抡娼Y(jié)果和理論分析結(jié)果相符合。（3）改變襯底摻雜濃度的值，分析其對NMOS器件電學特性的影響。將襯底摻雜濃度從1017cm-1改為1015 cm-1，分別就器件結(jié)構(gòu)及器件參數(shù)、轉(zhuǎn)移特性曲線、輸出特性曲線三個方面進行分析和比較。器件結(jié)構(gòu)及器件參數(shù)比較（1）NA =1017cm-1（2）NA = 1015 cm-1器件參數(shù)如下：閥值電壓：vt=3.41966 VBeta：beta=4.24194e-005 A/V2Theta：

15、theta=0.0644978 1/V器件參數(shù)如下：閥值電壓：vt=1.25669 VBeta：beta=5.89563e-004 A/V2Theta：theta=0.0486671 1/V圖17器件結(jié)構(gòu)及器件參數(shù)圖對比 觀察圖17可知，襯底濃度減小時，閾值電壓減小了，值增大，theta值減小了。轉(zhuǎn)移特性曲線改變比較（1）NA=1017cm-1（2）NA = 1015 cm-1圖18 器件轉(zhuǎn)移特性曲線對比 改變襯底摻雜濃度為1015 cm-1時，閾值電壓減小為vt=1.25669 V，比摻雜濃度為1017cm-1時小 由公式分析可知，當摻雜濃度減小時，費米電勢增大，則閾值電壓減小。所以仿真結(jié)果和理論分析結(jié)果相符合。輸出特性曲線比較（Vgs分別為3.3v，4.4v，5.5v）（1）NA=1017cm-1（2）NA = 1015 cm-1圖19器件輸出特性曲線對比 觀察圖19可知，襯底濃度變小后，通入相同的柵極電壓下，飽和漏源電流比改變前小。由半導體物理知識可知，襯底摻雜濃度減小會增大載流子遷移率，根據(jù)公式，值增大，飽和源漏電流增大，所以，可知仿真結(jié)果和理論分析結(jié)果相符合?！緦嶒灴偨Y(jié)】一、通過本次實驗，熟悉了利用silvaco軟件進行NMOS器件結(jié)構(gòu)描述流程和電學特性仿真