實驗13VHDL三態(tài)門

1、實驗十三三態(tài)門、0C門的設計與仿真、實驗內(nèi)容1 在 Quartus II2.在 Quartus II中用邏輯圖和 VHDL語言設計三態(tài)門，三態(tài)門的使能端對低電平有效。中用邏輯圖和 VHDL語言設計一個 00門(集電極開路門)。二、電路要求b三態(tài)門、0C門的邏輯圖;用VHDL語言設計三態(tài)門、0C門，用盡量多的方法來描述;三、電路功能介紹1.三態(tài)門，又名三態(tài)緩沖器( Tri-State Buffer )b用途：用在總線傳輸上，有效而又靈活地控制多組數(shù)據(jù)在總線上通行，起著交通信號燈的作用。邏輯圖Enable< itfgrjTb真值表ENAOUT00Hi-Z01Hi-Z100110bVHDL程序

2、行為描述:4tr!_s-vhd - Text Editor.:IE££EUSE IEES.STD LOGIC 1164,ALL;! entity tri s ISPORT (ienable,datain:IN stD LOGIC?dataout OUT STD LOGICENU tri_s;bhv OF txi_& ISBEGINPROCESS (enAbie,datain)BEGINTF enable= * 1' THEN dataout<=datain;ELSE cLataout<55 ' Z '；END IF；END PRO

3、CESS；EMD bhv；結構體描述:,£ sartai.vhd - Text EdrtorIBRARY IEEE；USE IEEE-STD_LOGTC_1164.ALL；ENTITY santai IEPORT (en a： TbT STD LOGIC;b:OUT STD LOGICEND santax;ARCHITECTURE santaimen OF santai ISSIGNAL c：STD_LOGTC；COMPONENT tri_sPORT (enable,datain:IN STD_LOGFC; dataout:OUT STD LOGICEND COMPONENT；BEG

4、INUO：tri s PORT MAP(en a,c); b<=c；END santaimen;b波形圖迤匹-.一 eniWt衛(wèi)曠datadieoc Dmi_n2. OC門，又名集電極開路門（opndrn） b用途：集電極開路門（OC門）是一種用途廣泛的門電路。典型應用是可以實現(xiàn)線與的功能。b邏輯圖A :三”淳-半匚嚴r亡6b真值表 VHDLg 序 行為描述:-: z 嚴 ¥ 込.、，I；-s ； V- ：-.1 - V. A . V ； V. A .；、，Joc.vbd - Text EckmLIBRARY fEEE;USE IEEE . STD_LOGrC_i 1 64 ,

5、 AJSL; raTXTY oc ISEPORT (datainilN STD_LOG1C;STD LOGICdataout:OUTEND oc； ARCHITECTURE bhv OF BEGIN PROCESSBEGINTHEN dataout<= *0 ;TF (datain=0，)ELSE dataout<-* 2 *; END IF；END PROCRS5；HMD bhv;結構體描述:；jid'ianjj.vhd - Text EditorLIBRARY IEEE；USE IEEE. STD_LOGIG_1164 .JVLL； ENTITY jidianji ISPORT (a;IH STD_LOGIC; b：OUT STD LOGICEND jidianji;ARCHITECTURE j idianj imen OF j idianji IS SIGNAL c:STD_LOGIC;COMPONENT ocPORT Cdatain;TK STD_LOGHC; dataout:OUT STD LOGICEND COMPONEWT；BEGINUOioc PORT MAP Ca,c;