中國(guó)海洋大學(xué)計(jì)算機(jī)組成原理課件(第4章)課件

1、1(Computer Organization Principles)主講教師主講教師 蔣永國(guó)蔣永國(guó) ()實(shí)驗(yàn)教師實(shí)驗(yàn)教師 徐惠敏徐惠敏()For Students of Lab 20102計(jì)算機(jī)硬件系統(tǒng)組成(章節(jié)分配)運(yùn)運(yùn) 算算 器器控控 制制 器器主存儲(chǔ)器主存儲(chǔ)器輸入設(shè)備輸入設(shè)備輸出設(shè)備輸出設(shè)備 總線(xiàn)和總線(xiàn)和I/O接口接口高速緩存高速緩存虛擬存儲(chǔ)器虛擬存儲(chǔ)器(磁盤(pán)設(shè)備磁盤(pán)設(shè)備)第一部分第一部分(2,3章章)第二第二部分部分(5,6章章)第三第三部分部分(4,7,8章章)第四部分第四部分(9,10章章)3第4章 主存儲(chǔ)器(目錄部分)4.1 主存儲(chǔ)器處于全機(jī)中心地位主存儲(chǔ)器處于全機(jī)中心地位 4

2、.2 主存儲(chǔ)器分類(lèi)主存儲(chǔ)器分類(lèi)4.3 主存儲(chǔ)器的主要技術(shù)指標(biāo)主存儲(chǔ)器的主要技術(shù)指標(biāo)4.4 主存儲(chǔ)器的基本操作主存儲(chǔ)器的基本操作4.5 讀讀/寫(xiě)存儲(chǔ)器（隨機(jī)存儲(chǔ)器寫(xiě)存儲(chǔ)器（隨機(jī)存儲(chǔ)器RAM）4.6 非易失性半導(dǎo)體存儲(chǔ)器非易失性半導(dǎo)體存儲(chǔ)器4.7 DRAM的研制與發(fā)展的研制與發(fā)展4.8 半導(dǎo)體存儲(chǔ)器的組成與控制半導(dǎo)體存儲(chǔ)器的組成與控制4.9 多體交叉存儲(chǔ)器多體交叉存儲(chǔ)器4第4章 主存儲(chǔ)器處于全機(jī)中心地位 當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)均存放在存儲(chǔ)器中. DMA技術(shù)和輸入/輸出通道技術(shù),在存儲(chǔ)器與輸入/輸出系統(tǒng)之間直接傳送數(shù)據(jù) 共享存儲(chǔ)器的多處理機(jī),利用存儲(chǔ)器存放共享數(shù)據(jù),并實(shí)現(xiàn)處理機(jī)之間的通信存儲(chǔ)

3、器：存放計(jì)算機(jī)程序和數(shù)據(jù)的設(shè)備存儲(chǔ)器：存放計(jì)算機(jī)程序和數(shù)據(jù)的設(shè)備存儲(chǔ)系統(tǒng)：包括存儲(chǔ)器以及管理存儲(chǔ)器的存儲(chǔ)系統(tǒng)：包括存儲(chǔ)器以及管理存儲(chǔ)器的軟硬件和相應(yīng)的設(shè)備軟硬件和相應(yīng)的設(shè)備. 中心地位原因：中心地位原因：5第4章 主存儲(chǔ)器處于全機(jī)中心地位CPU 寄存器組寄存器組 片內(nèi)片內(nèi)Cache 片外片外內(nèi)部存儲(chǔ)器內(nèi)部存儲(chǔ)器（DRAM SRAM）輔助存儲(chǔ)器輔助存儲(chǔ)器（軟盤(pán)（軟盤(pán) 硬盤(pán)硬盤(pán) 光盤(pán)）光盤(pán)）CPU芯片中芯片中主機(jī)系統(tǒng)中主機(jī)系統(tǒng)中外部設(shè)備外部設(shè)備圖圖0 0 存儲(chǔ)器的層次化總體結(jié)構(gòu)存儲(chǔ)器的層次化總體結(jié)構(gòu)6第4章 主存儲(chǔ)器處于全機(jī)中心地位用途：存儲(chǔ)器系統(tǒng)是計(jì)算機(jī)中用于存儲(chǔ)程序和數(shù)據(jù)用途：存儲(chǔ)器系統(tǒng)是計(jì)算

4、機(jī)中用于存儲(chǔ)程序和數(shù)據(jù) 的部件。的部件。對(duì)其要求是：對(duì)其要求是： 盡可能快的讀寫(xiě)盡可能快的讀寫(xiě)速度速度 盡可能大的存儲(chǔ)盡可能大的存儲(chǔ)容量容量 盡可能低的盡可能低的成本成本費(fèi)用費(fèi)用v 怎樣才能同時(shí)實(shí)現(xiàn)這些要求呢？怎樣才能同時(shí)實(shí)現(xiàn)這些要求呢？ 用多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)把要用的程序和數(shù)據(jù),按其使用的急迫和頻繁程度,分塊調(diào)入存儲(chǔ)容量不同、運(yùn)行速度不同的存儲(chǔ)器中,并由硬軟件來(lái)統(tǒng)一管理與調(diào)度。7第4章 主存儲(chǔ)器處于全機(jī)中心地位層次之間應(yīng)滿(mǎn)足的原則層次之間應(yīng)滿(mǎn)足的原則 ： 處在不同層次存儲(chǔ)器中的同一個(gè)信息應(yīng)保持相處在不同層次存儲(chǔ)器中的同一個(gè)信息應(yīng)保持相同的值，是保證正確地使用數(shù)據(jù)的最基本的要同的值，是保證正確

5、地使用數(shù)據(jù)的最基本的要求之一，必須滿(mǎn)足求之一，必須滿(mǎn)足: : ： 存儲(chǔ)在內(nèi)層（靠近存儲(chǔ)在內(nèi)層（靠近CPUCPU）的信息一定被包含在其）的信息一定被包含在其外層的存儲(chǔ)介質(zhì)中，反之則不成立。即內(nèi)層存外層的存儲(chǔ)介質(zhì)中，反之則不成立。即內(nèi)層存儲(chǔ)器中的全部信息，都是其相鄰?fù)鈱哟鎯?chǔ)器中儲(chǔ)器中的全部信息，都是其相鄰?fù)鈱哟鎯?chǔ)器中一小部分信息的復(fù)制品一小部分信息的復(fù)制品。 8程序運(yùn)行的程序運(yùn)行的局部性原理局部性原理. 程序運(yùn)行時(shí)的程序運(yùn)行時(shí)的局部性原理局部性原理表現(xiàn)在：表現(xiàn)在： 在一小段在一小段時(shí)間時(shí)間內(nèi)，最近被訪(fǎng)問(wèn)過(guò)的程序和內(nèi)，最近被訪(fǎng)問(wèn)過(guò)的程序和 數(shù)據(jù)很可能再次被訪(fǎng)問(wèn)數(shù)據(jù)很可能再次被訪(fǎng)問(wèn)在在空間空間上上 這

6、些這些被訪(fǎng)問(wèn)的程序和數(shù)據(jù)被訪(fǎng)問(wèn)的程序和數(shù)據(jù) 往往集中在一小片存儲(chǔ)區(qū)往往集中在一小片存儲(chǔ)區(qū) 在訪(fǎng)問(wèn)在訪(fǎng)問(wèn)順序順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行 的可能性大的可能性大 (大約大約 5:1 ) 合理地把程序和數(shù)據(jù)分配在不同存儲(chǔ)介質(zhì)中合理地把程序和數(shù)據(jù)分配在不同存儲(chǔ)介質(zhì)中9解決方案解決方案 選用生產(chǎn)與運(yùn)行選用生產(chǎn)與運(yùn)行成本不同成本不同的、存儲(chǔ)的、存儲(chǔ)容量不容量不同同的，讀寫(xiě)的，讀寫(xiě)速度不同速度不同的多種存儲(chǔ)介質(zhì)，組成一的多種存儲(chǔ)介質(zhì)，組成一個(gè)統(tǒng)一的存儲(chǔ)器系統(tǒng)，使每種介質(zhì)都處于不同個(gè)統(tǒng)一的存儲(chǔ)器系統(tǒng)，使每種介質(zhì)都處于不同的地位，發(fā)揮不同的作用，充分發(fā)揮各自在的地位，發(fā)揮不同的作用，

7、充分發(fā)揮各自在速速度度容量容量成本成本方面的優(yōu)勢(shì)，從而達(dá)到最優(yōu)性方面的優(yōu)勢(shì)，從而達(dá)到最優(yōu)性能價(jià)格比，以滿(mǎn)足使用要求。能價(jià)格比，以滿(mǎn)足使用要求。 例如，用容量更小但速度最快的例如，用容量更小但速度最快的 SRAM芯片組芯片組成成 CACHE，容量較大速度適中的，容量較大速度適中的 DRAM芯片組成芯片組成 MAIN MEMORY，用容量特大但速度極慢的磁盤(pán)設(shè)，用容量特大但速度極慢的磁盤(pán)設(shè)備構(gòu)成備構(gòu)成 VIRTUAL MEMORY。101993年大型計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)年大型計(jì)算機(jī)的存儲(chǔ)器系統(tǒng) 存取速度存取速度 存儲(chǔ)容量存儲(chǔ)容量 存儲(chǔ)成本存儲(chǔ)成本CPU 10ns 512B 1800 (美分美分/KB

8、)緩存緩存 2040ns 128KB 72 主存主存 60100Ns 512MB 5.6虛存虛存 1020ms 60228GB 0.23后援后援 220M 512GB2TB 0.01 若能使若能使 CPU大部分時(shí)間訪(fǎng)問(wèn)高速緩存大部分時(shí)間訪(fǎng)問(wèn)高速緩存CACHE，速度最快；，速度最快； 僅在從緩存中讀不到數(shù)據(jù)時(shí)才去讀主存，速度略慢但容量更大；僅在從緩存中讀不到數(shù)據(jù)時(shí)才去讀主存，速度略慢但容量更大； 當(dāng)從主存中還讀不到時(shí)才去成批量讀虛存，速度很慢容量極大；當(dāng)從主存中還讀不到時(shí)才去成批量讀虛存，速度很慢容量極大； 這就很好地同時(shí)解決了對(duì)速度、容量、成本三個(gè)方面的需求。這就很好地同時(shí)解決了對(duì)速度、容量、

9、成本三個(gè)方面的需求。11WRITEREAD 是計(jì)算機(jī)中存儲(chǔ)正處在運(yùn)行中的程序和數(shù)據(jù)是計(jì)算機(jī)中存儲(chǔ)正處在運(yùn)行中的程序和數(shù)據(jù)(或一部分或一部分) 的部件，的部件， 通過(guò)地址通過(guò)地址 數(shù)據(jù)數(shù)據(jù) 控制控制 三類(lèi)總線(xiàn)與其它部件連通；三類(lèi)總線(xiàn)與其它部件連通； CPU MainMemoryAB K 位（給出地址）位（給出地址）DB n 位（傳送數(shù)據(jù)）位（傳送數(shù)據(jù)）READY地址總線(xiàn)地址總線(xiàn) AB 的位數(shù)決定了可尋址的最大內(nèi)存空間，的位數(shù)決定了可尋址的最大內(nèi)存空間，數(shù)據(jù)總線(xiàn)數(shù)據(jù)總線(xiàn) DB 的位數(shù)與工作頻率的乘積正比于最高數(shù)據(jù)入出量，的位數(shù)與工作頻率的乘積正比于最高數(shù)據(jù)入出量，控制總線(xiàn)控制總線(xiàn) CB 指出總線(xiàn)周

10、期的類(lèi)型和指出總線(xiàn)周期的類(lèi)型和本次入出操作完成的時(shí)刻本次入出操作完成的時(shí)刻。第4章 主存儲(chǔ)器位置12第4章 主存儲(chǔ)器分類(lèi) 按按存儲(chǔ)介質(zhì)存儲(chǔ)介質(zhì)分分 半導(dǎo)體器件：半導(dǎo)體器件：半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器(RAM、ROM，用作主存，用作主存) 磁性材料：磁性材料：磁表面存儲(chǔ)器磁表面存儲(chǔ)器(磁盤(pán)、磁帶，用作輔存磁盤(pán)、磁帶，用作輔存) 光介質(zhì)：光介質(zhì)：光盤(pán)存儲(chǔ)器（光盤(pán)存儲(chǔ)器（用作輔存用作輔存） 按按存取方式存取方式分分 隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（random access memory,RAM） 順序存取存儲(chǔ)器：順序存取存儲(chǔ)器： 相聯(lián)存儲(chǔ)器相聯(lián)存儲(chǔ)器13第4章 主存儲(chǔ)器分類(lèi) 按按讀寫(xiě)性質(zhì)讀寫(xiě)性質(zhì)分分

11、1. 讀寫(xiě)存儲(chǔ)器（讀寫(xiě)存儲(chǔ)器（random access memory,RAM） 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）；動(dòng)態(tài)隨機(jī)存儲(chǔ)器（）；動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）由于它們存儲(chǔ)的內(nèi)容斷電則消失故稱(chēng)為由于它們存儲(chǔ)的內(nèi)容斷電則消失故稱(chēng)為易失性存儲(chǔ)器易失性存儲(chǔ)器2.只讀存儲(chǔ)器（只讀存儲(chǔ)器（read-only memory,ROM）掩膜型掩膜型ROM可編程的可編程的ROM (programmable ROM, PROM)可擦寫(xiě)的可擦寫(xiě)的PROM(erasable PROM，EPROM)電可擦寫(xiě)的電可擦寫(xiě)的PROM (electrically EPROM, EEPROM)由于其內(nèi)容斷電也不消失故

12、稱(chēng)為由于其內(nèi)容斷電也不消失故稱(chēng)為非易失性存儲(chǔ)器非易失性存儲(chǔ)器14速度速度n存儲(chǔ)周期存儲(chǔ)周期(memory cycle time)：連續(xù)啟動(dòng)兩：連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間.u通常通常存儲(chǔ)周期存儲(chǔ)周期略大于略大于存取時(shí)間存取時(shí)間（）主要技術(shù)指標(biāo)有主要技術(shù)指標(biāo)有:主存主存容量容量,存儲(chǔ)器存儲(chǔ)時(shí)間和存儲(chǔ)周期存儲(chǔ)器存儲(chǔ)時(shí)間和存儲(chǔ)周期.n存儲(chǔ)容量存儲(chǔ)容量(memory capacity)：存放信息的總數(shù)，通常：存放信息的總數(shù)，通常以字以字(word,字尋址字尋址)或字節(jié)或字節(jié) (Byte,字節(jié)尋址字節(jié)尋址)為單位表示存為單位表示存儲(chǔ)單元的總數(shù)儲(chǔ)單元的

13、總數(shù). “字字可尋址可尋址” “字節(jié)字節(jié)可尋址可尋址” 微機(jī)中都以字節(jié)尋址微機(jī)中都以字節(jié)尋址,常用單位為常用單位為KB、MB、GB、TB。n存儲(chǔ)器存取時(shí)間存儲(chǔ)器存取時(shí)間(memory access time)：?jiǎn)?dòng)：?jiǎn)?dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。第4章 主存儲(chǔ)器的主要技術(shù)指標(biāo)15第4章 主存儲(chǔ)器的主要技術(shù)指標(biāo)16訪(fǎng)問(wèn)速度越來(lái)越快訪(fǎng)問(wèn)速度越來(lái)越快存儲(chǔ)容量越來(lái)越大，每位的價(jià)格越來(lái)越便宜存儲(chǔ)容量越來(lái)越大，每位的價(jià)格越來(lái)越便宜第4章 主存儲(chǔ)器的主要技術(shù)指標(biāo)17存儲(chǔ)器層次通用寄存器Cache主存儲(chǔ)器磁盤(pán)存儲(chǔ)器脫機(jī)存儲(chǔ)器存儲(chǔ)周期10ns1060ns60

14、300ns1030ms220min存儲(chǔ)容量Dout 地址對(duì)片選的建立時(shí)間 tSUAdrCS圖4.5 存儲(chǔ)器芯片讀數(shù)時(shí)間36第4章 靜態(tài)存儲(chǔ)器的主要技術(shù)參數(shù) 地址對(duì)寫(xiě)允許WE的建立時(shí)間 tsuAdr 地址對(duì)寫(xiě)允許WE的保持時(shí)間 thAdr 片選對(duì)寫(xiě)控制的建立時(shí)間 tsucs 片選對(duì)寫(xiě)控制的保持時(shí)間 thcs 輸入數(shù)據(jù)對(duì)寫(xiě)允許的建立時(shí)間 tsuDIN 數(shù)據(jù)對(duì)寫(xiě)允許的保持時(shí)間 thDIN 最小寫(xiě)允許寬度 tWWE37第4章 靜態(tài)存儲(chǔ)器的主要技術(shù)參數(shù)圖4.6 描述寫(xiě)周期的開(kāi)關(guān)參數(shù)38第4章 動(dòng)態(tài)存儲(chǔ)器(DRAM)n 三管存儲(chǔ)單元圖4.7 三管存儲(chǔ)單元電路圖39第4章 動(dòng)態(tài)存儲(chǔ)器(DRAM) 1.存儲(chǔ)單

15、元和存儲(chǔ)器原理存儲(chǔ)單元和存儲(chǔ)器原理（1）三管三管存儲(chǔ)單元存儲(chǔ)單元讀出：讀出：讀出數(shù)據(jù)線(xiàn)高電位。讀出讀出數(shù)據(jù)線(xiàn)高電位。讀出選擇線(xiàn)高電位，選擇線(xiàn)高電位，T3導(dǎo)通。導(dǎo)通。若：若：C存有電荷，存有電荷，T2導(dǎo)通導(dǎo)通，讀出數(shù)據(jù)線(xiàn)通過(guò)，讀出數(shù)據(jù)線(xiàn)通過(guò)T3,T2接接地，地，讀出電壓為低電平。讀出電壓為低電平。若若C無(wú)電荷，則無(wú)電荷，則T2截止，截止，讀出數(shù)據(jù)線(xiàn)無(wú)變化讀出數(shù)據(jù)線(xiàn)無(wú)變化40第4章 動(dòng)態(tài)存儲(chǔ)器(DRAM) 1.存儲(chǔ)單元和存儲(chǔ)器原理存儲(chǔ)單元和存儲(chǔ)器原理（1）三管三管存儲(chǔ)單元存儲(chǔ)單元寫(xiě)入：寫(xiě)入：寫(xiě)入數(shù)據(jù)線(xiàn)加寫(xiě)入信寫(xiě)入數(shù)據(jù)線(xiàn)加寫(xiě)入信號(hào)。寫(xiě)入選擇線(xiàn)加高號(hào)。寫(xiě)入選擇線(xiàn)加高電位，電位，T1導(dǎo)通，導(dǎo)通，C隨隨寫(xiě)

16、入信號(hào)而充電或放寫(xiě)入信號(hào)而充電或放電。電。若若T1截止，截止，C的電壓的電壓保持不變。保持不變。41第4章 動(dòng)態(tài)存儲(chǔ)器(DRAM)n 單管存儲(chǔ)單元(4K位) 寫(xiě)入: 字線(xiàn)為高電平,T導(dǎo)通, 寫(xiě)1: 數(shù)據(jù)線(xiàn)為低電平,VDD通過(guò)T對(duì)Cs充電 寫(xiě)0: 數(shù)據(jù)線(xiàn)為高電平,Cs通過(guò)T放電 讀出:數(shù)據(jù)線(xiàn)預(yù)充電至高電平; 當(dāng)字線(xiàn)出現(xiàn)高電平后,T導(dǎo)通,若原來(lái)Cs充有電荷,則Cs放電,使數(shù)據(jù)線(xiàn)電位下降,經(jīng)放大后,讀出為1; 若原來(lái)Cs上無(wú)電荷,則數(shù)據(jù)線(xiàn)無(wú)電位變化,放大器無(wú)輸出,讀出為0. 讀出后,若原來(lái)Cs充有電荷也被放掉了,和沒(méi)有充電一樣,因此讀出是破壞性破壞性的,故讀出后要立即對(duì)單元進(jìn)行“重重寫(xiě)寫(xiě)”,以恢復(fù)原

17、信息n 三管存儲(chǔ)單元(1K位)42第4章 動(dòng)態(tài)存儲(chǔ)器(DRAM) 1.存儲(chǔ)單元和存儲(chǔ)器原理存儲(chǔ)單元和存儲(chǔ)器原理（2）單管存儲(chǔ)單元寫(xiě)入：寫(xiě)入：字線(xiàn)為字線(xiàn)為高電平高電平,T導(dǎo)通。若數(shù)據(jù)線(xiàn)為低（導(dǎo)通。若數(shù)據(jù)線(xiàn)為低（寫(xiě)寫(xiě)1）且）且Cs上無(wú)電荷，則上無(wú)電荷，則Vdd通過(guò)通過(guò)T對(duì)對(duì)Cs充電。充電。若數(shù)據(jù)線(xiàn)為高（寫(xiě)若數(shù)據(jù)線(xiàn)為高（寫(xiě)0）且）且Cs上有電荷，則上有電荷，則Cs 通過(guò)通過(guò)T放電。放電。若寫(xiě)入數(shù)據(jù)與原存數(shù)據(jù)若寫(xiě)入數(shù)據(jù)與原存數(shù)據(jù)相同，則相同，則Cs 上電荷保持上電荷保持不變。不變。43第4章 動(dòng)態(tài)存儲(chǔ)器(DRAM) 1.存儲(chǔ)單元和存儲(chǔ)器原理存儲(chǔ)單元和存儲(chǔ)器原理（2）單管存儲(chǔ)單元讀出：數(shù)據(jù)線(xiàn)預(yù)充電讀出：

18、數(shù)據(jù)線(xiàn)預(yù)充電為為高高電平電平,當(dāng)字線(xiàn)來(lái)高電平，當(dāng)字線(xiàn)來(lái)高電平，T導(dǎo)通。若導(dǎo)通。若Cs上有電荷，則上有電荷，則通過(guò)通過(guò)T放電，使數(shù)據(jù)線(xiàn)電放電，使數(shù)據(jù)線(xiàn)電位下降。位下降。若若Cs上無(wú)電荷，數(shù)據(jù)線(xiàn)無(wú)上無(wú)電荷，數(shù)據(jù)線(xiàn)無(wú)電位變化。電位變化。在數(shù)據(jù)線(xiàn)上接一個(gè)讀出放在數(shù)據(jù)線(xiàn)上接一個(gè)讀出放大器可檢測(cè)出大器可檢測(cè)出Cs上電荷的上電荷的變化情況。判定存變化情況。判定存“0”還還是是“1”。44第4章 動(dòng)態(tài)存儲(chǔ)器(DRAM)n繼繼4K位動(dòng)態(tài)存儲(chǔ)器之后，又出現(xiàn)了位動(dòng)態(tài)存儲(chǔ)器之后，又出現(xiàn)了16K位、位、64K位、和位、和4M位的存儲(chǔ)器。采用單管電路。位的存儲(chǔ)器。采用單管電路。優(yōu)點(diǎn)：線(xiàn)路簡(jiǎn)單，面積小，速度快。優(yōu)點(diǎn)：線(xiàn)路簡(jiǎn)

19、單，面積小，速度快。缺點(diǎn)：讀出是破壞性的。缺點(diǎn)：讀出是破壞性的。 讀出后要對(duì)單元進(jìn)行讀出后要對(duì)單元進(jìn)行“重寫(xiě)重寫(xiě)”以恢復(fù)原信息以恢復(fù)原信息。 需要高靈敏度的讀出放大器。需要高靈敏度的讀出放大器。下面以16K1位動(dòng)態(tài)存儲(chǔ)器為例介紹其原理。45第4章 16K1動(dòng)態(tài)存儲(chǔ)器框圖46第4章 16K1動(dòng)態(tài)存儲(chǔ)器框圖說(shuō)明 16K=214 地址碼為14位,地址碼分兩批(每批7位)送至存儲(chǔ)器.先送行地址,后送列地址. 16K位存儲(chǔ)單元矩陣由兩個(gè)64128陣列組成.讀出信號(hào)保留在讀出放大器中. 讀出時(shí),讀出放大器又使相應(yīng)的存儲(chǔ)單元的存儲(chǔ)信息自動(dòng)恢復(fù)(重寫(xiě)重寫(xiě)),所以讀出放大器讀出放大器還用作再生放大器再生放大器.

20、 再生: 通過(guò)電容的充電來(lái)保存信息,但漏電阻的存在,其電荷會(huì)逐漸漏掉,從而使存儲(chǔ)的信息丟失.因此,必須在電荷漏掉以前就進(jìn)行充電,這充電過(guò)程稱(chēng)為. 讀出過(guò)程就能使信息得以恢復(fù),由于每列都有讀出放大器,因此只要依次改變行地址,輪流對(duì)存儲(chǔ)矩陣的每一行的所有單元同時(shí)進(jìn)行讀出,當(dāng)把所有行全部讀出一遍,就完成了再生47第4章 動(dòng)態(tài)存儲(chǔ)器(DRAM)（2）再生）再生再生（刷新）：為保證再生（刷新）：為保證DRAM存儲(chǔ)信息不遭破壞存儲(chǔ)信息不遭破壞，必須在電荷漏掉以前，進(jìn)行充電，以恢復(fù)原來(lái)，必須在電荷漏掉以前，進(jìn)行充電，以恢復(fù)原來(lái)的電荷，這一充電過(guò)程稱(chēng)為的電荷，這一充電過(guò)程稱(chēng)為再生再生或或刷新刷新。DRAM的刷

21、新一般應(yīng)在的刷新一般應(yīng)在2ms的時(shí)間內(nèi)進(jìn)行一次的時(shí)間內(nèi)進(jìn)行一次SRAM是以雙穩(wěn)態(tài)電路為存儲(chǔ)單元的，因是以雙穩(wěn)態(tài)電路為存儲(chǔ)單元的，因此不需刷新。此不需刷新。48n概念區(qū)別：概念區(qū)別：隨機(jī)的，某個(gè)存儲(chǔ)單元只有在破壞性讀出之后：隨機(jī)的，某個(gè)存儲(chǔ)單元只有在破壞性讀出之后才需要重寫(xiě)；才需要重寫(xiě)；：定時(shí)的，即使許多記憶單元長(zhǎng)期未被訪(fǎng)問(wèn)，若不及時(shí)補(bǔ)：定時(shí)的，即使許多記憶單元長(zhǎng)期未被訪(fǎng)問(wèn)，若不及時(shí)補(bǔ)充電荷的話(huà)，信息也會(huì)丟失。充電荷的話(huà)，信息也會(huì)丟失。 重寫(xiě)是按存儲(chǔ)單元進(jìn)行的，破壞重寫(xiě)是按存儲(chǔ)單元進(jìn)行的，破壞性地讀出了哪個(gè)單元就只對(duì)這個(gè)單元重寫(xiě)，而不需要涉及其他性地讀出了哪個(gè)單元就只對(duì)這個(gè)單元重寫(xiě)，而不需要涉及

22、其他的存儲(chǔ)單元；而刷新則不論某個(gè)單元是否被讀出均需要進(jìn)行，的存儲(chǔ)單元；而刷新則不論某個(gè)單元是否被讀出均需要進(jìn)行，所以是以存儲(chǔ)體矩陣中的一行為單位進(jìn)行的。所以是以存儲(chǔ)體矩陣中的一行為單位進(jìn)行的。第4章 動(dòng)態(tài)存儲(chǔ)器(DRAM)49第4章 動(dòng)態(tài)存儲(chǔ)器的工作方式 圖4.10 動(dòng)態(tài)存儲(chǔ)器RAS、CAS與Adr的相互關(guān)系50第4章 動(dòng)態(tài)存儲(chǔ)器的工作方式 讀工作方式讀工作方式(WE=1)圖4.11 動(dòng)態(tài)存儲(chǔ)器讀工作方式時(shí)序圖51第4章 動(dòng)態(tài)存儲(chǔ)器的工作方式 寫(xiě)工作方式寫(xiě)工作方式(WE=0)圖4.12 動(dòng)態(tài)存儲(chǔ)器寫(xiě)工作方式時(shí)序圖 52第4章 動(dòng)態(tài)存儲(chǔ)器的工作方式 讀讀-改寫(xiě)工作方式改寫(xiě)工作方式 圖4.13 動(dòng)

23、態(tài)存儲(chǔ)器讀-改寫(xiě)工作方式的時(shí)序圖 53第4章 動(dòng)態(tài)存儲(chǔ)器的工作方式 頁(yè)面工作方式頁(yè)面工作方式圖4.14 動(dòng)態(tài)存儲(chǔ)器頁(yè)面讀方式時(shí)序圖u頁(yè)面工作方式是地址分批輸入的動(dòng)態(tài)存儲(chǔ)器特有的工作方式。 速度快 功耗小54 讀工作方式 寫(xiě)工作方式 讀-改寫(xiě)工作方式 在一個(gè)RAS周期內(nèi)，先讀出某一單元內(nèi)容，然后再把新數(shù)據(jù)改寫(xiě)進(jìn)該單元。 頁(yè)面工作方式 保持RAS為低，改變列地址，實(shí)現(xiàn)對(duì)某一行的讀寫(xiě) 減少兩次輸入地址帶來(lái)的訪(fǎng)問(wèn)延遲,訪(fǎng)問(wèn)速度提高2到3倍 再生（刷新）工作方式n DRAM與SRAM的比較 DRAM每片容量大，引腳少; 價(jià)格低; 功率低; 但速度低，須再生第4章 動(dòng)態(tài)存儲(chǔ)器的工作方式 55第4章 靜態(tài)和

24、動(dòng)態(tài)存儲(chǔ)器芯片特性 SRAM DRAM存儲(chǔ)信息存儲(chǔ)信息 觸發(fā)器觸發(fā)器 電容電容 破壞性讀出破壞性讀出 非非 是是需要刷新需要刷新 不要不要 需要需要 送行列地址送行列地址 同時(shí)送同時(shí)送 分兩次送分兩次送運(yùn)行速度運(yùn)行速度 快快 慢慢集成度集成度 低低 高高發(fā)熱量發(fā)熱量 大大 小小存儲(chǔ)成本存儲(chǔ)成本 高高 低低適用場(chǎng)合適用場(chǎng)合 Cache Cache 內(nèi)存內(nèi)存56第4章 非易失性半導(dǎo)體存儲(chǔ)器 只讀存儲(chǔ)器(ROM) 掩膜式ROM，由芯片制造商在制造時(shí)寫(xiě)入內(nèi)容 可編程序的只讀存儲(chǔ)器(PROM) 有熔絲式PROM，剛出廠(chǎng)的產(chǎn)品熔絲是全部接通的，使用前，用戶(hù)根據(jù)需要斷開(kāi)某些單元的熔絲(寫(xiě)入) 可擦除可編程序

25、的只讀存儲(chǔ)器(EPROM) 產(chǎn)品出廠(chǎng)時(shí),所有存儲(chǔ)單元都不導(dǎo)通,當(dāng)浮置柵注入電子后,存儲(chǔ)單元將通導(dǎo);當(dāng)芯片用紫外線(xiàn)照射后,浮置柵上的電子將逸散,即整體擦除 可用電擦除的可編程序的只讀存儲(chǔ)器(E2PROM) 編程原理和EPROM同,但讀寫(xiě)操作可按每個(gè)位或每字節(jié)進(jìn)行(類(lèi)似于SRAM),但每字節(jié)的寫(xiě)入周期要幾毫秒,壽命為10萬(wàn)次. 快閃存儲(chǔ)器(Flash Memory) 用電擦除,但只能整體擦除或分區(qū)擦除57第4章 非易失性半導(dǎo)體存儲(chǔ)器 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM) 掩模式掩模式ROM由芯片制造商在制造時(shí)由芯片制造商在制造時(shí)寫(xiě)入內(nèi)容，只能讀不能在寫(xiě)入。寫(xiě)入內(nèi)容，只能讀不能在寫(xiě)入。2. 可編程序的只讀

26、存儲(chǔ)器可編程序的只讀存儲(chǔ)器(PROM) PROM可由用戶(hù)根據(jù)需要寫(xiě)入內(nèi)容，?？捎捎脩?hù)根據(jù)需要寫(xiě)入內(nèi)容，常見(jiàn)的熔絲式見(jiàn)的熔絲式PROM是以熔絲的接通和斷是以熔絲的接通和斷開(kāi)來(lái)表示所存信息開(kāi)來(lái)表示所存信息“0”和和“1”的的 用戶(hù)用戶(hù)根據(jù)需要斷開(kāi)某些單元的熔絲（寫(xiě)入）根據(jù)需要斷開(kāi)某些單元的熔絲（寫(xiě)入）。 斷開(kāi)后不能再接通，因此是一次性寫(xiě)入斷開(kāi)后不能再接通，因此是一次性寫(xiě)入的存儲(chǔ)器。的存儲(chǔ)器。58 3.可擦除可編程序的只讀存儲(chǔ)器可擦除可編程序的只讀存儲(chǔ)器（EPROM） 為了能多次修改 ROM中的內(nèi)容，產(chǎn)生了 EPROM。其基本存儲(chǔ)單元由一個(gè)管子組成，但與其他電路相比管于內(nèi)多增加了一個(gè)浮置柵。圖4.1

27、5 EPROM存儲(chǔ)單元和編程電壓59第4章 非易失性半導(dǎo)體存儲(chǔ)器 4.可電擦可編程序只讀存儲(chǔ)器可電擦可編程序只讀存儲(chǔ)器（EEPROM） EEPROM的編程序原理與EPROM相同，但擦除原理完全不同，重復(fù)改寫(xiě)的次數(shù)有限制（因氧化層被磨損），一般為10萬(wàn)次。其讀寫(xiě)操作可按每個(gè)位或每個(gè)字節(jié)進(jìn)行，類(lèi)似于SRAM，但每字節(jié)的寫(xiě)入周期要幾毫秒，比SRAM長(zhǎng)得多。60 5.快擦除讀寫(xiě)存儲(chǔ)器快擦除讀寫(xiě)存儲(chǔ)器（Flash Memory） Flash Memory是在 EPROM與 EEPROM基礎(chǔ)上發(fā)展起來(lái)的。第4章 非易失性半導(dǎo)體存儲(chǔ)器圖4.16 Flash Memory存儲(chǔ)單元和擦除電壓 61第4章 半導(dǎo)體

28、存儲(chǔ)器的類(lèi)型存儲(chǔ)器類(lèi)型存儲(chǔ)器類(lèi)型種類(lèi)種類(lèi)可擦除性可擦除性寫(xiě)機(jī)制寫(xiě)機(jī)制易散失性易散失性RAM讀-寫(xiě)存儲(chǔ)器電，字節(jié)級(jí)電信號(hào)易散失ROM只讀存儲(chǔ)器不能掩膜位寫(xiě)非散失PROM只讀存儲(chǔ)器不能電信號(hào)非散失EPROM寫(xiě)一次讀多次紫外線(xiàn)芯片級(jí)電信號(hào)非散失EEPROM寫(xiě)多次讀多次電，字節(jié)級(jí)電信號(hào)非散失Flash寫(xiě)多次讀多次電，塊級(jí)電信號(hào)非散失62第4章 存儲(chǔ)器的主要應(yīng)用存儲(chǔ)器應(yīng)用SRAM cache(高速緩沖存儲(chǔ)器)DRAM 計(jì)算機(jī)主存儲(chǔ)器ROM 固定程序,微程序控制存儲(chǔ)器PROM 用戶(hù)自編程序,用于工業(yè)控制機(jī)或電器中EPROM 用戶(hù)編寫(xiě)并可修改程序 或產(chǎn)品試制階段試編程序EEPROM IC卡上存儲(chǔ)信息Flas

29、h Memory 固態(tài)盤(pán),IC卡63第4章 DRAM的研制與發(fā)展 近年來(lái)，開(kāi)展了基于DRAM結(jié)構(gòu)的研究與發(fā)展工作，現(xiàn)簡(jiǎn)單介紹目前使用的類(lèi)型于下； 1. 增強(qiáng)型 DRAM (EDRAM) 增強(qiáng)型DRAM(EDRAM)改進(jìn)了CMOS制造工藝，使晶體管開(kāi)關(guān)加速，其結(jié)果使EDRAM的存取時(shí)間和周期時(shí)間比DRAM減少一半，而且在EDRAM芯片中還集成了小容量的SRAMcache. 2. cache DRAM (CDRAM)其原理與EDRAM相似，其主要差別是SRAMcache的容量較大，且與真正的cache 原理相同。64 3. EDO DRAM 擴(kuò)充數(shù)據(jù)輸出（extended data out簡(jiǎn)稱(chēng)ED

30、O），它在完成當(dāng)前內(nèi)存周期前即可開(kāi)始下一內(nèi)存周期的操作,因此能提高數(shù)據(jù)帶寬或傳輸率。 第4章 DRAM的研制與發(fā)展65 4.同步DRAM（SDRAM） 具有新結(jié)構(gòu)和新接口的SDRAM已被廣泛應(yīng)用于計(jì)算機(jī)系統(tǒng)中、它的讀寫(xiě)周期（10n15ns）比EDO DRAM（20ns30ns）快，取代了EDO DRAM。 典型的DRAM是異步工作的，處理器送地址和控制信號(hào)到存儲(chǔ)器后，等待存儲(chǔ)器進(jìn)行內(nèi)部操作（選擇行線(xiàn)和列線(xiàn)讀出信號(hào)放大并送輸出緩沖器等），因而影響了系統(tǒng)性能。而SDRAM與處理器之間的數(shù)據(jù)傳送是同步的，在系統(tǒng)時(shí)鐘控制下，處理器送地址和控制命令到SDRAM后，在經(jīng)過(guò)一定數(shù)量（其值是已知的）的時(shí)鐘周期

31、后，SDRAM完成讀或?qū)懙膬?nèi)部操作、在此期間，處理器可以去進(jìn)行其他工作，而不必等待之。66同步動(dòng)態(tài)RAMSDRAM采用成組傳送方式,除了傳送第一個(gè)數(shù)據(jù)需要地址建立時(shí)間和行線(xiàn)充電時(shí)間以外,在以后順序讀出數(shù)據(jù)時(shí),均可省去上述時(shí)間.SDRAM內(nèi)有方式寄存器和控制邏輯,允許設(shè)置成組傳送數(shù)據(jù)長(zhǎng)度允許設(shè)定SDRAM接收命令到傳送數(shù)據(jù)的等待時(shí)間即它有一個(gè)256字節(jié)的EEPROM,其中存放內(nèi)存的速度,容量,電壓與行,列地址帶寬SDRAM有兩個(gè)存儲(chǔ)體提供了并行操作的機(jī)會(huì).67 5.Rambus DRAM(RDRAM) 該芯片采取垂直封裝，所有引出針都從一邊該芯片采取垂直封裝，所有引出針都從一邊引出，使得存儲(chǔ)器的

32、裝配非常緊湊。它與引出，使得存儲(chǔ)器的裝配非常緊湊。它與CPU之間傳送數(shù)據(jù)是通過(guò)專(zhuān)用的之間傳送數(shù)據(jù)是通過(guò)專(zhuān)用的RDRAM總總線(xiàn)進(jìn)行的，而且不用通常的線(xiàn)進(jìn)行的，而且不用通常的RAS,CAS,WE和和CE信號(hào)。信號(hào)。 RambusRambus得到得到 IntelIntel公司的支持，其高公司的支持，其高檔檔的的 Pentium Pentium 處處理器采用了理器采用了 Rambus DRAMRambus DRAM結(jié)構(gòu)結(jié)構(gòu)。 686.集成隨機(jī)存儲(chǔ)器（IRAM） 將整個(gè)DRAM系統(tǒng)集成在一個(gè)芯片內(nèi)，包括存儲(chǔ)單元陣列、刷新邏輯、裁決邏輯、地址分時(shí)、控制邏輯及時(shí)序等、片內(nèi)還附加有測(cè)試電路。 習(xí)慣上所說(shuō)的RA

33、M條,包括存儲(chǔ)單元陣列,刷新邏輯,裁決邏輯,地址分時(shí),控制邏輯及時(shí)序. 30pin SIMM 始用于80286 72pin SIMM 始用于80486 168pin DIMM 始用于Pentiun(PC66, PC100, PC133)7. ASIC RAM 根據(jù)用戶(hù)需求而設(shè)計(jì)的專(zhuān)用存儲(chǔ)器芯片，它以RAM為中心，并結(jié)合其他邏輯功能電路。例如，視頻存儲(chǔ)器（video memory）是顯示專(zhuān)用存儲(chǔ)器，它接收外界送來(lái)的圖像信息然后向顯示系統(tǒng)提供高速串行信息。8.DDR SDRAM雙倍速率SDRAM69第4章 半導(dǎo)體存儲(chǔ)器的組成與控制 u存儲(chǔ)芯片的引腳封裝存儲(chǔ)芯片的引腳封裝70 常用的半導(dǎo)體存儲(chǔ)器芯片

34、有多字一位片和常用的半導(dǎo)體存儲(chǔ)器芯片有多字一位片和多字多位片，（多字多位片，（4位、位、8位），如位），如16M位容量的位容量的芯片可以有芯片可以有16M1位和位和4M4位等形式。位等形式。 一個(gè)存儲(chǔ)器芯片的容量有限，因此，應(yīng)一個(gè)存儲(chǔ)器芯片的容量有限，因此，應(yīng)用中需進(jìn)行擴(kuò)展。包括用中需進(jìn)行擴(kuò)展。包括位擴(kuò)展位擴(kuò)展和和字?jǐn)U展字?jǐn)U展。第4章 半導(dǎo)體存儲(chǔ)器的組成與控制 從字長(zhǎng)方向擴(kuò)展從字長(zhǎng)方向擴(kuò)展 從字?jǐn)?shù)方向擴(kuò)展從字?jǐn)?shù)方向擴(kuò)展 從字長(zhǎng)和字?jǐn)?shù)方向擴(kuò)展從字長(zhǎng)和字?jǐn)?shù)方向擴(kuò)展71第4章 半導(dǎo)體存儲(chǔ)器的組成與控制 n位擴(kuò)展 對(duì)數(shù)據(jù)位進(jìn)行擴(kuò)展（并聯(lián)）n字?jǐn)U展 對(duì)地址空間進(jìn)行擴(kuò)展（串聯(lián)）特點(diǎn)：地址線(xiàn)、片選特點(diǎn)：地址

35、線(xiàn)、片選CS、讀寫(xiě)控制相并聯(lián)。、讀寫(xiě)控制相并聯(lián)。 數(shù)據(jù)線(xiàn)分別引出。數(shù)據(jù)線(xiàn)分別引出。72第4章 （1）位擴(kuò)展（2）字?jǐn)U展）字?jǐn)U展n字?jǐn)U展指的是：增加存儲(chǔ)器中字的數(shù)量。字?jǐn)U展指的是：增加存儲(chǔ)器中字的數(shù)量。連接方式：將各芯片的地址線(xiàn)、數(shù)據(jù)線(xiàn)、讀寫(xiě)控制連接方式：將各芯片的地址線(xiàn)、數(shù)據(jù)線(xiàn)、讀寫(xiě)控制線(xiàn)相應(yīng)并聯(lián)，由片選信號(hào)來(lái)區(qū)分各芯片的地址范圍。線(xiàn)相應(yīng)并聯(lián)，由片選信號(hào)來(lái)區(qū)分各芯片的地址范圍。例：用例：用4個(gè)個(gè)16K 8位芯片組成位芯片組成64K 8位的存儲(chǔ)器。位的存儲(chǔ)器。地址線(xiàn)地址線(xiàn) A15A14 A13A12 A11A10 A9A8 A7A6 A5A4 A3A2 A1A0 0 0 0 0 , 0 0 0

36、0, 0 0 0 0, 0 0 0 0 0000H 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFH74第4章 字?jǐn)U展 0000H 3FFFH4000H 7FFFH8000H BFFFHC000H FFFFH75 在同一時(shí)間內(nèi)在同一時(shí)間內(nèi)4個(gè)芯片中只能有一個(gè)芯片被選個(gè)芯片中只能有一個(gè)芯片被選中。中。A15A14=00，選中第一片，選中第一片，A15A14=01，選中第，選中第二片，二片，。4個(gè)芯片的地址分配如下：個(gè)芯片的地址分配如下：第一片第一片 最低地址最低地址 0000 0000 0000 0000B 0000H 最高地址最高地址 0011 111

37、1 1111 1111B 3FFFH第二片第二片 最低地址最低地址 0100 0000 0000 0000B 4000H 最高地址最高地址 0111 1111 1111 1111B 7FFFH第三片第三片 最低地址最低地址 1000 0000 0000 0000B 8000H 最高地址最高地址 1011 1111 1111 1111B BFFFH第四片第四片 最低地址最低地址 1100 0000 0000 0000B C000H 最高地址最高地址 1111 1111 1111 1111B FFFFH第4章 字?jǐn)U展 76第4章 主存儲(chǔ)器與CPU的連接n 1、根據(jù)、根據(jù)CPU芯片提供的地址線(xiàn)數(shù)目，

38、確定芯片提供的地址線(xiàn)數(shù)目，確定CPU訪(fǎng)存的地訪(fǎng)存的地址范圍，并寫(xiě)出相應(yīng)的二進(jìn)制地址碼；址范圍，并寫(xiě)出相應(yīng)的二進(jìn)制地址碼；n 2、根據(jù)地址范圍的容量，確定各種類(lèi)型存儲(chǔ)器芯片的數(shù)、根據(jù)地址范圍的容量，確定各種類(lèi)型存儲(chǔ)器芯片的數(shù)目和擴(kuò)展方法；目和擴(kuò)展方法；n 3、分配、分配CPU地址線(xiàn)。地址線(xiàn)。CPU地址線(xiàn)的低位地址線(xiàn)的低位（數(shù)量存儲(chǔ)芯（數(shù)量存儲(chǔ)芯片的地址線(xiàn)數(shù)量）直接連接片的地址線(xiàn)數(shù)量）直接連接存儲(chǔ)芯片的地址線(xiàn)存儲(chǔ)芯片的地址線(xiàn)；CPU高高位地址線(xiàn)位地址線(xiàn)皆參與形成存儲(chǔ)芯片的皆參與形成存儲(chǔ)芯片的片選信號(hào)片選信號(hào)；n 4、連接數(shù)據(jù)線(xiàn)、連接數(shù)據(jù)線(xiàn)、R/W#等其他信號(hào)線(xiàn)，等其他信號(hào)線(xiàn)，MREQ#信號(hào)一般信號(hào)

39、一般可用作地址譯碼器的使能信號(hào)?？捎米鞯刂纷g碼器的使能信號(hào)。n 需要說(shuō)明的是，主存的擴(kuò)展及與需要說(shuō)明的是，主存的擴(kuò)展及與CPU連接在做法上并不連接在做法上并不唯一，應(yīng)該具體問(wèn)題具體分析唯一，應(yīng)該具體問(wèn)題具體分析 77(3)字位擴(kuò)展字位擴(kuò)展 如果一個(gè)存儲(chǔ)容量為如果一個(gè)存儲(chǔ)容量為M N位位 所用芯片規(guī)格為所用芯片規(guī)格為L(zhǎng) K位位 那么這個(gè)存儲(chǔ)器共用那么這個(gè)存儲(chǔ)器共用 個(gè)芯片個(gè)芯片例如：要組成例如：要組成16M 8位的存儲(chǔ)器系統(tǒng)，位的存儲(chǔ)器系統(tǒng)，需多少片需多少片4M 1位的芯片？位的芯片？l 16M/4M 8/1= 32片片若有芯片規(guī)格為若有芯片規(guī)格為1M 8位位l則需則需16M/1M 8/8= 1

40、6片片第4章 字位擴(kuò)展79第4章 例題n 例：例：設(shè)設(shè)CPU有有16根地址線(xiàn)，根地址線(xiàn)，8根數(shù)據(jù)線(xiàn)，并用根數(shù)據(jù)線(xiàn)，并用MREQ#作作訪(fǎng)存控制信號(hào)（低電平有效），用訪(fǎng)存控制信號(hào)（低電平有效），用R/W#作讀作讀/寫(xiě)控制信號(hào)寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）。現(xiàn)有下列存儲(chǔ)芯片：（高電平為讀，低電平為寫(xiě)）。現(xiàn)有下列存儲(chǔ)芯片：1K*4位位SRAM；4K*8位位SRAM；8K*8位位SRAM；2K*8位位ROM；4K*8位位ROM；8K*8位位ROM；及；及3：8譯碼器和譯碼器和各種門(mén)電路。各種門(mén)電路。n 要求：要求：主存的地址空間滿(mǎn)足下述條件：最小主存的地址空間滿(mǎn)足下述條件：最小8K地址為系地址為系

41、統(tǒng)程序區(qū)（統(tǒng)程序區(qū)（ROM區(qū)），與其相鄰的區(qū)），與其相鄰的16K地址為用戶(hù)程序地址為用戶(hù)程序區(qū)（區(qū)（RAM區(qū)），最大區(qū)），最大4K地址空間為系統(tǒng)程序區(qū)（地址空間為系統(tǒng)程序區(qū)（RAM區(qū)）。區(qū)）。n 請(qǐng)畫(huà)出存儲(chǔ)芯片的片選邏輯，存儲(chǔ)芯片的種類(lèi)、片數(shù)請(qǐng)畫(huà)出存儲(chǔ)芯片的片選邏輯，存儲(chǔ)芯片的種類(lèi)、片數(shù)n 畫(huà)出畫(huà)出CPU與存儲(chǔ)器的連接圖。與存儲(chǔ)器的連接圖。80第4章 例題：首先根據(jù)題目的地址范圍寫(xiě)出相應(yīng)的二進(jìn)制地址碼。首先根據(jù)題目的地址范圍寫(xiě)出相應(yīng)的二進(jìn)制地址碼。81第4章 例題第二步：選擇芯片第二步：選擇芯片 最小最小8K系統(tǒng)程序區(qū)系統(tǒng)程序區(qū)8K*8位位ROM，1片片 16K用戶(hù)程序區(qū)用戶(hù)程序區(qū)8K*8位位

42、SRAM， 2片；片； 4K系統(tǒng)程序工作區(qū)系統(tǒng)程序工作區(qū)4K*8位位SRAM， 1片。片。第三步，分配第三步，分配CPU地址線(xiàn)。地址線(xiàn)。 CPU的低的低13位地址線(xiàn)位地址線(xiàn)A12A0與與1片片8K*8位位ROM和兩片和兩片8K*8位位SRAM芯片提供的地址線(xiàn)相連；芯片提供的地址線(xiàn)相連；將將CPU的低的低12位地址線(xiàn)位地址線(xiàn)A11A0與與1片片4K*8位位SRAM芯片提供的地址線(xiàn)相連。芯片提供的地址線(xiàn)相連。第四步，譯碼產(chǎn)生片選信號(hào)。第四步，譯碼產(chǎn)生片選信號(hào)。82第4章 例題83 CPU要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪(fǎng)問(wèn)，首先要選要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪(fǎng)問(wèn)，首先要選擇存儲(chǔ)芯片，即進(jìn)行片選；然后再?gòu)倪x中的芯擇存儲(chǔ)芯

43、片，即進(jìn)行片選；然后再?gòu)倪x中的芯片中依地址碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行片中依地址碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行數(shù)據(jù)的存取，這稱(chēng)為字選。片內(nèi)的字選是由數(shù)據(jù)的存取，這稱(chēng)為字選。片內(nèi)的字選是由CPU送出的送出的N條低位地址線(xiàn)完成的，地址線(xiàn)直條低位地址線(xiàn)完成的，地址線(xiàn)直接接到所有存儲(chǔ)芯片的地址輸入端（接接到所有存儲(chǔ)芯片的地址輸入端（N由片內(nèi)由片內(nèi)存儲(chǔ)容量存儲(chǔ)容量2N決定）。而存儲(chǔ)芯片的片選信號(hào)則決定）。而存儲(chǔ)芯片的片選信號(hào)則大多是通過(guò)高位地址譯碼后產(chǎn)生的。大多是通過(guò)高位地址譯碼后產(chǎn)生的。 片選信號(hào)的譯碼方法又可細(xì)分為片選信號(hào)的譯碼方法又可細(xì)分為線(xiàn)選法、線(xiàn)選法、全譯碼法和部分譯碼法全譯碼法和部分譯碼法

44、。 l存儲(chǔ)芯片的地址分配和片選84 線(xiàn)選法就是用除片內(nèi)尋址外的高位地址線(xiàn)直線(xiàn)選法就是用除片內(nèi)尋址外的高位地址線(xiàn)直接（或經(jīng)反相器）分別接至各個(gè)存儲(chǔ)芯片的片選接（或經(jīng)反相器）分別接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某地址線(xiàn)信息為端，當(dāng)某地址線(xiàn)信息為“0”時(shí)，就選中與之對(duì)應(yīng)時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。請(qǐng)注意，這些片選地址線(xiàn)每次尋址的存儲(chǔ)芯片。請(qǐng)注意，這些片選地址線(xiàn)每次尋址時(shí)只能有一位有效，不允許同時(shí)有多位有效，這時(shí)只能有一位有效，不允許同時(shí)有多位有效，這樣才能保證每次只選中一個(gè)芯片（或組）。樣才能保證每次只選中一個(gè)芯片（或組）。 線(xiàn)選法的優(yōu)點(diǎn)是不需要地址譯碼器，線(xiàn)路簡(jiǎn)線(xiàn)選法的優(yōu)點(diǎn)是不需要地址譯碼器，線(xiàn)路簡(jiǎn)

45、單，選擇芯片無(wú)須外加邏輯電路，但僅適用于連單，選擇芯片無(wú)須外加邏輯電路，但僅適用于連接存儲(chǔ)芯片較少的場(chǎng)合。同時(shí)，線(xiàn)選法不能充分接存儲(chǔ)芯片較少的場(chǎng)合。同時(shí)，線(xiàn)選法不能充分利用系統(tǒng)的存儲(chǔ)器空間，且把地址空間分成了相利用系統(tǒng)的存儲(chǔ)器空間，且把地址空間分成了相互隔離的區(qū)域，給編程帶來(lái)了一定的困難?；ジ綦x的區(qū)域，給編程帶來(lái)了一定的困難。1.線(xiàn)選法85 全譯碼法將除片內(nèi)尋址外的全部高全譯碼法將除片內(nèi)尋址外的全部高位地址線(xiàn)都作為地址譯碼器的輸入，譯碼位地址線(xiàn)都作為地址譯碼器的輸入，譯碼器的輸出作為各芯片的片選信號(hào)，將它們器的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存分別接到存儲(chǔ)芯片

46、的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。儲(chǔ)芯片的選擇。 全譯碼法的優(yōu)點(diǎn)是每片（或組）芯全譯碼法的優(yōu)點(diǎn)是每片（或組）芯片的地址范圍是唯一確定的，而且是連續(xù)片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較高。儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較高。 2.全譯碼法86 所謂部分譯碼即用除片內(nèi)尋址外的高位地址的一所謂部分譯碼即用除片內(nèi)尋址外的高位地址的一部分來(lái)譯碼產(chǎn)生片選信號(hào)。如用部分來(lái)譯碼產(chǎn)生片選信號(hào)。如用4片片2K8的存儲(chǔ)芯的存儲(chǔ)芯片組成片組成8K8存儲(chǔ)器，需要存儲(chǔ)器，需要4個(gè)片選信號(hào)，因此只需個(gè)片選信號(hào)，因此只需要

47、用兩位地址線(xiàn)來(lái)譯碼產(chǎn)生。要用兩位地址線(xiàn)來(lái)譯碼產(chǎn)生。 由于尋址由于尋址8K8存儲(chǔ)器時(shí)未用到高位地址存儲(chǔ)器時(shí)未用到高位地址A19A13，所以只要，所以只要A12=A11=0，而無(wú)論，而無(wú)論A19A13取何值，取何值，均選中第一片；只要均選中第一片；只要A12=0，A11=1，而無(wú)論，而無(wú)論A19A13取何值，均選中第二片取何值，均選中第二片也就是說(shuō)，也就是說(shuō)，8K RAM中的中的任一個(gè)存儲(chǔ)單元，都對(duì)應(yīng)有任一個(gè)存儲(chǔ)單元，都對(duì)應(yīng)有2(20-13)=27個(gè)地址，這種一個(gè)地址，這種一個(gè)存儲(chǔ)單元出現(xiàn)多個(gè)地址的現(xiàn)象稱(chēng)地址重疊。個(gè)存儲(chǔ)單元出現(xiàn)多個(gè)地址的現(xiàn)象稱(chēng)地址重疊。 從地址分布來(lái)看，這從地址分布來(lái)看，這8KB

48、存儲(chǔ)器實(shí)際上占存儲(chǔ)器實(shí)際上占用了用了CPU全部的空間（全部的空間（1MB）。每片）。每片2K8的的存儲(chǔ)芯片有存儲(chǔ)芯片有(1/4) M=256K的地址重疊區(qū)。的地址重疊區(qū)。3.部分譯碼872. 存儲(chǔ)控制存儲(chǔ)控制n 在存儲(chǔ)器中，往往需要增設(shè)附加電路、這些附加電路包括地址多路轉(zhuǎn)換線(xiàn)路、地址選通、刷新邏輯，以及讀/寫(xiě)控制邏輯等。 n在大容量存儲(chǔ)器芯片中，為了減少芯片地址線(xiàn)引出端數(shù)目將地址碼分兩次送到存儲(chǔ)器芯片，因此芯片地址線(xiàn)引出端減少到地址碼的一半。 n刷新邏輯是為動(dòng)態(tài)MOS隨機(jī)存儲(chǔ)器的刷新準(zhǔn)備的、通過(guò)定時(shí)刷新、保證動(dòng)態(tài)MOS存儲(chǔ)器的信息不致丟失。88通常，在再生過(guò)程中只改變行選擇線(xiàn)地址，每通常，在再

49、生過(guò)程中只改變行選擇線(xiàn)地址，每次再生一行依次對(duì)存儲(chǔ)器的每一行進(jìn)行讀出，就次再生一行依次對(duì)存儲(chǔ)器的每一行進(jìn)行讀出，就可完成對(duì)整個(gè)可完成對(duì)整個(gè)RAM的刷新。的刷新。 從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束下一次對(duì)整個(gè)從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止，這一段時(shí)間間隔稱(chēng)作存儲(chǔ)器全部刷新一遍為止，這一段時(shí)間間隔稱(chēng)作再生周期再生周期，又叫，又叫刷新周期刷新周期，一般為，一般為2ms。動(dòng)態(tài)動(dòng)態(tài)MOS存儲(chǔ)器采用存儲(chǔ)器采用“讀出讀出”方式進(jìn)行刷新、方式進(jìn)行刷新、因?yàn)樵谧x出過(guò)程中恢復(fù)了存儲(chǔ)單元的因?yàn)樵谧x出過(guò)程中恢復(fù)了存儲(chǔ)單元的MOS柵極柵極電容電荷并保持原單元的內(nèi)容，所以讀出過(guò)程電容電荷并保持

50、原單元的內(nèi)容，所以讀出過(guò)程就是再生過(guò)程。就是再生過(guò)程。89n 刷新周期：刷新周期：從上一次刷新結(jié)束到下一次對(duì)整個(gè)從上一次刷新結(jié)束到下一次對(duì)整個(gè)DRAMDRAM全部刷全部刷新一遍為止，這一段時(shí)間間隔稱(chēng)為刷新周期。新一遍為止，這一段時(shí)間間隔稱(chēng)為刷新周期。n 刷新操作：刷新操作：即是即是按行來(lái)執(zhí)行內(nèi)部的讀操作按行來(lái)執(zhí)行內(nèi)部的讀操作。由刷新計(jì)數(shù)器。由刷新計(jì)數(shù)器產(chǎn)生行地址，選擇當(dāng)前要刷新的行，產(chǎn)生行地址，選擇當(dāng)前要刷新的行，讀即刷新讀即刷新，刷新一行，刷新一行所需時(shí)間即是一個(gè)存儲(chǔ)周期。所需時(shí)間即是一個(gè)存儲(chǔ)周期。n 刷新行數(shù)：刷新行數(shù)：?jiǎn)蝹€(gè)芯片的單個(gè)矩陣的行數(shù)。單個(gè)芯片的單個(gè)矩陣的行數(shù)。n對(duì)于內(nèi)部包含多個(gè)

51、存儲(chǔ)矩陣的對(duì)于內(nèi)部包含多個(gè)存儲(chǔ)矩陣的芯片芯片，各個(gè)矩陣的同一，各個(gè)矩陣的同一行是被同時(shí)刷新的。行是被同時(shí)刷新的。n對(duì)于對(duì)于多個(gè)芯片多個(gè)芯片連接構(gòu)成的連接構(gòu)成的DRAMDRAM，DRAMDRAM控制器將選中所控制器將選中所有芯片的同一行來(lái)進(jìn)行逐行刷新。有芯片的同一行來(lái)進(jìn)行逐行刷新。n 單元刷新間隔時(shí)間：?jiǎn)卧⑿麻g隔時(shí)間：DRAMDRAM允許的最大信息保持時(shí)間；一般允許的最大信息保持時(shí)間；一般為為2ms2ms。n 刷新方式刷新方式：集中式刷新、分散式刷新和異步式刷新。：集中式刷新、分散式刷新和異步式刷新。4.8 2.存儲(chǔ)控制90（l）集中刷新）集中刷新 集中式刷新指在一個(gè)刷新周期內(nèi)，利用一段固定的

52、時(shí)間依次對(duì)集中式刷新指在一個(gè)刷新周期內(nèi)，利用一段固定的時(shí)間依次對(duì)存儲(chǔ)器的所有行逐一再生，在此期間停止對(duì)存儲(chǔ)器的讀和寫(xiě)存儲(chǔ)器的所有行逐一再生，在此期間停止對(duì)存儲(chǔ)器的讀和寫(xiě) 。n通常有兩種刷新方式通常有兩種刷新方式例如，一個(gè)存儲(chǔ)器有1024行，系統(tǒng)工作周期為200ns。RAM刷新周期為2ms。這樣，在每個(gè)刷新周期內(nèi)共有 10 000個(gè)工作周期，其中用于再生的為 1024個(gè)工作周期，用于讀和寫(xiě)的為 8 976個(gè)工作周期。即(2ms/200ns)-1024=8976。p 集中刷新的缺點(diǎn)缺點(diǎn)是在集中刷新期間不能訪(fǎng)問(wèn)存儲(chǔ)器，這一段時(shí)間稱(chēng)為“死區(qū)”，而且存儲(chǔ)容量越大，死區(qū)就越長(zhǎng)。91集中刷新集中刷新分析分析

53、 在一個(gè)刷新間隔內(nèi)，利用一段固定的時(shí)間依次對(duì)存儲(chǔ)器的所有行逐一再生，在此期間停止對(duì)存儲(chǔ)器的讀和寫(xiě) 。 對(duì)具有1024個(gè)記憶單元（排列成32*32的存儲(chǔ)矩陣）的存儲(chǔ)芯片進(jìn)行刷新，刷新是按行進(jìn)行的，且每刷新一行占用一個(gè)存取周期，所 以共需32個(gè)周期以完成全部記憶單元的刷新。 假設(shè)存取周期為500ns（0.5s）,則在2ms內(nèi)共可以安排4000個(gè)存取周期，從03967個(gè)周期內(nèi)進(jìn)行讀寫(xiě)操作或保持，而從38683999最后32個(gè)周期內(nèi)集中安排刷新操作，如圖所示。 刷新間隔（刷新間隔（2 ms）讀寫(xiě)操作讀寫(xiě)操作刷新刷新013967396839993968個(gè)周期（個(gè)周期（1984 s）32個(gè)周期（個(gè)周期（1

54、6 s）92（2）分布式刷新）分布式刷新(分散刷新分散刷新)n在在2ms時(shí)間內(nèi)時(shí)間內(nèi)分散地分散地將將1024行刷新一遍。行刷新一遍。n具體做法是：將刷新周期除以行數(shù)，得到兩具體做法是：將刷新周期除以行數(shù)，得到兩次刷新操作之間的時(shí)間間隔次刷新操作之間的時(shí)間間隔t,利用邏輯電路每隔利用邏輯電路每隔時(shí)間時(shí)間t產(chǎn)生一次刷新請(qǐng)求。產(chǎn)生一次刷新請(qǐng)求。n動(dòng)態(tài)動(dòng)態(tài)MOS存儲(chǔ)器的刷新需要有硬件電路的支存儲(chǔ)器的刷新需要有硬件電路的支持包括持包括刷新計(jì)數(shù)器刷新計(jì)數(shù)器、刷新訪(fǎng)存裁決刷新訪(fǎng)存裁決，刷新控制刷新控制邏輯邏輯等。這些線(xiàn)路可以集中在等。這些線(xiàn)路可以集中在RAM存儲(chǔ)控制存儲(chǔ)控制器芯片中。器芯片中。93分散刷新分

55、散刷新分析分析 將刷新操作分散到每個(gè)存取周期內(nèi)進(jìn)行，此時(shí)系統(tǒng)的存取周期被分為兩部分：前一部分時(shí)間前一部分時(shí)間進(jìn)行讀寫(xiě)操作或保持，后一部分后一部分時(shí)間時(shí)間進(jìn)行刷新操作。在一個(gè)系統(tǒng)的存取周期內(nèi)刷新存儲(chǔ)矩陣中的一行。 此方式增加了系統(tǒng)的存取周期，如存儲(chǔ)芯片的存儲(chǔ)周期為0.5s，則系統(tǒng)的存取周期應(yīng)為1s.仍以32*32矩陣為例，整個(gè)存儲(chǔ)芯片刷新一遍需要32s，如圖所示。沒(méi)有死區(qū)，但是缺點(diǎn)：沒(méi)有死區(qū)，但是缺點(diǎn)：加長(zhǎng)了存取周期，降低速度；刷新過(guò)于頻繁（每32s 就重復(fù)刷新）。刷新間隔（刷新間隔（32 s）周期周期0周期周期1周期周期31讀寫(xiě)讀寫(xiě)讀寫(xiě)讀寫(xiě)讀寫(xiě)讀寫(xiě)刷新刷新刷新刷新刷新刷新94（3）異步刷新）異

56、步刷新(分布式刷新分布式刷新) 是前兩種方式的結(jié)合。充分利用了最大刷新間隔時(shí)間，把刷新操作平均分配到整個(gè)最大刷新間隔時(shí)間內(nèi)進(jìn)行。有： 相鄰兩行的刷新間隔相鄰兩行的刷新間隔=最大刷新間隔時(shí)間最大刷新間隔時(shí)間行數(shù)行數(shù) 對(duì)于32*32矩陣在2ms內(nèi)需要將32行刷新一遍，所以相鄰兩行的刷新時(shí)間間隔=2ms 32=62.5s,即每隔62.5s安排一個(gè)刷新周期，在刷新時(shí)封鎖讀寫(xiě)。如圖所示。雖然有死區(qū)，但比集中方式的死區(qū)小的多，僅為雖然有死區(qū)，但比集中方式的死區(qū)小的多，僅為0.5s；這樣可以避免使CPU等待過(guò)長(zhǎng)時(shí)間，減少刷新次數(shù)。其實(shí)，一般可以把刷新操作安排在CPU不訪(fǎng)問(wèn)存儲(chǔ)器的空閑時(shí)間內(nèi)，這樣更好但是控制

57、比較復(fù)雜，實(shí)現(xiàn)比較困難。刷新間隔（刷新間隔（2 ms）讀寫(xiě)讀寫(xiě)讀寫(xiě)讀寫(xiě)讀寫(xiě)讀寫(xiě)刷新刷新刷新刷新刷新刷新62s0.5s62.5s62.5s95 刷新對(duì)刷新對(duì)CPU是透明的。是透明的。 每一行中各記憶單元同時(shí)被刷新，每一行中各記憶單元同時(shí)被刷新，故刷新操作時(shí)僅需要故刷新操作時(shí)僅需要行地址行地址，不需要列，不需要列地址。地址。 刷新操作類(lèi)似于讀出操作，但不刷新操作類(lèi)似于讀出操作，但不需要信息輸出。另外，刷新時(shí)不需要加需要信息輸出。另外，刷新時(shí)不需要加片選信號(hào)，即整個(gè)存儲(chǔ)器中的所有芯片片選信號(hào)，即整個(gè)存儲(chǔ)器中的所有芯片同時(shí)被刷新。同時(shí)被刷新。 因?yàn)樗行酒瑫r(shí)被刷新，所以因?yàn)樗行酒瑫r(shí)被刷新，所以在

58、考慮刷新問(wèn)題時(shí)，在考慮刷新問(wèn)題時(shí)，應(yīng)當(dāng)從單個(gè)芯片的應(yīng)當(dāng)從單個(gè)芯片的存儲(chǔ)容量著手，而不是從整個(gè)存儲(chǔ)器的存儲(chǔ)容量著手，而不是從整個(gè)存儲(chǔ)器的容量著手。容量著手。DRAM的刷新要注意的問(wèn)題的刷新要注意的問(wèn)題96舉例：舉例：Intel 8203 DRAM控制器控制器為控制為控制2117，2118和和2164 DRAM芯片而設(shè)計(jì)的。芯片而設(shè)計(jì)的。 2117，2118是是16K 1位的位的DRAM芯片芯片,2164 是是64K 1位的位的DRAM芯片。芯片。因此，因此， Intel 8203 有有16K和和64K兩種工作模兩種工作模式。式。97地址處理部分地址處理部分時(shí)序處理部分時(shí)序處理部分AL0AL7,A

59、H0AH7輸出信號(hào)：輸出信號(hào)：OUT0OUT7輸入：輸入：RD,WR， B0B1, REFRQ輸出：輸出：WE,CAS, RAS0RAS3輸入：輸入：RD,WR， B0B1, REFRQ輸出：輸出：WE,CAS, RAS0RAS3983. 存儲(chǔ)校驗(yàn)線(xiàn)路存儲(chǔ)校驗(yàn)線(xiàn)路 計(jì)算機(jī)在運(yùn)行過(guò)程中，主存儲(chǔ)器和計(jì)算機(jī)在運(yùn)行過(guò)程中，主存儲(chǔ)器和CPU、各種外設(shè)頻繁地交換數(shù)據(jù)，由于各種原因，數(shù)各種外設(shè)頻繁地交換數(shù)據(jù)，由于各種原因，數(shù)據(jù)在存儲(chǔ)過(guò)程中有可能出錯(cuò)，所以，一般在主據(jù)在存儲(chǔ)過(guò)程中有可能出錯(cuò)，所以，一般在主存儲(chǔ)器中設(shè)置校驗(yàn)線(xiàn)路。存儲(chǔ)器中設(shè)置校驗(yàn)線(xiàn)路。常見(jiàn)的是奇偶校驗(yàn)和海明碼校驗(yàn)。常見(jiàn)的是奇偶校驗(yàn)和海明碼校驗(yàn)。9

60、94.8 高速存儲(chǔ)器 解決問(wèn)題：解決問(wèn)題：彌補(bǔ)彌補(bǔ)CPU與主存速度上的差異。與主存速度上的差異。從存儲(chǔ)器角度，解決問(wèn)題的有效途徑：從存儲(chǔ)器角度，解決問(wèn)題的有效途徑： 主存采用更高速的技術(shù)來(lái)縮短存儲(chǔ)器的主存采用更高速的技術(shù)來(lái)縮短存儲(chǔ)器的讀出時(shí)間，或加長(zhǎng)存儲(chǔ)器的字長(zhǎng)；讀出時(shí)間，或加長(zhǎng)存儲(chǔ)器的字長(zhǎng)； 采用并行操作的采用并行操作的多端口存儲(chǔ)器多端口存儲(chǔ)器； 在在CPU和主存之間加入一個(gè)和主存之間加入一個(gè)高速緩沖存高速緩沖存儲(chǔ)器儲(chǔ)器（Cache），以縮短讀出時(shí)間；），以縮短讀出時(shí)間； 在每個(gè)存儲(chǔ)器周期中存取幾個(gè)字（在每個(gè)存儲(chǔ)器周期中存取幾個(gè)字（多體多體交叉存儲(chǔ)交叉存儲(chǔ)）。）。 4.8 雙端口存儲(chǔ)器 常規(guī)