基于PXI總線的高速數(shù)字傳輸模塊設(shè)計(jì)及正交解調(diào)的實(shí)現(xiàn)（一）(1)

1、    基于PXI總線的高速數(shù)字傳輸模塊設(shè)計(jì)及正交解調(diào)的實(shí)現(xiàn)（一）(1)    PXI是PCI在儀器領(lǐng)域的擴(kuò)展（PCI Extension for Instrumentation），其技術(shù)規(guī)范是NI公司于 1997年9月1日推出的，現(xiàn)已有60多家聯(lián)盟。PCI局部總線可以在33 MHZ和32位數(shù)據(jù)通路的條件下達(dá)到峰值132 Mb/s的帶寬，在66 MHZ和64位數(shù)據(jù)通路的條件下達(dá)到峰值528 Mb/s的帶寬。PXI吸收了VXI的優(yōu)點(diǎn)，同時(shí)受益于Compact PCI（CPCI），因而速度更快、結(jié)構(gòu)堅(jiān)固緊湊、系統(tǒng)可靠穩(wěn)

2、定，在射頻和微波頻帶以下的低、中高頻段可以替代VXI而且價(jià)格優(yōu)勢(shì)明顯，深受廣大用戶歡迎，目前正朝氣蓬勃地向商用與軍用領(lǐng)域拓展。本文在研究 PXI總線規(guī)范的基礎(chǔ)上，研究和設(shè)計(jì)了基于PXI總線的高速數(shù)字I/O卡，本文概地介紹了PXI總線的發(fā)展和體系結(jié)構(gòu)。在模塊的設(shè)計(jì)中，經(jīng)過(guò)方案對(duì)比采用了PCI9054加FPGA的PXI總線接口硬件設(shè)計(jì)；在數(shù)據(jù)存儲(chǔ)方面選擇了FIFO作為存儲(chǔ)器，免去了地址信號(hào)，從而簡(jiǎn)化了電路設(shè)計(jì)和時(shí)序控制。采用ALTERA公司的FPGA設(shè)計(jì)了整個(gè)模塊的邏輯控制。此外，本文還對(duì)DSP的硬件設(shè)計(jì)作了簡(jiǎn)單的介紹， 該DSP是用來(lái)實(shí)現(xiàn)正交解調(diào)。因此，在介紹了DSP后，對(duì)正交解調(diào)的數(shù)字方法作了

3、詳細(xì)的闡述，并給出了仿真結(jié)果。在軟件部分，本文研究了PXI總線設(shè)備驅(qū)動(dòng)程序和軟件面板的設(shè)計(jì)方法。介紹了幾種設(shè)備驅(qū)動(dòng)程序的開(kāi)發(fā)工具，并選用DDK 完成了驅(qū)動(dòng)程序的設(shè)計(jì)，給出了一些PXI設(shè)備驅(qū)動(dòng)代碼。最后通過(guò)VC 編寫(xiě)了軟件面板。1  緒  論1.1  自動(dòng)測(cè)試系統(tǒng)發(fā)展概況信息時(shí)代的到來(lái)，極大的促進(jìn)了科學(xué)和生產(chǎn)的發(fā)展，而現(xiàn)代科研生產(chǎn)對(duì)測(cè)試和測(cè)量提出了更高的求，其測(cè)試工作量之大，內(nèi)容之復(fù)雜，對(duì)測(cè)試速度、精度求之高，已經(jīng)使原有的測(cè)試方法、測(cè)試手段和測(cè)試設(shè)備不能滿足這方面的求。因此，信息產(chǎn)業(yè)的高速發(fā)展促進(jìn)和推動(dòng)著自動(dòng)測(cè)試技術(shù)及系統(tǒng)集成技術(shù)迅速發(fā)展。微電子技術(shù)和計(jì)算機(jī)技術(shù)的最

4、新成果更促進(jìn)了測(cè)試技術(shù)和儀器與計(jì)算機(jī)的結(jié)合，為自動(dòng)測(cè)試技術(shù)及系統(tǒng)集成技術(shù)的發(fā)展創(chuàng)造了極其重的條件 ?，F(xiàn)代自動(dòng)測(cè)試系統(tǒng)的發(fā)展方向是標(biāo)準(zhǔn)化、模塊化和系列化，而標(biāo)準(zhǔn)的總線技術(shù)和軟件技術(shù)是實(shí)現(xiàn)這三化的關(guān)鍵技術(shù)?？偩€技術(shù)則是自動(dòng)測(cè)試系統(tǒng)的核心，它的發(fā)展推動(dòng)了自動(dòng)測(cè)試系統(tǒng)的更新?lián)Q代。通用目的接口總線GPIB（也就是IEEE488，IEC625 BUS，或稱HP-IB）是七十年代開(kāi)始廣泛應(yīng)用于實(shí)際的針對(duì)于可程控儀器的一種數(shù)字接口標(biāo)準(zhǔn) 。它的目的就是簡(jiǎn)化測(cè)試設(shè)備的設(shè)計(jì)并提供和計(jì)算機(jī)組建通用的自動(dòng)測(cè)試系統(tǒng)的方法和接口規(guī)范 。在當(dāng)今世界各國(guó)，GPIB的應(yīng)用已十分普遍，各廠家生產(chǎn)的儀器可以說(shuō)是無(wú)不裝備通用接口。這些

5、儀器包括信號(hào)源、程控電源、數(shù)字電壓表、數(shù)字萬(wàn)用表、計(jì)數(shù)器、掃描器、網(wǎng)絡(luò)分析儀、邏輯狀態(tài)分析儀、繪圖儀等數(shù)十種產(chǎn)品 。GPIB測(cè)試系統(tǒng)的影響力由此可見(jiàn)一斑。隨著微電子技術(shù)和集成電路工藝的深入發(fā)展，16位、32位微處理器芯片價(jià)格不斷下降，應(yīng)用也日益廣泛，智能儀器本身的處理速度和通信能力已大大提高。在這種背景下，1987年7月，美國(guó)五家儀器制造商聯(lián)合宣布支持一種叫做儀器VME的總線即VXI（VME Extensions for Instrumentation）總線，為整個(gè)測(cè)試界確定了一種尺寸縮小、重量減輕、測(cè)試時(shí)間配合緊密、工作可靠性高的模塊式儀器標(biāo)準(zhǔn) 。這種模塊式的儀器的優(yōu)勢(shì)在于模塊之間可以高速通

6、訊，可進(jìn)行多通道數(shù)據(jù)采集，此外系統(tǒng)尺寸大為減小且規(guī)格統(tǒng)一便于組合，借助于自身優(yōu)勢(shì)與GPIB總線配合，既實(shí)現(xiàn)了控制器與儀器間的通訊，又保證了各模塊同步運(yùn)行9，這一開(kāi)放式的標(biāo)準(zhǔn)的實(shí)施和應(yīng)用，給當(dāng)今測(cè)量?jī)x器行業(yè)的發(fā)展帶來(lái)了新的活力。VXI測(cè)試系統(tǒng)也因此在航空航天、醫(yī)療、工業(yè)、交通管理乃至實(shí)驗(yàn)室內(nèi)廣泛應(yīng)用。它為所謂的虛擬儀器的實(shí)現(xiàn)邁出了重一步。作為對(duì)PCI總線在儀器領(lǐng)域的擴(kuò)展，1997年美國(guó)國(guó)家儀器（NI）公司發(fā)布的一種高性能低價(jià)位的開(kāi)放性、模塊化儀器總線 PXI（PCI extensions for Instrumentation）1011，它將PXI 規(guī)范定義的PCI總線技術(shù)發(fā)展成適合于試驗(yàn)、測(cè)量

7、與數(shù)據(jù)采集場(chǎng)合應(yīng)用的機(jī)械、電氣和軟件規(guī)范，從而形成了新的虛擬儀器體系結(jié)構(gòu)。制訂 PXI 規(guī)范的目的是為了將臺(tái)式PC的性能價(jià)格比優(yōu)勢(shì)與 PCI 總線面向儀器領(lǐng)域的必?cái)U(kuò)展完美地結(jié)合起來(lái)，形成一種小型、廉價(jià)為主特點(diǎn)的虛擬儀器平臺(tái)。它對(duì)用戶來(lái)說(shuō)具有十分良好的軟硬件環(huán)境，PXI 測(cè)試系統(tǒng)保證了系統(tǒng)的易于集成與使用，進(jìn)一步降低了用戶的開(kāi)發(fā)費(fèi)用，所以在數(shù)據(jù)采集、工業(yè)自動(dòng)化系統(tǒng)、計(jì)算機(jī)機(jī)械觀測(cè)系統(tǒng)和圖像處理等方面獲得了廣泛應(yīng)用。近年來(lái)在自動(dòng)測(cè)試領(lǐng)域軟件的重性越來(lái)越受到重視。1987年公布的IEEE488.2 涉及使用GPIB接口時(shí)的編碼、格式、協(xié)議和公用命令以及狀態(tài)報(bào)告等，還包含了語(yǔ)法和數(shù)據(jù)結(jié)構(gòu)。主涉及儀器的

8、內(nèi)務(wù)管理功能。但是IEEE488.2并不涉及器件消息本身，直到1990年4月公布的SCPI才使器件消息進(jìn)一步標(biāo)準(zhǔn)化。VXI標(biāo)準(zhǔn)只解決了儀器的硬件規(guī)范問(wèn)題，于是，1993年9月成立了VXIplug&play聯(lián)盟，制定了VXI plug&play標(biāo)準(zhǔn)，從而保證了VXI系統(tǒng)間的通用性12 。VXIplug&play標(biāo)準(zhǔn)強(qiáng)調(diào)了VXI的系統(tǒng)框架，將系統(tǒng)軟件分為四層，并強(qiáng)調(diào)各層軟件及接口，以保證虛擬儀器系統(tǒng)的通用及高效。VPP系統(tǒng)中最核心的部分是提供了一個(gè)統(tǒng)一的I/0接口軟件（VISA）規(guī)范，從而為不同的軟件在同一平臺(tái)中運(yùn)行提供了統(tǒng)一的基礎(chǔ)。在VISA基礎(chǔ)上編寫(xiě)的儀器驅(qū)動(dòng)程序以及軟

9、面板等也都成為了統(tǒng)一格式的標(biāo)準(zhǔn)模塊。為實(shí)現(xiàn)互換性目標(biāo)，1998年9月成立了IVI基金會(huì)，并制定了IVI 規(guī)范。采用IVI 驅(qū)動(dòng)器的測(cè)試程序具有與儀器無(wú)關(guān)性13 。當(dāng)測(cè)試儀器淘汰或損壞時(shí)，可采用同類儀器代替，測(cè)試系統(tǒng)仍能運(yùn)行，這樣可以大大地降低測(cè)試系統(tǒng)的研制周期和開(kāi)發(fā)成本。1.2  PXI結(jié)構(gòu)特點(diǎn)PXI這種新型模塊化儀器與系統(tǒng)總線是在PCI總線內(nèi)核技術(shù)上增加了成熟的技術(shù)規(guī)范和求形成的。它通過(guò)增加用于多板同步的觸發(fā)總線和參考時(shí)鐘、用于進(jìn)行精確定時(shí)的星型觸發(fā)總線、以及用于相鄰模塊間高速通信的局部總線來(lái)滿足試驗(yàn)和測(cè)量用戶的求。PXI將Windows 95和Windows NT定義為其標(biāo)準(zhǔn)軟件

10、框架，并求所有的儀器模塊都必須帶有按VISA規(guī)范編寫(xiě)的WIN32設(shè)備驅(qū)動(dòng)程序，使PXI成為一種系統(tǒng)級(jí)規(guī)范，保證系統(tǒng)的易于集成與使用。PXI使用與CPCI相同的高密度、屏蔽型、針孔式連接器，連接器引腳間距為2 mm。這種連接器符合IEC-1076國(guó)際標(biāo)準(zhǔn)，在所有條件下均具有良好的電特性。J1連接器傳輸32位PCI信號(hào)，J2連接器傳輸PXI定時(shí)和本地總線信號(hào)，J2連接器還用于PCI的64位擴(kuò)展。PXI和CPCI的機(jī)械結(jié)構(gòu)符合歐洲卡規(guī)范（ANS1310-C，IEC297和IEEE1101.1），這些規(guī)范已在工業(yè)環(huán)境中得到長(zhǎng)時(shí)間的應(yīng)用。PXI規(guī)范定義了單高和雙高兩種尺寸的模塊，單高的尺寸為3 U，10

11、0 mm×160 mm,雙高的尺寸為133.5 mm×160 mm。歐洲卡規(guī)范的最新補(bǔ)充（IEEE1101.10和P101.11）提出了電磁兼容性、用戶定義的機(jī)械鎖定和用于PXI系統(tǒng)的其它裝配問(wèn)題。這些電子裝配標(biāo)準(zhǔn)定義了堅(jiān)固、緊湊的系統(tǒng)結(jié)構(gòu)，以保證裝配的機(jī)架在苛刻的工業(yè)環(huán)境中使用的可靠性。PXI規(guī)定系統(tǒng)槽位于總線板的最左端，這種確定的排列是PXI許多種可能配置的子集之一。為系統(tǒng)槽規(guī)定一個(gè)唯一的位置，可以簡(jiǎn)化系統(tǒng)集成難度，并且可以提高不同廠商的控制器和機(jī)箱之間的兼容程度。PXI規(guī)范還規(guī)定：系統(tǒng)控制器只能向其左側(cè)擴(kuò)展槽內(nèi)擴(kuò)展，不能向右側(cè)擴(kuò)展而占用寶貴的外圍插槽。PXI的一個(gè)重特

12、點(diǎn)是保持了與標(biāo)準(zhǔn)CPCI產(chǎn)品的互操作性14。很多PXI兼容系統(tǒng)并不求外圍模塊必須實(shí)現(xiàn)PXI特有的功能。例如，用戶可以在PXI機(jī)箱中插入標(biāo)準(zhǔn)的CPCI卡；另一方面，用戶可以在標(biāo)準(zhǔn)的PXI機(jī)箱中，選用與CPCI兼容的插入式模塊，在這種情況下，用戶雖然不能執(zhí)行PXI特有的功能，但是可以應(yīng)用模塊的基本功能。PXI總線通過(guò)增加專門(mén)的系統(tǒng)參考時(shí)鐘、觸發(fā)總線、星型觸發(fā)和模塊間的局部總線來(lái)滿足高精度定時(shí)、同步和數(shù)據(jù)通信求。PXI不僅在保持PCI總線所有優(yōu)點(diǎn)的前提下增加了這些儀器特性，而且可以比臺(tái)式PCI計(jì)算機(jī)多提供3個(gè)儀器插槽，使單個(gè)PXI總線機(jī)箱的儀器模塊插槽總數(shù)達(dá)到7個(gè)。PXI規(guī)定了把一個(gè)10 MHz系統(tǒng)

13、參考時(shí)鐘分配給系統(tǒng)中所有外圍設(shè)備的方法。這個(gè)參考時(shí)鐘在一個(gè)測(cè)控系統(tǒng)中同步不同的模塊。參考時(shí)鐘在背板上的實(shí)現(xiàn)是嚴(yán)格定義的，所以它提供了低失真信號(hào)，保證了用于復(fù)雜觸發(fā)協(xié)議中的每個(gè)觸發(fā)總線信號(hào)具有理想的時(shí)鐘邊沿。PXI規(guī)定了八條非常靈活的公共觸發(fā)線，能用于不同的方面。例如，用戶能夠使用觸發(fā)線同步七個(gè)不同PXI模塊的操作。在其它應(yīng)用中，一個(gè)模塊能控制系統(tǒng)中其它模塊上進(jìn)行的精確定時(shí)的操作序列。觸發(fā)信號(hào)還能在模塊間傳遞，以實(shí)現(xiàn)對(duì)所控制或監(jiān)控的外部異步事件作出確定響應(yīng)。一個(gè)具體應(yīng)用所需的觸發(fā)線數(shù)目取決于系統(tǒng)的復(fù)雜程度和所涉及的事件數(shù)目。PXI星形觸發(fā)總線給PXI系統(tǒng)用戶提供了超高性能的同步功能。星形觸發(fā)總線

14、在第一個(gè)外圍插槽（系統(tǒng)插槽的相鄰槽）和其它外圍插槽之間實(shí)現(xiàn)一個(gè)專用觸發(fā)線，用戶可在第一個(gè)插槽安裝一個(gè)可選的星形觸發(fā)控制器，為其它外圍模塊提供非常精確的觸發(fā)信號(hào)。當(dāng)然，如果系統(tǒng)不需這種超高精度的觸發(fā)，也可以在該槽中安裝別的儀器模塊。PXI局部總線是菊花鏈總線，它連接每個(gè)外圍插槽及其相鄰槽。這樣，某個(gè)槽的右側(cè)局部總線連接其相鄰槽的左側(cè)局部總線，依此類推。每個(gè)本地總線為13線寬，可用于在模塊之間傳輸模擬信號(hào)或提供高速邊帶通訊路徑，并不會(huì)影響PXI的帶寬。局部總線信號(hào)的分布范圍包括從高速TTL信號(hào)到42 V的模擬信號(hào)。PXI具有臺(tái)式PCI規(guī)范規(guī)定的相同性能特點(diǎn)，只有一點(diǎn)例外，即PXI系統(tǒng)有多達(dá)7個(gè)外圍

15、插槽，而大多數(shù)臺(tái)式PC系統(tǒng)只有3或4個(gè)插槽。并可以通過(guò)PCI橋接技術(shù)擴(kuò)展更多PXI系統(tǒng)，擴(kuò)展槽的數(shù)量在理論上最多能達(dá)到256個(gè)。其它的PCI性能還包括：33 MHz總線時(shí)鐘、32位和64位數(shù)據(jù)寬度、132 M字節(jié)/秒和264 M字節(jié)/秒的峰值數(shù)據(jù)傳輸速率、采用PCI-PCI橋接技術(shù)進(jìn)行系統(tǒng)擴(kuò)展和即插即用功能。PXI總線系統(tǒng)提供VISA軟件標(biāo)準(zhǔn)，作為配置和控制GPIB、VXI、串行儀器與PXI總線儀器的手段。PXI加入VISA標(biāo)準(zhǔn)內(nèi)容能保護(hù)儀器用戶的軟件投資。VISA提供PXI至VXI機(jī)箱與儀器或分立式GPIB和串行儀器的鏈接。VISA式用戶系統(tǒng)確立配置與控制PXI模塊的標(biāo)準(zhǔn)手段。PXI軟件規(guī)范

16、為PXI系統(tǒng)提出的軟件構(gòu)架包括Windows NT和95。在任一構(gòu)架中操作的PXI控制器必須與目前的操作系統(tǒng)和未來(lái)的升級(jí)版一起工作。因此，控制器能 使用符合工業(yè)標(biāo)準(zhǔn)的應(yīng)用編程接口，包括了LabWindows/CVI、Labview、Visual Basic、Visual C/C 和Borland TurboC ，而且符合VISA規(guī)范的設(shè)備驅(qū)動(dòng)程序。1.3  DSP的應(yīng)用領(lǐng)域及發(fā)展前景一般數(shù)字信號(hào)處理的實(shí)現(xiàn)方法主有四種方法：（1）在通用的計(jì)算機(jī)上用軟件實(shí)現(xiàn)；（2）在通用計(jì)算機(jī)上附加專用的高速處理機(jī)來(lái)實(shí)現(xiàn)；（3）用通用的或?qū)Ｓ玫膯纹瑱C(jī)來(lái)實(shí)現(xiàn)；（4）用通用的或?qū)Ｓ玫目删幊藾SP芯片來(lái)實(shí)現(xiàn)。

17、四種方法中，前兩種需依賴計(jì)算機(jī)的高速數(shù)據(jù)處理能力，已開(kāi)發(fā)出的這類產(chǎn)品占絕大多數(shù)，而使用后兩種方法來(lái)實(shí)現(xiàn)的相對(duì)較少。從發(fā)展趨勢(shì)來(lái)看，后2種方法必將成為下一個(gè)開(kāi)發(fā)熱點(diǎn)。最后1種方法用于海量數(shù)據(jù)處理時(shí)，具有極快的處理速度和優(yōu)勢(shì)。DSP作為快速和實(shí)時(shí)處理的最重的載體之一，正受到科學(xué)技術(shù)界和工程界的廣泛關(guān)注。一般來(lái)說(shuō)，與單片機(jī)相比，DSP器件具有更高的集成度，更快的CPU，更大的存儲(chǔ)器；提供高速、同步串口和標(biāo)準(zhǔn)異步串口；采用改進(jìn)的哈佛結(jié)構(gòu)，具有獨(dú)立的程序和數(shù)據(jù)空間，允許同時(shí)存取程序和數(shù)據(jù)；內(nèi)置高速的硬件乘法器，增強(qiáng)的多級(jí)流水線，使DSP器件具有高速的數(shù)據(jù)運(yùn)算能力。DSP器件還提供了高度專業(yè)化的指令集，提

18、高了FFT和濾波器的運(yùn)算速度。在近20多年時(shí)間里，DSP芯片的應(yīng)用己經(jīng)從軍事、航空航天領(lǐng)域擴(kuò)大到信號(hào)處理、通信、雷達(dá)、消費(fèi)等許多領(lǐng)域。主應(yīng)用有：信號(hào)處理、通信、語(yǔ)音、圖形/圖像、軍事、儀器儀表、自動(dòng)控制、醫(yī)療、家用電器等。DSP主應(yīng)用市場(chǎng)為3C領(lǐng)域，合占整個(gè)市場(chǎng)需求的90%。數(shù)字蜂窩電話是DSP最為重的應(yīng)用領(lǐng)域之一。由于DSP具有強(qiáng)大的計(jì)算能力，使得移動(dòng)通信的蜂窩電話重新崛起，并創(chuàng)造了一批諸如GSM、CDMA等全數(shù)字蜂窩電話網(wǎng)。在Modem器件中，DSP更是成效卓著，不僅大幅度提高了傳輸速度，而且具有接收動(dòng)態(tài)圖像能力。另外，可編程多媒體DSP是PC領(lǐng)域中的主流產(chǎn)品。以XDSL Modem為代表

19、的高速通信技術(shù)與MPEG圖像技術(shù)相結(jié)合，使得高品位的音頻和視頻形式的計(jì)算機(jī)數(shù)據(jù)有可能實(shí)現(xiàn)實(shí)時(shí)交換。目前的硬盤(pán)空間相當(dāng)大，這主得益于CDSP（可定制DSP）的巨大作用。預(yù)計(jì)在今后的PC機(jī)中，一個(gè)DSP即可完成全部所需的多媒體處理功能。1.4  課題背景及研究?jī)?nèi)容1.4.1  課題背景 隨著PCI的迅速普及和PCI的設(shè)備迅速占領(lǐng)市場(chǎng)，國(guó)內(nèi)工業(yè)界開(kāi)始從VME總線轉(zhuǎn)向PCI總線發(fā)展。國(guó)外的儀器儀表領(lǐng)域的大公司均已開(kāi)發(fā)出相應(yīng)的PXI模塊和系統(tǒng)。如NI公司PXI產(chǎn)品已進(jìn)入推廣應(yīng)用的階段，NI公司目前已生產(chǎn)5大類幾十種高性能的PXI產(chǎn)品，其中的系統(tǒng)控制器模板是嵌入式奔騰計(jì)算機(jī)，帶標(biāo)準(zhǔn)接口

20、、軟硬磁盤(pán)和視頻接口，也可帶GPIB、網(wǎng)絡(luò)和串行接口），還有不同型號(hào)的機(jī)箱。屬于儀器類的模板有：20 MHz數(shù)字存貯示波器，512位數(shù)字萬(wàn)用表和串行通信數(shù)據(jù)分析儀等。此外，還有高精度實(shí)時(shí)圖像采集模板、多功能數(shù)據(jù)采集模板、GPIB接口模板、VXI和VME接口模板、100 MB/S的網(wǎng)絡(luò)接口模板和40 MB/S的SCSI接口模板。開(kāi)發(fā)的數(shù)字I/O模塊（6533、6508）、數(shù)字示波器模塊、任意波形發(fā)生器模塊等及 Pickering 的多用表模塊，都是定型的PXI外設(shè)模塊。我國(guó)相關(guān)領(lǐng)域也已經(jīng)開(kāi)始向PXI系統(tǒng)進(jìn)行研制與開(kāi)發(fā)，哈工大最近完成了PXI控制器和機(jī)箱及一批PXI模塊的研究，一些單位已生產(chǎn)出符合

21、PXI規(guī)范的部分產(chǎn)品。709所16室開(kāi)發(fā)集成的BDS9250測(cè)試系統(tǒng)就是一套基于 PXI總線的測(cè)試系統(tǒng)。國(guó)內(nèi)的測(cè)試領(lǐng)域也已開(kāi)始形成PXI總線市場(chǎng) 。在這種情況下，北京縱橫公司委托哈爾濱理工大學(xué)為其開(kāi)發(fā)高性能的PXI總線數(shù)據(jù)采集模塊。總之，PXI 結(jié)合了不同技術(shù)前沿的優(yōu)點(diǎn)，提供了一個(gè)完整好用的系統(tǒng)，模塊硬件和軟件可以簡(jiǎn)單添加、從而產(chǎn)生低成本高性能的解決方案、它的靈活性足以應(yīng)付今天測(cè)試測(cè)量方面的挑戰(zhàn)15 。本設(shè)計(jì)最終是服務(wù)于實(shí)驗(yàn)室信道模擬器項(xiàng)目的。由于該項(xiàng)目工程比較大，設(shè)計(jì)相當(dāng)復(fù)雜，所以需將其分成多個(gè)模塊來(lái)設(shè)計(jì)，而且每個(gè)模塊之間都存在非常密切的關(guān)系，我們希望把這些模塊設(shè)計(jì)成一個(gè)整體，所以就需借助某

22、個(gè)平臺(tái)來(lái)實(shí)現(xiàn)。而PXI正好的基于模塊化的設(shè)計(jì)，它具有多個(gè)PXI插槽，可以在一個(gè)PXI機(jī)箱上安裝多個(gè)PXI模塊。因此，我們把所有的模塊都設(shè)計(jì)成PXI接口，這樣就可以通過(guò)PXI機(jī)箱這個(gè)平臺(tái)將所有的模塊整合成一個(gè)整體。1.4.2  課題研究?jī)?nèi)容 綜上所輸述，本課題的主研究?jī)?nèi)容包括：（1）掌握PCI、PXI總線規(guī)范；（2）根據(jù)PXI總線規(guī)范，研究現(xiàn)有的PXI總線接口方案，提出符合求的接口方案；（3）設(shè)計(jì)和調(diào)試數(shù)字輸入輸出模塊的功能電路；（4）利用FPGA技術(shù)，設(shè)計(jì)模塊的邏輯控制電路；（5）設(shè)計(jì)DSP外圍電路，并通過(guò)DSP實(shí)現(xiàn)正交解調(diào)；（6）掌握DDK，并編寫(xiě)模塊驅(qū)動(dòng)程序；（7）用VC 等軟件

23、開(kāi)發(fā)工具編寫(xiě)軟面板并進(jìn)行調(diào)試。1.5  論文的結(jié)構(gòu)安排本文在介紹完總體構(gòu)架后只就本人所作的部分工作做了詳細(xì)的介紹，內(nèi)容安排如下：第2章簡(jiǎn)單的介紹了系統(tǒng)的總體設(shè)計(jì)方案；第3章詳細(xì)介紹了DSP的硬件設(shè)計(jì)和正交解調(diào)的數(shù)字實(shí)現(xiàn)；第4章詳細(xì)介紹了PXI數(shù)字I/O模塊的硬件設(shè)計(jì)，包括接口設(shè)計(jì)和功能電路設(shè)計(jì)；第5章介紹PXI的軟件設(shè)計(jì)，主闡述了PXI設(shè)備驅(qū)動(dòng)的設(shè)計(jì)方法，以及本文所采用的DDK設(shè)計(jì)方案和具體的實(shí)現(xiàn)過(guò)程，并給出了最終的硬件測(cè)試結(jié)果和分析；第6章對(duì)本文做出了總結(jié)和展望。 2  系統(tǒng)總體方案設(shè)計(jì)本課題在深入研究PCI和PXI總線規(guī)范的基礎(chǔ)上，設(shè)計(jì)出符合規(guī)范的PXI接口電

24、路，實(shí)現(xiàn)出PXI數(shù)字傳輸功能，并完成板卡的驅(qū)動(dòng)設(shè)計(jì)和應(yīng)用程序開(kāi)發(fā)，此外，在該P(yáng)XI板卡中還嵌入了DSP模塊，用來(lái)實(shí)現(xiàn)數(shù)字正交解調(diào)。本設(shè)計(jì)采用的PXI機(jī)箱為凌華公司的PXIS-2670，板卡尺寸為3U（100 mm×160 mm）。2.1  模塊總體功能和技術(shù)指標(biāo)2.1.1  PXI 總線技術(shù)指標(biāo)及求 設(shè)計(jì)PXI總線接口就是在深入理解PXI總線數(shù)據(jù)傳輸協(xié)議的基礎(chǔ)上，將復(fù)雜的 PXI 總線數(shù)據(jù)傳輸協(xié)議通過(guò)一定的電路，轉(zhuǎn)化為本地簡(jiǎn)單控制邏輯，從而簡(jiǎn)化本地功能電路的數(shù)據(jù)，實(shí)現(xiàn)PXI總線儀器模塊的開(kāi)發(fā)。本模塊采用寄存器基接口，它的設(shè)計(jì)應(yīng)符合PXI規(guī)范，軟件編制符合VISA規(guī)

25、范。PXI總線接口主技術(shù)求如下：（1）符合PXI總線規(guī)范V2.0，包括機(jī)械、電氣、軟件均符合規(guī)范；（2）實(shí)現(xiàn)PXI總線基本的數(shù)據(jù)傳輸，其中包括寄存器、I/O和配置空間的讀寫(xiě)；（3）完成PXI總線觸發(fā)中斷的設(shè)計(jì)，包括硬件中斷和軟件中斷的實(shí)現(xiàn)方法；（4）實(shí)現(xiàn)PXI總線猝發(fā)數(shù)據(jù)傳輸。2.1.2  數(shù)字傳輸模塊指標(biāo)及求 PXI 數(shù)字I/O模塊是一個(gè)模塊化的小型數(shù)據(jù)輸入輸出系統(tǒng)。本模塊是PXI標(biāo)準(zhǔn)3U 尺寸模塊，模塊接口設(shè)計(jì)按照PXI總線標(biāo)準(zhǔn)設(shè)計(jì)。本模塊取消了傳統(tǒng)儀器的所有操作按鈕，模塊上無(wú)任何本地顯示，各種模塊功能的設(shè)置、數(shù)據(jù)和圖形顯示均通過(guò)對(duì)主控計(jì)算機(jī)中的軟面板的相應(yīng)操作來(lái)完成。該模塊的主

26、功能是：通過(guò)選定主控計(jì)算機(jī)中的軟面板相應(yīng)按鈕，來(lái)實(shí)現(xiàn)不同的數(shù)據(jù)輸入和輸出，需輸出的數(shù)據(jù)可以事先寫(xiě)好在應(yīng)用程序中，然后點(diǎn)擊輸出按鈕即可。本模塊的技術(shù)指標(biāo)如下：（1）輸入輸出數(shù)據(jù)的最高位數(shù)為：16 bit；（2）輸入輸出數(shù)據(jù)的速率不低于：16 M字節(jié)/秒；（3）能夠?qū)崿F(xiàn)DMA傳輸，猝發(fā)和非猝發(fā)的傳輸選擇。2.1.3  正交解調(diào)技術(shù)指標(biāo) 本模塊采用的正交解調(diào)方法為數(shù)字法，之所以采用數(shù)字的方法一方面是因?yàn)樾诺滥M器前段已經(jīng)將信號(hào)進(jìn)行了A/D轉(zhuǎn)換，使得輸入信號(hào)變?yōu)槟M信號(hào)，另一方面，數(shù)字解調(diào)能夠達(dá)到比模擬解調(diào)更高的精度。在設(shè)計(jì)正交解調(diào)時(shí)，一定滿足幅度和相位求，此外，解調(diào)時(shí)間也有限制，因?yàn)檩斎胄?/p>

27、號(hào)是實(shí)時(shí)的。（1）能夠?qū)?5 MB/S的輸入信號(hào)解調(diào)為I/Q兩路信號(hào)；（2）求解調(diào)后兩路信號(hào)的相位誤差不超過(guò)0.5度，幅度相對(duì)誤差不超過(guò)0.1%；（3）求每個(gè)數(shù)據(jù)的處理時(shí)間不高于40 ns。2.2  模塊整體設(shè)計(jì)該模塊為信道模擬器中的主控部分，他包括一個(gè)完整的數(shù)字I/O系統(tǒng)和用于正交解調(diào)的DSP兩部分，具體的結(jié)構(gòu)如圖2-1。 圖2-1  模擬器中的主控板結(jié)構(gòu)2.2.1  PXI數(shù)字I/O模塊設(shè)計(jì) 由PCI總線控制器，F(xiàn)PGA，F(xiàn)IFO等模塊組成。PCI總線控制器實(shí)現(xiàn)PXI總線接口，F(xiàn)IFO作為數(shù)據(jù)輸入輸出的緩存器件，經(jīng)FPGA控制后實(shí)現(xiàn)局部總線數(shù)據(jù)的讀寫(xiě)

28、操作。具體的結(jié)構(gòu)如圖2-2。數(shù)據(jù)傳輸流程為：輸入時(shí)，外部數(shù)據(jù)通過(guò)寫(xiě)入FIFO后讀出傳入PCI9054局部總線，經(jīng)PCI9054傳入到PXI總線；輸出時(shí)，數(shù)據(jù)經(jīng)PXI總線送入PCI9054后經(jīng)局部總線傳到輸出FIFO后，通過(guò)讀取FIFO實(shí)現(xiàn)數(shù)據(jù)的輸出。整個(gè)傳輸過(guò)程的時(shí)序由FPGA嚴(yán)格控制。 圖2-2  PXI系統(tǒng)結(jié)構(gòu)圖根據(jù)模塊的總體功能求，模塊設(shè)計(jì)方案可分為兩大部分：PXI 接口部分；局部總線部分。1）PXI接口部分PXI接口部分是PXI總線與設(shè)備溝通的橋梁，這部分主深入研究PCI總線和 PXI總線規(guī)范，并在此基礎(chǔ)上提出了兩種實(shí)現(xiàn)方案，經(jīng)過(guò)對(duì)比，選用一種實(shí)現(xiàn)了PXI總線接口。

29、2）局部總線部分局部總線是實(shí)現(xiàn)模塊具體功能的部分，本模塊為數(shù)據(jù)輸入輸出模塊。他主包括三大部分：（1）數(shù)據(jù)輸入FIFO：外部數(shù)據(jù)通過(guò)寫(xiě)輸入FIFO被存儲(chǔ)，然后讀輸入FIFO將數(shù)據(jù)傳輸?shù)骄植靠偩€。（2）數(shù)據(jù)輸出FIFO：待輸出數(shù)據(jù)通過(guò)局部總線寫(xiě)輸出FIFO被存儲(chǔ)，然后讀輸出FIFO將數(shù)據(jù)傳輸?shù)酵獠靠偩€。（3）FPGA：該模塊用來(lái)控制整個(gè)系統(tǒng)的時(shí)序，包括局部總線時(shí)序控制，F(xiàn)IFO的讀寫(xiě)時(shí)序控制。2.2.2  DSP模塊設(shè)計(jì) DSP用來(lái)將經(jīng)A/D轉(zhuǎn)換后的數(shù)字信號(hào)解調(diào)成具有平行分量和垂直分量的兩路正交信號(hào)。他的電路結(jié)構(gòu)如圖2-3 。兩個(gè)FIFO作為輸入緩存，F(xiàn)LASH為初始化程序引導(dǎo)，SDAR

30、M用于存儲(chǔ)信號(hào)處理過(guò)程中用到的數(shù)據(jù)。 圖2-3  DSP數(shù)據(jù)流圖 2.3  本章小結(jié)本章介紹了PXI總線數(shù)字傳輸模塊基本特性和主技術(shù)求，以及正交解調(diào)的設(shè)計(jì)方案和技術(shù)指標(biāo)。結(jié)合總體性能指標(biāo)，提出了該數(shù)字?jǐn)?shù)字傳輸模塊的總體設(shè)計(jì)方案和DSP的設(shè)計(jì)框圖。 3  DSP及正交解調(diào)模塊設(shè)計(jì)本系統(tǒng)的正交解調(diào)部分是在DSP的硬件平臺(tái)中最終來(lái)實(shí)現(xiàn)，因此有必對(duì)DSP的硬件設(shè)計(jì)作一個(gè)簡(jiǎn)單的介紹。在介紹完DSP的硬件設(shè)計(jì)后，本章還將詳細(xì)的闡述正交解調(diào)模塊的軟件算法實(shí)現(xiàn)和仿真結(jié)果，并對(duì)結(jié)果作必的分析。3.1  DSP硬件設(shè)計(jì)在進(jìn)行數(shù)字信號(hào)處理時(shí)，選擇合適的數(shù)字

31、處理器非常重。數(shù)字信號(hào)處理往往需很高的實(shí)時(shí)性，即對(duì)處理時(shí)間有著很高的求；此外，對(duì)處理器的容量即存儲(chǔ)空間也有一定的限制。在進(jìn)行大量復(fù)雜數(shù)據(jù)的處理時(shí)，經(jīng)常需需足夠大容量的存儲(chǔ)起來(lái)保存信號(hào)處理過(guò)程中需用得的數(shù)據(jù)。當(dāng)然，可以通過(guò)外部存儲(chǔ)器來(lái)擴(kuò)展存儲(chǔ)空間，但這樣的話信號(hào)處理的速度就受到到限制。因此，選用DSP芯片時(shí)，主應(yīng)考慮其性能能否滿足實(shí)時(shí)處理算法的求。具體說(shuō)就是求選擇那些指令周期短、數(shù)據(jù)吞吐率高、通信能力強(qiáng)、指令集功能完備的處理器，同時(shí)兼顧成本、復(fù)雜程度、功耗和開(kāi)發(fā)難易程度等因素。根基實(shí)際性能需，我們選擇了TI公司的DSPC6416數(shù)字處理器來(lái)搭建硬件平臺(tái)。目前，美國(guó)德州儀器（TI）公司的DSP數(shù)字

32、處理芯片占據(jù)DSP市場(chǎng)50%以上的份額，許多領(lǐng)域?qū)τ跀?shù)字信號(hào)處理器的應(yīng)用都是圍繞德州儀器所開(kāi)發(fā)的DSP處理器來(lái)進(jìn)行的。它是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器。3.1.1  DSPC6416簡(jiǎn)介 TMS320C6416t是一款高性能的定點(diǎn)DSP，采用精簡(jiǎn)指令集，它的硬件結(jié)構(gòu)如圖3-1所示1617。              營(yíng)生網(wǎng)-關(guān)注您的營(yíng)生        論文關(guān)鍵詞

33、：PXI總線DSP正交解調(diào)現(xiàn)場(chǎng)可編程門(mén)陣列FIFODDK論文摘PXI是PCI在儀器領(lǐng)域的擴(kuò)展（PCI Extension for Instrumentation），其技術(shù)規(guī)范是NI公司于 1997年9月1日推出的，現(xiàn)已有60多 .         本篇論文由網(wǎng)友投稿，3COME文檔只給大家提供一個(gè)交流平臺(tái)，請(qǐng)大家參考，如有版權(quán)問(wèn)題請(qǐng)聯(lián)系我們盡快處理。它的DSP核包括64個(gè)32比特通用寄存器，8個(gè)獨(dú)立的功能單元，兩個(gè)32比特乘法器，6個(gè)算術(shù)執(zhí)行單元（ALU），最高可以同時(shí)并行執(zhí)行8條指令。它采用了改進(jìn)的哈佛結(jié)構(gòu)，具有

34、一級(jí)程序Cache，一級(jí)數(shù)據(jù)Cache，二級(jí)存儲(chǔ)器。哈佛結(jié)構(gòu)的程序和數(shù)據(jù)空間分開(kāi)，允許同時(shí)對(duì)程序指令和數(shù)據(jù)進(jìn)行訪問(wèn)，提供了很高的并行度，兩個(gè)讀和一個(gè)寫(xiě)操作可以在一個(gè)周期里完成。因此并行存儲(chǔ)指令和專用指令可以在這種結(jié)構(gòu)的得到充分利圖3-1  TMS320C6416t硬件結(jié)構(gòu)用。另外，改進(jìn)的哈佛結(jié)構(gòu)使數(shù)據(jù)可以在數(shù)據(jù)和程序空間之間傳送。并行性支持在一個(gè)機(jī)器周期里完成一系列算術(shù)、邏輯和位處理運(yùn)算。同時(shí)，它提供了兩個(gè)獨(dú)立的EMIF （外部存儲(chǔ)器接口）接口（EMIFA和EMIFB），其中EMIFA提供了一個(gè)64比特的接口，EMIFB提供了一個(gè)16比特的接口，這為系統(tǒng)設(shè)計(jì)提供了極大的便利。同時(shí)，它

35、提供了64個(gè)獨(dú)立可編程EDMA通道，使得數(shù)據(jù)傳輸更加快捷和方便。同時(shí)1 GHZ的時(shí)鐘頻率，令我們的信號(hào)處理有更大的時(shí)間富余。此外，TI的CCS（Code Composer Studio）為我們提供了強(qiáng)大的DSP開(kāi)發(fā)工具。CCS是TI公司推出的一個(gè)集成性DSPs開(kāi)發(fā)工具，在一個(gè)開(kāi)放式的插件（plug-in）結(jié)構(gòu)下，CCS集成以下工具：（1）C6000代碼生成工具（包括C6000的C編譯器、匯編優(yōu)化器、匯編器和連接器）；（2）軟件模擬器（Simulator）；（3）實(shí)時(shí)操作系統(tǒng)DSP/BIOS；（4）主機(jī)與目標(biāo)機(jī)之間的實(shí)時(shí)數(shù)據(jù)交換軟件RTDX；（5）實(shí)時(shí)分析（real-time analysis）

36、和數(shù)據(jù)可視化（data visualization capabilities）軟件。3.1.2  DSPC6416外圍存儲(chǔ)電路設(shè)計(jì) 本模塊的主數(shù)據(jù)流程如下圖。從圖中可以看出，DSP主包括三個(gè)外圍器件，即FIFO，F(xiàn)LASH和SDRAM。其中FIFO是用來(lái)緩沖輸入輸出數(shù)據(jù)，F(xiàn)LASH主用來(lái)上電引導(dǎo)程序，SDRAM主用來(lái)存儲(chǔ)數(shù)據(jù)處理過(guò)程中需用的的一些數(shù)據(jù)。其中FIFO與DSP的EMIFB的BCE2空間相連，采用異步接口連接的方式。SDRAM與DSP的EMIFA的ACE0空間相連，作為大容量的數(shù)據(jù)緩存18 。圖3-2  FIFO的輸出與DSP的EMIFB的連接采用FPGA的輸出時(shí)

37、鐘作為FIFO的工作時(shí)鐘，由FPGA里面的鎖相環(huán)產(chǎn)生，F(xiàn)IFO的HF（半滿標(biāo)志）作為事件觸發(fā)DSP的4號(hào)和6號(hào)EDMA事件。HY97V283220T是hynix公司推出的一種單片存儲(chǔ)容量高達(dá)128 Mbits, 即4M字節(jié)的32bits字寬高速SDRAM芯片。HY97V283220T采用CMOS工藝，它的同步接口和完全流水線的內(nèi)部結(jié)構(gòu)使其擁有極大的數(shù)據(jù)傳輸速率, 可以工作在高達(dá)133 MHz 的時(shí)鐘頻率下, 刷新頻率為每64毫秒4096次。該SDRAM芯片內(nèi)部有四個(gè)存儲(chǔ)體（bank），通過(guò)行、列地址分時(shí)復(fù)用系統(tǒng)地址總線對(duì)不同存儲(chǔ)體內(nèi)不同頁(yè)面的具體存儲(chǔ)單元進(jìn)行讀寫(xiě)訪問(wèn)尋址。在進(jìn)行讀操作之前, 必

38、須預(yù)先激活SDRAM內(nèi)對(duì)應(yīng)的存儲(chǔ)體, 并選擇存儲(chǔ)器的某一行, 然后送入列地址讀取需的數(shù)據(jù)。從輸出列地址到SDRAM 返回相應(yīng)數(shù)據(jù)之間存在一個(gè)存取延遲。如果訪問(wèn)新的頁(yè)面, 則先需關(guān)閉所有的存儲(chǔ)體, 否則已打開(kāi)的頁(yè)面將一直有效。在寫(xiě)操作之前, 由于已經(jīng)預(yù)先激活了有關(guān)的行地址, 因此可以在輸出列地址的同時(shí)輸出數(shù)據(jù), 沒(méi)有延遲。由于HY97V283220T屬于32 Bit字寬的64 Mbit SDRAM芯片, 而C6416 的EMIFA時(shí)64 Bit 字寬的同步外存儲(chǔ)接口,為了使整個(gè)系統(tǒng)的存儲(chǔ)空間保持連續(xù), 本設(shè)計(jì)使用了兩SDRAM 與DSP 芯片組成實(shí)際大小為256 Mbit的外部存儲(chǔ)系統(tǒng)。具體的電

39、氣連接框圖如圖3-3所示。 圖3-3  DSP與SDRAM連接示意圖在對(duì)TMS320C6416外接FLASH存儲(chǔ)器編程之前，必須對(duì)TMS320C6416的啟動(dòng)模式進(jìn)行配置。C6416DSP可以有三種啟動(dòng)模式：不加載、ROM加載、主機(jī)加載。在本系統(tǒng)中我們選擇ROM加載啟動(dòng)模式，TMS320C6416的啟動(dòng)模式由TMS320C6416的EMIFB的地址總線BEA19：18（BOOTMODE1：0）決定，DSP在復(fù)位期間檢測(cè)這兩位的高低電平?jīng)Q定其引導(dǎo)模式。TMS320C6416引導(dǎo)模式配置表如下表3-1：使用AMD公司容量為4 M x 8 Bit的Am29LV033C FLASH

40、啟動(dòng)TMS320C6416，在硬件配置中，將TMS320C6416的C18管腳接一個(gè)1 k下拉電阻和D18管腳接一個(gè)1 k上拉電阻，以確保系統(tǒng)工作的可靠性。當(dāng)系統(tǒng)上電TMS320C6416脫離復(fù)位狀態(tài)后，TMS320C6416能自動(dòng)從FALSH中讀取數(shù)據(jù)并存放于TMS320C6416內(nèi)部從0 KB地址開(kāi)始的空間（TMS320C6416內(nèi)部有1 MB緩存），然后1 KB地址開(kāi)始執(zhí)行程序。表3-1  TMS320C6416引導(dǎo)模式配置表BOOTMODE1:0BOOT  PROCESS00系統(tǒng)不啟動(dòng)01使用HPI口進(jìn)行啟動(dòng)10使用EMIFB口8位ROM進(jìn)行啟動(dòng)11系統(tǒng)保留由于4

41、MB的Flash ROM有22根地址線，而TMS320C6416只有20根地址線，因此加入FPGA，對(duì)Flash進(jìn)行分頁(yè)，這里共分4頁(yè)，每頁(yè)1 MB。DSP與FLASH硬件連接圖如圖3-4所示：  圖3-4  EMIFB與FLASH硬件連接圖3.1.3  C6416 JTAG電路設(shè)計(jì) JTAG是基于IEEE1149.1標(biāo)準(zhǔn)的一種邊界掃描測(cè)試方式（Boundary-scan Test），TI為其大多數(shù)DSP提供了JTAG端口支持，C6416也不例外，結(jié)合配套的仿真調(diào)試軟件（Emulator），可以訪問(wèn)DSP的所有資源。仿真器通過(guò)一個(gè)14 pin的接插件與芯片的JTA

42、G端口進(jìn)行通信。圖35是14 pin接插件上的信號(hào)定義，圖3-6是C6416 JTAG端口與14 pin Header的連接關(guān)系：3.1.4  DSP電源設(shè)計(jì) C6000系列DSPs需兩種電源，分別為CPU核心和周邊I/O接口供電。周邊I/O電壓求3.3 V，CPU核心電壓則隨功耗技術(shù)的發(fā)展，逐漸從2.5 V降到1.8 V、1.5 V、1.2 V和1.0 V，本系統(tǒng)中選用的C6416 DSP核電壓為1.2 V，最新一代C6000處理器，已經(jīng)在開(kāi)發(fā)核心電壓<1 V的芯片。        圖3-5 JTAG引腳定

43、義圖                       圖3-6 C6000與JTAG連接圖因?yàn)樾鑳煞N電壓，所以考慮供電系統(tǒng)的配合問(wèn)題。加電過(guò)程中，應(yīng)當(dāng)保證內(nèi)核電源（CVDD）先上電，最晚也應(yīng)該與I/O電源（DVDD）一起加。關(guān)閉電源時(shí)，先關(guān)閉DVDD,再關(guān)閉CVDD。如果實(shí)際系統(tǒng)中只能先給DVDD加電，那么必須保證再整個(gè)加電過(guò)程中，DVDD不會(huì)超出CVDD 2 V。在有一定安全措施

44、的前提下，允許兩個(gè)電源同時(shí)加電，兩個(gè)電源都必須在25 ms內(nèi)達(dá)到規(guī)定電平的95%。圖3-7  DSP6416電源電路講究供電次序的原因在于：如果僅CPU內(nèi)核獲得供電，周邊I/O沒(méi)有供電，對(duì)芯片不會(huì)產(chǎn)生損害，只是沒(méi)有輸入輸出功能而已；如果反過(guò)來(lái)，周邊I/O得到供電而CPU內(nèi)核沒(méi)有加電，那么芯片緩沖/驅(qū)動(dòng)部分的晶體管將在一個(gè)未知的狀態(tài)下工作，這是非常危險(xiǎn)的。為了滿足上面的求，我們選擇了如圖3-7電源電路。3.2  正交解調(diào)模塊設(shè)計(jì)3.2.1  正交解調(diào)簡(jiǎn)介 在現(xiàn)實(shí)中，可物理實(shí)現(xiàn)的信號(hào)都是實(shí)信號(hào)?，F(xiàn)在以一個(gè)實(shí)的窄帶信號(hào)為例進(jìn)行分析，該信號(hào)可以表示為： 

45、0;                                                  （3-

46、1）很顯然，光有這一個(gè)等式不可能求得信號(hào)中含有的信息。于是在此引入了正交變換的概念。我們知道實(shí)信號(hào)的頻譜具有共軛對(duì)稱性，即其正負(fù)頻率幅度分量對(duì)稱，而相位分量相反，所以只需知道其正頻部分或負(fù)頻部分就可以知道完整的信號(hào)信息了。在此基礎(chǔ)上可以構(gòu)造一個(gè)只含正頻分量的新信號(hào)。首先，引入一個(gè)階躍濾波器：                         

47、0;                                （3-2）其沖激函數(shù)為：                

48、60;                                                 

49、60;                          （3-3）則，                       &

50、#160;                                      （3-4）                        &