數(shù)字邏輯實(shí)驗(yàn)-集成譯碼器及其應(yīng)用

1、武漢大學(xué)計(jì)算機(jī)學(xué)院教學(xué)實(shí)驗(yàn)報(bào)告課程名稱數(shù)字邏輯成 績教師簽名實(shí)驗(yàn)名稱集成譯碼器及其應(yīng)用二進(jìn)制并行加法器實(shí)驗(yàn)序號04實(shí)驗(yàn)日期2013 6 13姓 名徐佩學(xué) 號2012301500163專 業(yè)計(jì)算機(jī)科學(xué)與技術(shù)年級-班2012級計(jì)科5班1、 實(shí)驗(yàn)?zāi)康募皩?shí)驗(yàn)內(nèi)容（本次實(shí)驗(yàn)所涉及并要求掌握的知識；實(shí)驗(yàn)內(nèi)容；必要的原理分析）小題分：實(shí)驗(yàn)一：一、實(shí)驗(yàn)?zāi)康?1. 了解二進(jìn)制譯碼器的功能。 2. 熟悉集成譯碼器的應(yīng)用方法。 3. 熟悉集成譯碼器的擴(kuò)展方法。二、實(shí)驗(yàn)原理 74LS138為二進(jìn)制3-8線譯碼器。二進(jìn)制譯碼器是一種能將n個輸入變量變換成2n個輸出函數(shù)，且輸出函數(shù)與輸入變量構(gòu)成的最小項(xiàng)具有對應(yīng)關(guān)系的一種

2、多輸出組合邏輯電路。三、實(shí)驗(yàn)內(nèi)容 1 . 74LS138功能測試2.用74LS138和一些邏輯門實(shí)現(xiàn)邏輯函數(shù)3.實(shí)現(xiàn)全加器實(shí)驗(yàn)二一、實(shí)驗(yàn)?zāi)康?、熟悉集成加法器2、了解集成加法器的應(yīng)用二、實(shí)驗(yàn)原理二進(jìn)制并行加法器是一種能產(chǎn)生兩個n位二進(jìn)制數(shù)“算術(shù)和”的邏輯部件，按其進(jìn)位方式的不同可實(shí)現(xiàn)如下功能： （1）串行進(jìn)位二進(jìn)制并行加法器 串行進(jìn)位二進(jìn)制并行加法器是由全加器級聯(lián)構(gòu)成的，高位的“和”依賴于來自低位的進(jìn)位輸入。 （2）超前進(jìn)位二進(jìn)制并行加法器三、實(shí)驗(yàn)內(nèi)容1. 完成74LS283的功能測試。 2. 用1片4位二進(jìn)制并行加法器74LS283和一片74LS86（四二輸入異或門）實(shí)現(xiàn)一個4位二進(jìn)制并行加

3、/減法器。畫出接線圖并在實(shí)驗(yàn)臺上測試之。2、 實(shí)驗(yàn)環(huán)境及實(shí)驗(yàn)步驟（本次實(shí)驗(yàn)所使用的器件、儀器設(shè)備等的情況；具體的實(shí)驗(yàn)步驟）小題分：實(shí)驗(yàn)一：一、實(shí)驗(yàn)器材1.TD-DS實(shí)驗(yàn)箱 2. 74LS138 3-8線譯碼器 3 . 實(shí)驗(yàn)臺上提供的基本門電路、按需選用二、實(shí)驗(yàn)步驟測試導(dǎo)線好壞，測試74LS138功能是否正常，根據(jù)實(shí)驗(yàn)內(nèi)容連接電路并檢查是否正常工作實(shí)驗(yàn)二：一、實(shí)驗(yàn)器材 1 . TD-DS實(shí)驗(yàn)箱 2 . 74LS283 4位二進(jìn)制并行加法器 3 . 實(shí)驗(yàn)臺上提供的基本門電路，按需選用二、實(shí)驗(yàn)步驟 測試74LS283的功能3、 實(shí)驗(yàn)過程分析（詳細(xì)記錄實(shí)驗(yàn)過程中發(fā)生的故障和問題，進(jìn)行故障分析，說明故障

4、排除的過程及方法。根據(jù)具體實(shí)驗(yàn)，記錄、整理相應(yīng)的數(shù)據(jù)表格、繪制曲線、波形等）小題分：實(shí)驗(yàn)一：1、74LS138的功能測試2、實(shí)現(xiàn)邏輯函數(shù) 輸入 輸出 A B C F000 0 0010010001111000101111011111則F=m3+m5+m6+m7邏輯電路如下實(shí)際電路如下：3、實(shí)現(xiàn)全加器輸入輸出AiBiCi-1SiCi0000000110010100110110010101011100111111邏輯電路如下實(shí)際電路如下實(shí)驗(yàn)二:1、74LS283的功能測試2、用1片4位二進(jìn)制并行加法器74LS283和一片74LS86（四二輸入異或門）實(shí)現(xiàn)一個4位二進(jìn)制并行加/減法器4、 實(shí)驗(yàn)結(jié)果總

5、結(jié)（對實(shí)驗(yàn)結(jié)果進(jìn)行分析，完成思考題目，總結(jié)實(shí)驗(yàn)的新的體會，并提出實(shí)驗(yàn)的改進(jìn)意見）小題分： 周四像以前做完實(shí)驗(yàn)后，又是一陣激動。今晚共是兩個大實(shí)驗(yàn)，包括5個小實(shí)驗(yàn)。兩個芯片的功能測試，邏輯門與特定的芯片組合，完成不同的功能。 在做實(shí)驗(yàn)之前，我們把導(dǎo)線檢查了一遍，為防止以后不成功的導(dǎo)線問題發(fā)生。根據(jù)書上內(nèi)容做實(shí)驗(yàn)，連接電路，測試好芯片功能。然后實(shí)現(xiàn)邏輯函數(shù)的功能，當(dāng)然我們還用了其他邏輯門。連接實(shí)際電路之前，首先需要把真值表畫出來，然后畫出邏輯電路，根據(jù)邏輯電路連接實(shí)際電路。終于連好實(shí)際電路后，輸入不同的值，檢測輸出。發(fā)現(xiàn)只有一種情況不符合。我們再次檢查了電路連接，但還是不成功。后來找來了老師，引一根導(dǎo)線測試芯片不同引腳，發(fā)現(xiàn)其中一個是錯的。確實(shí)郁悶，也怪之前的功能測試沒有仔細(xì)檢查核對，才導(dǎo)致了后來的情況。 做第二個大實(shí)驗(yàn)時還比較順利，因?yàn)榭梢灾苯影磿系睦}來做。 最后做全加器時，發(fā)現(xiàn)又是只有一種情況不符合，好郁悶好郁悶。芯片是好的，導(dǎo)線是好的，電路不同引腳也連接正確，但就是有一種情況不對。我們還是找來了老師，老師又引了一根導(dǎo)線測試，看不同引腳的輸出是高電平還是低電平，后來發(fā)現(xiàn)一個引腳與另一個芯片相對應(yīng)的引腳不是同一電平，發(fā)現(xiàn)有一個是既不高又不低，原來是導(dǎo)