計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告1-單周期

1、計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告 單周期處理器開(kāi)發(fā) Q:10649503642015.05.12文檔目錄：1、 功能設(shè)計(jì)說(shuō)明2、 模塊化和層次化設(shè)計(jì)說(shuō)明3、 具體模塊定義4、 測(cè)試代碼及結(jié)果5、 實(shí)驗(yàn)完成時(shí)間安排6、 心得體會(huì)1、 功能設(shè)計(jì)說(shuō)明1. 完成的指令集:a) add，sub，and，or，slt，lw，sw，beq 和J 指令。b) 不支持溢出。2. 處理器為單周期設(shè)計(jì)。3. 功能模塊統(tǒng)一采用書(shū)上201頁(yè)的圖4-24設(shè)計(jì)，信號(hào)控制采用書(shū)上的193頁(yè)圖4-12和200頁(yè)圖4-22的真值表進(jìn)行化簡(jiǎn)。2、 模塊化和層次化設(shè)計(jì)說(shuō)明3、 具體模塊定義數(shù)據(jù)通路：1）PC模塊定義：(1) 基本描述PC 主要

2、功能是完成輸出當(dāng)前指令地址。復(fù)位后，PC指向0x0000_0000，此處為第一條指令的地址。(2) 模塊接口 信號(hào)名方向描述31:0addressI輸入的指令地址clkI時(shí)鐘信號(hào)rstI復(fù)位信號(hào)31:0outO輸出的指令地址（3）功能定義序號(hào)功能名稱(chēng)功能描述1復(fù)位rst=1時(shí)，將out置為0X0000_00002輸出指令地址時(shí)鐘信號(hào)到來(lái)時(shí)，將address賦給out2）NPC模塊定義：(1) 基本描述NPC 主要功能是根據(jù)當(dāng)前指令是否為beq指令，輸出下一條指令的地址。該模塊調(diào)用了MUX模塊。(2) 模塊接口 信號(hào)名方向描述15:0imaddrI指令的低16位zeroIALU計(jì)算結(jié)果:1表示當(dāng)

3、前兩寄存器(rs,rt)值相等;0表示不相等。brI是否為beq指令。1是0否31:0pcI輸入當(dāng)前指令地址31:0npcO輸出下一條指令地址（3）功能定義序號(hào)功能名稱(chēng)功能描述1輸出指令地址根據(jù)zero與br的值輸出下一條指令的地址。3）ALU模塊定義：(1) 基本描述實(shí)現(xiàn)加、減、與、或、小于則賦1五種計(jì)算。(2) 模塊接口 信號(hào)名方向描述2:0aluctrlIALU控制信號(hào)31:0AI rs寄存器的值31:0BIrt寄存器的值z(mì)eroOA- B=0,則zero=1;否則zero=0.31:0resultOAlu計(jì)算輸出的結(jié)果。（3）功能定義序號(hào)功能名稱(chēng)功能描述1輸出計(jì)算結(jié)果根據(jù)alu控制信號(hào)

4、，輸出A與B的計(jì)算結(jié)果2輸出zero若result=0則輸出zero=1，否則輸出zero=0。4）MUX模塊定義：(1) 基本描述實(shí)現(xiàn)32位和5位二選一數(shù)據(jù)選擇器(2) 模塊接口信號(hào)名方向描述SIMUX控制信號(hào)31:0d0/4:0d0I MUX輸入31:0d1/4:0d1IMUX輸入31:0y/4:0yOMUX輸出（3）功能定義序號(hào)功能名稱(chēng)功能描述1輸出d0,或d1的值S為0，y=d0;S為1，y=d1.5）EXT模塊定義：(1) 基本描述將輸入的16位地址按符號(hào)位擴(kuò)展為32位。(2) 模塊接口信號(hào)名方向描述15:0addrinI輸入的16位地址 31:0addroutO 輸出的32位地址（

5、3）功能定義序號(hào)功能名稱(chēng)功能描述1輸出擴(kuò)展的32位地址.將addrin擴(kuò)展為32位的addrout.6）regfile模塊定義：(1) 基本描述 根據(jù)輸入的兩個(gè)寄存器地址，輸出相應(yīng)寄存器的值，根據(jù)寄存器寫(xiě)信號(hào)和寄存器地址，將輸入的數(shù)據(jù)選擇寫(xiě)入寄存器。 (2) 模塊接口信號(hào)名方向描述clkI時(shí)鐘信號(hào)4:0rreg1I Rs寄存器地址4:0rreg2IRt寄存器地址31:0rdata1ORs寄存器值31:0rdata2ORt寄存器值regwI寫(xiě)寄存器信號(hào)4:0wregIRt寫(xiě)寄存器地址31:0wdataI寫(xiě)入寄存器的信號(hào)（3）功能定義序號(hào)功能名稱(chēng)功能描述1讀寄存器數(shù)據(jù)讀rs、rt寄存器的數(shù)據(jù)2向寄

6、存器寫(xiě)入數(shù)據(jù)根據(jù)寫(xiě)信號(hào)向寄存器選擇寫(xiě)入數(shù)據(jù)7）im_4k模塊定義：(1) 基本描述 指令內(nèi)存大小為4K，初始化從code.txt載入指令。根據(jù)輸入的指令地址，輸出當(dāng)前位置存儲(chǔ)的指令。 (2) 模塊接口信號(hào)名方向描述9:0addrI指令地址31:0doutO 指令（3）功能定義序號(hào)功能名稱(chēng)功能描述1載入指令初始化載入code.txt中的指令2輸出指令根據(jù)輸入的指令地址，輸出當(dāng)前指令8）dm_4k模塊定義：(1) 基本描述 “數(shù)據(jù)內(nèi)存”大小為4K，根據(jù)輸入的地址讀出“數(shù)據(jù)內(nèi)存”中的數(shù)據(jù)，并根據(jù)數(shù)據(jù)寫(xiě)信號(hào)，將輸入的數(shù)據(jù)選擇寫(xiě)入“數(shù)據(jù)內(nèi)存”中。 (2) 模塊接口信號(hào)名方向描述clkI時(shí)鐘信號(hào)9：0ad

7、drI 數(shù)據(jù)地址31:0dinI寫(xiě)入的數(shù)據(jù) weI數(shù)據(jù)內(nèi)存寫(xiě)信號(hào)31:0doutO讀出的數(shù)據(jù)（3）功能定義序號(hào)功能名稱(chēng)功能描述1讀數(shù)據(jù)內(nèi)存數(shù)據(jù)根據(jù)輸入的數(shù)據(jù)地址，讀出數(shù)據(jù)內(nèi)存的數(shù)據(jù)，讀出的數(shù)據(jù)不一定被使用，只有l(wèi)w指令才會(huì)使用。2向數(shù)據(jù)內(nèi)存寫(xiě)入數(shù)據(jù)在時(shí)鐘信號(hào)到來(lái)時(shí)，根據(jù)寫(xiě)數(shù)據(jù)信號(hào)，將輸入的數(shù)據(jù)選擇寫(xiě)入數(shù)據(jù)內(nèi)存中。9）Jump模塊定義:(1) 基本描述 將輸入的低26位指令左移兩位，高四位加上pc+4的高4位，組成32位地址輸出。 (2) 模塊接口信號(hào)名方向描述25:0addrinI低26位指令31:0pcI 當(dāng)前PC31:0addroutO計(jì)算出的32位地址（3）功能定義序號(hào)功能名稱(chēng)功能描述1

8、輸出J跳轉(zhuǎn)地址輸出計(jì)算得到的32位地址，為J指令要跳轉(zhuǎn)的地址。10) ALUCtrl模塊定義:(1) 基本描述 根據(jù)指令的低6位(function字段)和輸入的aluop控制信號(hào)，利用真值表化簡(jiǎn)輸出三位的ALU控制信號(hào)。真值表利用書(shū)上193頁(yè)圖4-12. (2) 模塊接口信號(hào)名方向描述5:0funcI指令低6位1:0aluopI Aluop控制信號(hào)2:0aluctrlO Alu控制信號(hào)（3）功能定義序號(hào)功能名稱(chēng)功能描述1 輸出ALU控制信號(hào)利用真值表化簡(jiǎn)輸出ALU控制信號(hào)。11) controller模塊定義:(1) 基本描述 根據(jù)輸入的指令高6位(Op字段)，利用真值表化簡(jiǎn)，輸出RegDst

9、,ALUSrc,MemtoReg,RegWrite,MemWrite,Branch,J,ALUOp控制信號(hào)。真值表采用書(shū)上200頁(yè)圖4-22，再加上J指令的輸入輸出。其中高阻狀態(tài)設(shè)為0。MemRead信號(hào)可以省略。 (2) 模塊接口信號(hào)名方向描述5:0OpI指令高6位 RegDstO Rd寄存器控制信號(hào) ALUSrcO ALU數(shù)據(jù)來(lái)源控制信號(hào) MemtoRegO 數(shù)據(jù)內(nèi)存數(shù)據(jù)寫(xiě)入寄存器控制信號(hào) RegWriteO 寄存器寫(xiě)控制信號(hào) MemWriteO 數(shù)據(jù)內(nèi)存寫(xiě)控制信號(hào) BranchO Beq指令控制信號(hào)JO J指令控制信號(hào)1:0ALUOp O ALUOp控制信號(hào)（3）功能定義序號(hào)功能名稱(chēng)功能

10、描述1輸出各種控制信號(hào)根據(jù)輸入的OP，利用真值表化簡(jiǎn)，輸出各種控制信號(hào)。4、 測(cè)試代碼及結(jié)果1） 測(cè)試代碼及結(jié)果：在regfile模塊初始化了17（$s1），18($s2)，20($s4)號(hào)寄存器的值分別為8、4、12.add $s3,$s2,$s1 /$s3=4+8=12sub $s5,$s4,$s3 /$s5=12-12=0beq $s3,$s4,LI /$s3=$s4,跳到LIsw $s2,1($s1)lw $s3,1($s1)LI:and $s5,$s4,$s3 /$s5=$s4 & $s3=12or $s5,$s3,$s1 /$s5=$s4 | $s3=12slt $s5,$

11、s3,$s1 /$s3>$s1,$s5=0sw $s2,1($s1) /存入4lw $s3,1($s1) /載入4到$s3j LI /跳轉(zhuǎn)2） 生成的16進(jìn)制文件(code.txt)：02519820 / add $s3,$s2,$s10293a822 / sub $s5,$s4,$s312740002 / beq $s3,$s4,LIae320001 / sw $s2,1($s1)8e330001 /lw $s3,1($s1)0293a824 / LI:and $s5,$s4,$s30271a825 / or $s5,$s3,$s10271a82a / slt $s5,$s3,$s1a

12、e320001 / sw $s2,1($s1)8e330001 / lw $s3,1($s1)08100005 /j LI5、 實(shí)驗(yàn)完成時(shí)間安排1、 實(shí)驗(yàn)前2小時(shí)看了Verilog語(yǔ)法，并用ModelSim跑了PPT給的counter程序。2、 實(shí)驗(yàn)課上跟著老師寫(xiě)了各個(gè)模塊，至此各個(gè)模塊已經(jīng)基本寫(xiě)完。3、 中午用了不到1小時(shí)寫(xiě)了控制信號(hào)及頂層模塊，只剩下測(cè)試工作。4、 中午用了大概半小時(shí)時(shí)間測(cè)試程序可以運(yùn)行，完成調(diào)試。5、 總體完成時(shí)間在10小時(shí)以?xún)?nèi)。6、心得體會(huì) 通過(guò)該實(shí)驗(yàn)，對(duì)硬件編程有了更深入的理解。之前參加學(xué)校的PLD比賽賽前培訓(xùn)(后來(lái)時(shí)間太緊，比賽放棄)，使用過(guò)Vivado跑了一段測(cè)試程序，當(dāng)時(shí)對(duì)仿真一塊