GAL的工作模式

1、GAL的工作模式GAL16V8有3種工作模式，即寄存器模式、復(fù)合模式和簡單模式。適當(dāng)連接器件的引腳線，由OLMC的輸出/輸入特性可以決定其工作模式。GAL16V8寄存器模式 在寄存器模式中，宏單元被配置為專用的寄存器輸出或者I/O功能。這種模式中有效的結(jié)構(gòu)配置與普通的16R8和16RP4器件類似，只是在極性，I/O和寄存器布置方面有不同。所有的宏單元共享共同的時(shí)鐘和輸出使能控制引腳。任一個(gè)宏單元都能夠被配置成寄存器或I/O形式，可以多至8個(gè)。專用的輸入或輸出功能能夠被用作I/O功能的子系統(tǒng)。寄存器形式輸出每個(gè)輸出端有8個(gè)乘積項(xiàng)（圖A），I/O形式輸出端有7個(gè)乘積項(xiàng)（圖B），在兩個(gè)圖中，引腳1和

2、11總是分別地配置為時(shí)鐘輸入和輸出使能，不能被配置為專用輸入。包括用戶電子簽名(UES)熔絲和乘積項(xiàng)禁止 (PTD) 熔絲，JEDEC熔絲數(shù)顯示在下頁的邏輯圖上。引腳號(hào)功能20Vcc10地29僅作為輸入1時(shí)鐘輸入11使能（低電平有效）1219輸入或輸出（本引腳反饋），圖A和圖B圖A，寄存器配置，輸入或輸出，引腳12.19， 8個(gè)輸出乘積項(xiàng)，本引腳反饋，/OE和CLK公用圖B，組合I/O配置，輸入或輸出，引腳12.19，7個(gè)輸出乘積項(xiàng)，1 個(gè)使能乘積項(xiàng)，本引腳反饋寄存器模式邏輯圖 輸入引腳2-9 I/O引腳12-19，本引腳反饋 時(shí)鐘引腳1 輸出使能引腳11GAL16V8復(fù)合模式在復(fù)合模式中，宏

3、單元或者僅僅配置為輸出功能或者配置為I/O功能。這個(gè)模式中有效的結(jié)構(gòu)配置類似于普通的16L8和16P8器件，只是在每個(gè)宏單元中帶有可編程的極性。這個(gè)模式中最多能有6個(gè)I/O口，專用的輸入或輸出功能能夠被用作I/O功能的子系統(tǒng)（圖A）。2個(gè)最外邊的宏單元(引腳 12 和 19)沒有輸入能力（圖B）。在寄存器模式中能夠?qū)崿F(xiàn)設(shè)計(jì)需要的8個(gè)I/O口。全部宏單元的每一個(gè)輸出端有7個(gè)乘積項(xiàng)，1個(gè)乘積項(xiàng)被用于可編程的輸出使能控制（圖A和圖B）。引腳1和11作為輸入到與陣列的數(shù)據(jù)輸入端總是有效的，并分別地使用引腳19和12的反饋。由于有這個(gè)反饋路徑，引腳19和12不能選擇反饋。包括UES熔絲和PTD熔絲的JE

4、DEC熔絲數(shù)顯示在下頁的邏輯圖上。引腳號(hào)功能20Vcc10地29，1，11僅作為輸入12，19（兩端）僅作為輸出（無反饋），圖B圖A，組合I/O配置，引腳13.18，本引腳反饋，7個(gè)輸出乘積項(xiàng)，1個(gè)使能乘積項(xiàng)圖B，組合輸出配置，引腳12，19，無反饋，7個(gè)輸出乘積項(xiàng)，1個(gè)使能乘積項(xiàng)1318輸入或I/O（本引腳反饋），圖A復(fù)合模式邏輯圖 專用輸入引腳2.9，1，11 組合輸出引腳12，19，無反饋 組合I/O 引腳13.18，本引腳反饋，7個(gè)輸出乘積項(xiàng)， 1個(gè)使能乘積項(xiàng)GAL16V8簡單模式 在簡單模式中，宏單元被配置為專用的輸入或者專用的組合輸出。在這種模式中有效的結(jié)構(gòu)配置與通用的10L8和1

5、2P6器件類似，只是一般的輸出極性或輸入選擇可能變更。簡單模式中全部輸出端都最多有8個(gè)控制邏輯乘積項(xiàng)，附加的，每一個(gè)輸出端都有可編程的極性。引腳1和11作為輸入到與陣列的數(shù)據(jù)輸入端總是有效的。中間的2個(gè)宏單元(引腳15和16)不能被用作輸入或I/O引腳（圖A,圖C），而僅僅能被用作專用（圖B）。包含UES熔絲和PTD熔絲JEDEC熔絲數(shù)顯示在下頁的邏輯圖里。引腳號(hào)功能20Vcc10地2.9，1，11僅作為輸入15，16（中間）僅作為輸出（無反饋），圖B12，13，14輸入或I/O（下臨引腳反饋），圖A和圖C圖B，組合輸出配置，引腳15，16，無反饋圖A，組合輸出配置，引腳12，13，14，下臨

6、腳反饋，17，18，19，上臨腳反饋，8個(gè)輸出乘積項(xiàng)17，18，19輸入或I/O（上臨引腳反饋），圖A和圖C圖C，專用輸入，引腳12，13，14，17，18，18，8個(gè)輸出乘積項(xiàng)簡單模式邏輯圖 專用輸入引腳2.9，1，11 組合輸出引腳15，16，無反饋 組合I/O引腳12,13,14，上臨引腳反饋，17,18,19，下臨引腳反饋編譯軟件對(duì)OLMC（Output Logic Macrocell）的支持軟件編譯器以不同的器件類型支持全部3種不同的OLMC模式。3種器件類型包含在下面的表中。大多數(shù)編譯器都有能力自動(dòng)選擇器件類型，通常是基于寄存器用法和輸出使能（OE）用法。器件的寄存器用法強(qiáng)迫軟件選

7、擇寄存器模式。帶有乘積項(xiàng)控制的OE的所有組合輸出，將強(qiáng)迫軟件選擇復(fù)雜模式。僅僅當(dāng)所有的輸出都是專用組合而沒有OE控制時(shí)，軟件選擇簡單模式。表中的不同器件類型能夠被使用而代替軟件的自動(dòng)器件選擇。詳情請(qǐng)參閱編譯軟件手冊。當(dāng)使用軟件配置器件時(shí)，用戶必須特別關(guān)注下列每一種模式中限制條件：在寄存器型模式中，引腳1和11總是分別地配置為時(shí)鐘輸入和輸出使能，不能被配置為專用輸入。在復(fù)合模式中，引腳1和11變?yōu)閷Ｓ幂斎氩⒎謩e地使用引腳19和12的反饋。由于有這個(gè)反饋路徑，引腳19和12不能選擇反饋。在簡單模式中，輸出引腳的全部反饋路徑通過鄰近的引腳連接。因此，最中間的兩個(gè)引腳（引腳15和16）不能選擇反饋而被

8、配置為專用組合輸出。簡單模式復(fù)合模式寄存器模式自動(dòng)模式選擇CUPL G16V8AS G16V8MA G16V8MS G16V8 TANGO-PLD G16V8AS3 G16V8C G16V8R G16V8 GAL16V8和GAL20V8引腳分布圖GAL16V8引腳功能表引腳寄存器模式復(fù)合模式簡單模式 1時(shí)鐘專用輸入專用輸入 2.9專用輸入 10地地地 20電源電源電源 19引腳（12.19），組合I/O，本引腳反饋引腳（19），組合輸出，不可反饋引腳（17.19），組合I/O，上臨引腳反饋，或?qū)Ｓ幂斎?18引腳（13.18），組合I/O，本引腳反饋 17 16引腳（15,16），組合輸出，無反

9、饋 15 14引腳（12.14），組合I/O，下臨引腳反饋,或?qū)Ｓ幂斎?13 12引腳（12），組合輸出，不可反饋 11輸出使能專用輸入專用輸入開發(fā)軟件應(yīng)用提示Protel99 SE的PLD模塊支持簡單PLD器件的圖形程序設(shè)計(jì)和cupl語言程序設(shè)計(jì)。不論圖形程序或cupl語言程序，編譯后都能生成jed文件。jed文件的內(nèi)容可以用通用燒寫器寫入PLD器件。圖形程序設(shè)計(jì)僅需畫圖，不用編寫代碼，比語言程序設(shè)計(jì)直觀方便得多。PLD模塊中的圖形程序設(shè)計(jì)可以使用358個(gè)圖形符號(hào)（其中31個(gè)為74系列器件功能）。圖形符號(hào)可以看作語言程序設(shè)計(jì)中的庫函數(shù)，圖形符號(hào)的輸入引腳相當(dāng)于庫函數(shù)的參數(shù)，輸出引腳相當(dāng)于庫函

10、數(shù)的返回值。Protel 2004及以后版本，以FPGA模塊代替PLD模塊，不再支持簡單PLD器件設(shè)計(jì)。現(xiàn)在實(shí)際使用的簡單PLD器件主要就是GAL了，顯然，Protel99 SE中的PLD模塊，對(duì)于開發(fā)GAL器件是非常珍貴的。atmel公司的PLD開發(fā)軟件wincupl（10.9MB），能做cupl語言程序設(shè)計(jì)和波形仿真，但不能做圖形設(shè)計(jì)，只能部分代替Protel99 SE中的PLD模塊。wincupl可以從atmel網(wǎng)站免費(fèi)下載。Cupl程序設(shè)計(jì)應(yīng)注意三點(diǎn)： 文件頭的10個(gè)項(xiàng)目中，至少要有NAME（源文件名，例如NAME xxx.pld，擴(kuò)展名可省略），DEVICE（器件類型，即工作模式，例

11、如DEVICE g16v8，其中g(shù)16v8表示GAL器件GAL16V8的自動(dòng)模式選擇）這2項(xiàng)； 分配引腳時(shí)，變量方向與引腳方向要一致； 程序主體中，語句的語法要正確。這樣，經(jīng)過編譯就可以產(chǎn)生熔絲圖文件xxx.jed，邏輯的正確性由模擬仿真驗(yàn)證或由實(shí)驗(yàn)驗(yàn)證。PLD圖形程序設(shè)計(jì)幾乎等同于電路原理圖繪制，不同點(diǎn)在于，PLD圖形必須使用專用圖形符號(hào)。圖形符號(hào)庫的加載路徑是，Design Explorer 99 SELibrarySchPLD.ddb。PLD.ddb中包含2個(gè)庫文件：PLD Devices.lib和PLD symbols.lib。其中，PLD symbols.lib是邏輯符號(hào)庫，用于PL

12、D圖形程序，PLD Devices.lib是PLD器件的引腳圖庫，用于電路原理圖。PLD圖形程序設(shè)計(jì)步驟如下：1 進(jìn)入Protel99 SE 創(chuàng)建一個(gè)名為xxx.sch的PLD圖形設(shè)計(jì)文件。布放元件 在空白的sch文件中，從PLD symbols.lib庫中選取邏輯符號(hào)，邏輯元件，引腳符號(hào)，放到適當(dāng)?shù)奈恢?。在圖形程序經(jīng)過編譯后生成的pld文件中，引腳符號(hào)的設(shè)計(jì)號(hào)（Design）將成為引腳變量的一部分，為了便于指稱和識(shí)別，應(yīng)將設(shè)計(jì)號(hào)修改為比較有意義的名稱（字符或字符串）。連線 用wire線連接邏輯符號(hào)，邏輯元件，引腳符號(hào)等邏輯元素。也可以用總線的方式，即用總線和總線輸入線聯(lián)結(jié)。分配引腳 每個(gè)引腳

13、符號(hào)有一個(gè)引腳說明文字LOC=PIN*，為了顯示或隱藏引腳說明文字，PLD/Toggle Pin LOC。若腳說明文字LOC=PIN*已顯現(xiàn)，鼠標(biāo)雙擊該文字，出現(xiàn)“Part Descripion”對(duì)話框，將“Text”項(xiàng)后面的字符串“LOC=PIN*”中的“*”號(hào)改為引腳號(hào)，例如整個(gè)字符串改“為LOC=PIN1”。對(duì)于復(fù)合引腳符號(hào)，如OPAD8，寫為“LOC=PIN12.19”的樣式。配置PLD器件 配置器件即選擇工作模式。PLD/Configure.->“Configure PLD Compiler”對(duì)話框：“Option”工作模式選項(xiàng)卡:“Target Device”小窗口中為默認(rèn)器

14、件“Virtual”，點(diǎn)擊“Change”按鈕->Target Device選項(xiàng)卡：在左邊“Device”下拉窗口中，選“GAL”，在右邊下拉窗口中，選“g16v8”或 “g20v8”,即為“自動(dòng)模式選擇”。“Output Fomats”輸出格式選項(xiàng)卡：保持默認(rèn)內(nèi)容，即默認(rèn)生成jed文件。編譯 PLD/Compile，如果編譯能夠完成，即生成cupl源程序文件xxx.pld和可用于燒片的目標(biāo)程序文件xxx.jed。仿真 創(chuàng)建一個(gè)與pld文件同名（也就是與sch文件同名）的xxx.si文件，在其中編寫仿真文件。仿真文件中的變量名稱（輸入引腳和輸出引腳的名稱，或稱設(shè)計(jì)號(hào)）必須與編譯后生成的x

15、xx.pld文件中的變量名稱相同。保存xxx.si文件，然后在sch界面或pld界面進(jìn)行仿真：PLD/Simulate。仿真成功后生成波形文件xxx.so和波形格式文件xxx.WO。仿真說明文件主要包括2個(gè)域，第1個(gè)是“order:”域，第2個(gè)是“vectors:”域，“vectors:”域的內(nèi)容是輸出輸入的邏輯關(guān)系式，格式類似真值表，輸入變量值用0，1，X，C表示，輸出變量值用H，L，Z表示，“order:”域則指明“vectors:”域中變量的順序，變量名必須與pld文件中使用的變量名一致。仿真并不必須，可以不進(jìn)行。此外，在proteus中也可以對(duì)pld器件進(jìn)行仿真，只要加載jed文件即可

16、。圖形編程舉例一. 任務(wù) 利用GAL器件GAL16V8，仿照74138，設(shè)計(jì)一個(gè)3-8譯碼器。輸入引腳的數(shù)目和功能，與74138完全一致。輸出引腳的數(shù)目與74138相同，但輸出極性由74138的低電平有效變?yōu)楦唠娖接行?。? 圖形程序設(shè)計(jì) 設(shè)計(jì)好的圖形程序如下圖，將文件名取為xxx.sch。圖中，輸入引腳符號(hào)和輸出引腳符號(hào)的名稱（即設(shè)計(jì)號(hào)）與74138是完全一致的。三. 工作模式配置 配置為自動(dòng)模式選擇，即“GAL”和“g16v8”。四. 編譯 編譯后自動(dòng)生成的xxx.pld文件（部分）如下： 以下為文件頭NAME GAL138;DATE 2013/6/11;PARTNO ;REVISION

17、;DESIGNER ;COMPANY ;ASSEMBLY ;LOCATION ;DEVICE g16v8;/*/* All Parts Connected */ 這一部分全部為注釋，全部省略/*/*/* Input and Output Pin Declarations */*/ 以下為輸入引腳說明PIN 1 = NetA_I; /* Part = (A) */PIN 2 = NetB_I;/* Part = (B) */PIN 3 = NetC_I;/* Part = (C) */PIN 4 = NetG1_I;/* Part = (G1) */PIN 5 = NetG2A_I;/* Par

18、t = (G2A) */PIN 6 = NetG2B_I;/* Part = (G2B) */ 以下為輸出引腳說明PIN 12 = NetY0_O;/* Part = (Y0) */PIN 13 = NetY1_O;/* Part = (Y1) */PIN 14 = NetY2_O;/* Part = (Y2) */PIN 15 = NetY3_O;/* Part = (Y3) */PIN 16 = NetY4_O;/* Part = (Y4) */PIN 17 = NetY5_O;/* Part = (Y5) */PIN 18 = NetY6_O;/* Part = (Y6) */PIN 1

19、9 = NetY7_O;/* Part = (Y7) */*/*/* Logic Equations */*/ 以下為x74_138輸出方程N(yùn)etU6_Y0 = !(!NetA_I & !NetB_I & !NetC_I & NetG1_I & !NetG2A_I & !NetG2B_I); /* Part = (U6) */NetU6_Y1 = !(NetA_I & !NetB_I & !NetC_I & NetG1_I & !NetG2A_I & !NetG2B_I); /* Part = (U6) */ 74_138輸出方程后半部分省略 以下為GAL16V8輸出引腳NetY0_O = !NetU6_Y0; /* Part = (U15) */NetY1_O = !NetU6_Y1;/* Part = (U16) */ GAL16V8輸出方程后半部分省略/*/五. 仿真 以下為仿真文件的內(nèi)容，不能有漢字注釋，仿真文件名必須與pld文件（也是.sch文件）相同，。NAME GA