模型仿真培訓(xùn)教材

1、IBIS 模型培訓(xùn)要點：模型的概論模型的分類模型的基本理論模型的檢查連接器和過孔的模型一模型的概論仿真的第一步離不開IBIS 模型的收集，下面是關(guān)于模型的一些基本知識：模型產(chǎn)生的流程：模型的轉(zhuǎn)換工具：上圖中的 IBIS toDML 的轉(zhuǎn)換的工具已經(jīng)整合到Cadence 的仿真工具中， DML 是指 DEVICEMODEL Language模型的精度：模型是否能夠準(zhǔn)確反映器件BUFFER 的工作狀態(tài)，直接關(guān)系到仿真的準(zhǔn)確性，因此模型內(nèi)部的檢查是必須的：下面是一個模型的BUFFER 的圖與實際測量的結(jié)果對比：（二）模型的分類：模型的分類方式有兩種：以文本格式的分類和以器件類型的分類以文本格式的分類

2、：SPICE（典型的晶體管模型）同類的模型有PSPICE HSPICEIBIS （行為極的模型）器件類型分類的模型：DEVICE MODELIO BUFFER （Drive receive）Discrete deviceBoardmodelINTERCONNECT MODELTransmission lineConnectorCablePackageViaIBIS 模型的定義：IBIS 模型的作用：SPICE 模型與 SPICE 模型的比較：三 IBIS 的基本理論IBIS模型的幾種等效電路：IBIS 模型版本的區(qū)別IBIS 版本的時候， 僅僅只是 CMOS 的電平無邊沿控制， 對于高速芯片的

3、由電平的上升沿及下降沿控制的電路，顯然不適用。IBIS 模型版本最主要增加 包括 ECL 的多總線支持，終端和漏極開路模型，差分I/O 及復(fù)雜包裝參數(shù)定義。模型 3。2 版本主要增加的是FBGA 的 PIN 模型選擇，及多級驅(qū)動和動態(tài)箝位(所以特別注意的是當(dāng)你拿到廠家給你的模型，首先要檢查模型的版本信息，當(dāng)然觀察模型的曲線，版本越高級，曲線的精度越高，但是可能有些芯片的IBIS 模型版本沒有升級到那麼高，但是也要看是否可用，比如我這次有一個器件的模型中Buffer的類型是差分I/O ，但是供應(yīng)商給的版本是，模型中沒有定義差分的關(guān)鍵字，由于差分模型是在以上版本才有，所以就必須和廠家聯(lián)系重新給你更

4、新版本的IBIS 模型。還有如果板上有FBGA 器件也應(yīng)該使用版本的IBIS 模型，因為只有這個版本的模型才有 FBGA 的 PIN 模型的選擇。 E0 所以了解器件的特性，才能一開始就向廠家素要正確版本IBIS模型。，由于器件的特性，并不是個版本的模型所增加的內(nèi)容，都得到體現(xiàn))拿到模型后，預(yù)先要熟悉的信息：文件頭文件頭包含有關(guān)于 IBIS 版本、文件名以及資料來源、修訂等信息。下面是文件頭的例子。圖2-2 是文件頭的示例。IBIS VerIBIS 文件頭需要下列關(guān)鍵字：File Name 本文件的 IBIS 版本。IBIS VerFile Rev IBIS 的文件名（文件名不多于80 個字母

5、，包括注釋在內(nèi)）File NameFile Rev IBIS 文件或模型的修訂級別。下列關(guān)鍵字在IBIS 頭部分為可選項：Comment Char用于改變注釋符。默認(rèn)的注釋符為管狀線（|）。Date文件創(chuàng)建日期。Source模型數(shù)據(jù)的來源。Note涉及到文件及元件的相關(guān)信息。Disclaimer任何法律的放棄。Copyright任何版權(quán)信息。元件描述在 IBIS 文件元件描述包含有從數(shù)據(jù)手冊中得到的元件引腳、封裝電特性等信息。在此部分中可定義管腳到緩沖器（模型）的映射。Component256Kx16_4M圖 2-3 ：元件描述部分ManufactuerMotorola在元件描述中IBIS 需

6、要下列部分關(guān)鍵字Package|typminmaxCompoent標(biāo)志元件描述的開始，為元件定義一個唯一的名字。一般推薦使用標(biāo)準(zhǔn)名稱作為元件名。Manufacture聲明元件生產(chǎn)商的名稱。Package包括組件導(dǎo)線電阻、電感、電容的變化范圍，有典型值、最小值、最大值。IBIS 需要典型值，它必須在最小值和最大值前說明。Pin將引腳號映射到信號名和模型名上。IBIS 需要信號注意的是： FileName和 Compoent的名字可以不一樣的，但是FileName 后的文件名必須是小寫，而且必須與IBIS 模型的名字完全相同。模型描述中關(guān)注的參數(shù)：注意的是Tco 的測量是時序測量的條件：Cref

7、,Rref,Vref,是芯片內(nèi)部的負(fù)載，我們在仿真參數(shù)的選擇的時候，如下圖：From Library的選擇是考慮到了芯片的負(fù)載上的傳輸延遲，而ON the delay是沒有考慮芯片內(nèi)的負(fù)載的。而我們在計算SWICH DELAY和 settledelay的時候，必須考慮芯片的負(fù)載。模型的內(nèi)部電路9上圖中，左邊的電路為INPUT 電路，后邊為驅(qū)動電路，其中的驅(qū)動電路中，PULLUP 及 PULLDOWN的結(jié)型場效應(yīng)管，不同的電路模型中，可以有不同，可以是上面為P 型 MOS ，下面是N 型 MOS ，也可以反之。所以不同的PULLUP 及 PULLDOWN的電路波形可能是反向的。典型的三態(tài)電路如下

8、上圖是一個模型，通過Input及 Enable電平變化來實現(xiàn)兩個MOS 管的導(dǎo)通和截止，輸出不同電平測量 V-I 曲線，三態(tài)時，IBIS 僅需要四個設(shè)定的I-V 關(guān)系曲線，一個是下拉接通（輸出為低）的關(guān)系曲線，另一個是上拉接通 （輸出為高） 的關(guān)系曲線。 下拉的 I-V 關(guān)系數(shù)據(jù)以地為參考源定義為Pulldown，上拉的 I-V關(guān)系數(shù)據(jù)以器件供給正電源為參考源定義為Pullup 。當(dāng)不使能時，兩管截止測量二極管的箝位特性，可以使用 POWERClamp 和 GNDClamp 說明二極管的鉗位特性。當(dāng)信號電壓高于器件的電源電壓時為電源鉗位POWERClamp ，信號電壓低于參考地時為地鉗位GND

9、Clamp 。而對于這四個設(shè)定曲線有分別在MIN,MAX,TYP測量情況，因此3-states有條I/V 曲線設(shè)置。Output Onlly Buffer在這種模型中， 僅需要兩個設(shè)定的I-V 關(guān)系曲線，即上拉 MOS 管導(dǎo)通，或下拉 MOS 管導(dǎo)通時，測量的 Pull-down和 Pull-up的 -V 曲線，同樣它們也MIN,MAX,TYP測量情況， 因此 utput的模型應(yīng)該有條 I/V 曲線設(shè)置。這種模型需要使用C_comp說明驅(qū)動器的管芯電容。Output模型中邏輯狀態(tài)的轉(zhuǎn)換（低到高或高到低）與下圖所示的線性斜率近似。斜率不包括封裝影響，只包括驅(qū)動電容的影響。Ramp 描述了兩個參數(shù)

10、，dV/dt_r說明上升時間，dV/dt_f說明下降時間。dV/dt_rdV 是信號上升沿由20% 至 80% 的幅度范圍，dt_r 是指此上升范圍所用的時間。dV/dt_fdV 是信號下降沿由80% 至 20% 的幅度范圍， dt_f 是指此下降范圍所用的時間。R_load 確定斜率的測試負(fù)載。對于上面的曲線只有I/O, 三態(tài)和 Output的模型才有，而斜率的測試負(fù)載R_load 一般是 om ，如果驅(qū)動能力差，那麼歐姆可能不滿足要求，那麼會加入更大一些的電阻，來提高驅(qū)動能力。而對于后面提到的Open Drain或是 ECL 類型的 Buffers, 負(fù)載電阻和電壓是特定的。Input B

11、uffers一個 Input模型與其它基本IBIS 模型的區(qū)別僅在模型部分不同。Input有兩個 I-V 關(guān)系曲線的集合，一個是地鉗位，一個是電源鉗位。匯集的地鉗位數(shù)據(jù)指信號電壓相對于參考源地的電壓電流關(guān)系數(shù)據(jù)；匯集的電源鉗位數(shù)據(jù)指信號電壓相對于參考源供電電源的電壓電流關(guān)系數(shù)據(jù)。僅在器件中有鉗位特性時，IBIS 需要電流輸入表建模。IBIS 需要 C_comp參數(shù)描述接收器的管芯電容。對于所有的Input模型，IBIS 需要 Vin1 和 Vin2 參數(shù)，這兩個參數(shù)描述了緩沖器的開關(guān)閥值電壓。同Output Buffer模型一樣也條I/V 曲線設(shè)置。Open Drain Buffers一個Op

12、enDrain模型有三個I-V關(guān)系曲線的集合，一個是一個是下拉接通（輸出為低）的關(guān)系曲線（ Pull-down） , 一個是地鉗位（Gnd clamp） , 一個是電源鉗位(Power clamp),由于 Open Drain Buffers沒有接上拉MOS 管，所以沒有Pull-up的 I/V 曲線，同樣它們也有在MIN,MAX,TYP測量情況， 所以共有條I/V曲線設(shè)置。上面所描述的模型都是TTL 類型的，它們的驅(qū)動方式是行為極，主要通過CMOS 的導(dǎo)通和關(guān)斷方式來完成。而這種模型的掃描電壓范圍是cc 到2*Vcc. 但是對于OpenDrainBuffers的掃描電壓范圍不是由內(nèi)部的工作電

13、壓決定的，而是由外加的上拉電阻的電壓決定，所以它的掃描電壓范圍是V-ref到 2Vref對于 Pull-up和 Powerclamp的數(shù)據(jù)是與內(nèi)部工作電壓Vcc 相關(guān)的 ,當(dāng) Vcc 變化時，掃描范圍也是隨Vcc變化的。如下數(shù)據(jù)是很多模型中經(jīng)?？梢姷模缫粋€器件的工作電壓為+/-10%,因此掃描的范圍是typminmaxtototo一般情況下，掃描電壓的范圍在Vcc 到 2*Vcc. 但是在混合電壓的情況下，我們應(yīng)該使用大的電壓值做為掃描范圍。如一個電壓為容余最大值為5v 的 Buffer ，那它的掃描范圍在 5v to +10v.Open Drain器件的掃描范圍是由外接上拉電阻的電壓決定的

14、，與內(nèi)部的工作電壓Vcc 無關(guān)，掃描電壓的范圍在 Vpullupto 2*Vpullup.同時還要注意的模型中的Pullup和 POWER Clamp 中的電壓值 Pullup 和POWERClamp 中的電壓值 V 是相對于電源的，即V VDD -V Output ；而 Pulldown和 GNDClamp 中的電壓值 V 是相對于地的，即V V Output。圖表中電流Itable的方向，規(guī)定流入器件的方向為正，流出為負(fù)。終上所述模型的定義有模型名、模型類型、C_comp 、 DC 參數(shù)或時序參數(shù)、 V/I 數(shù)據(jù)表 (包括 Pullup 、Pulldown、POWER Clamp和 GND

15、 Clamp) 、 Ramp數(shù)據(jù)表（包括測試的溫度范圍、電壓范圍、dV/dt，以及參考負(fù)載R_load ）和 V/t數(shù)據(jù)表（通常給出4 個 Waveform數(shù)據(jù)表，即參考電壓為供電電源時的RisingWaveform和 falling Waveform數(shù)據(jù)，以及參考電壓為地電平時地Rising Waveform和 falling Wavefor，同時每個數(shù)據(jù)表還常常給出了參考負(fù)載R_fixture5 ）等信息。模型類型可以是 Output ，Input ，3-state ，Output-Ecl以及 Open-drain等 I/O 屬性。模型類型的 I/O 屬性不同，對 DC參數(shù)或時序參數(shù)以及數(shù)

16、據(jù)表要求的內(nèi)容也不同。以模型類型是 Input為列，只需要 DC 參數(shù) Vinh 和 Vinl 值，以及 V/I 數(shù)據(jù)表的 POWER Clamp和 GND Clamp數(shù)據(jù)。而模型 I/O類型，除 DC 參數(shù) Vinh 和 Vinl ，還需要時序參數(shù)Vmeas ， Rref ，Cref 和 Vref ，以及完整的V/I 數(shù)據(jù)表、 Ramp數(shù)據(jù)和 V/t 數(shù)據(jù)表等信息。需要說明的是，對于Output類型的模型，該部分中時序參數(shù)Vmeas ， Rref ，Cref 和 Vref 是必須的，而Vinh和 Vinl 不要求。我們可以舉列對上面的模型電路進(jìn)行進(jìn)一步解釋：下面模型的波形是上研所提供，模型文

17、件名為如圖所示,分別抽取的模型名為輸出模型OUTB ，和輸入模型輸入INGPULLUP 波形如下：PULLUP 和POWER GLAMP時，記住在分析電路的驅(qū)動電壓時，Vout=Vcc-Vtable,所以上圖對應(yīng)的-3 。3V ，在實際電路中， 應(yīng)為 6 。6V 左右，電壓應(yīng)反向分析。 而且模型中一定會提供電源電壓Vcc, 的值，理論上 PULLUP的掃描電壓應(yīng)是-Vcc 到 2Vcc, 但不排除， 有些模型的電壓范圍沒有完全包涵，或超過掃描范圍。上面的就是電壓范圍不夠。但是在這個范圍內(nèi)取樣點足夠也是可以的。上面的曲線，我們可以看出在對應(yīng)的時，電流最大，當(dāng)正向電壓逐漸降低時，電流減小，所以可以

18、判定，上拉的MOS 管為典型N 型 MOS 管正向電壓導(dǎo)通。電流為正。下面是對應(yīng)的PULL DOWN的波形：從上面的波形，我們可以看到，導(dǎo)通后，當(dāng)電壓為-3 。 3v 時，對應(yīng)的電流為最大，當(dāng)負(fù)向電壓減小時，電流值減小，所以是很明顯的P 型 MOS 管福向電壓導(dǎo)通，電流方向為負(fù)。PULL UP 及 PULL DOWN對應(yīng)的波形狀況，取決于不同類型的MOS 管，這里沒有一個固定的規(guī)律可尋。下面是輸入模型對應(yīng)的POWER GLAMP和 GND GLAMPPOWER GLAMPPOWER GLAMP的時候，兩個MOS 管截止，輸入電壓高于電源電壓，產(chǎn)生電源嵌位。同樣的電壓分析，要反向分析。圖上電壓-

19、3 。3V 對應(yīng)實際電壓為6。6V ，當(dāng)外接電壓為最大6 。6V 時高于電源電壓，上面的二極管正向?qū)?，電流流向由高電勢向低電勢，電流流進(jìn)為正。當(dāng)電壓減小時，與電源電壓的差值減小，電流越小，是很典型的二級管正向?qū)ㄌ匦?。GND GLAMP可以看到當(dāng) GND GLAMP時，外接電壓小于地電平的時候，下面的二極管正向?qū)ǎ瑢Φ仉妷涸叫?，從地電平向外流的電流越大，因此方向為?fù)。當(dāng)電平高于地電位后，二極管截止，電流趨向為零。對于 V-I 曲線，我們分析的就是MOS 管和二極管的特性，當(dāng)你分析PULLUP 和 PULLDOWN 的時候，要分清的是接的什麼類型的MOS 管，P 型和 N 型是正好反向的。而

20、POWER GLAMP和GND GLAMP的波形是有規(guī)律的，因為兩個二極管的連接方式是固定的。POWER GLAMP單調(diào)遞減， GND GLAMP單調(diào)遞增。可能有些模型的波形不是太好，但嵌位的特性是不變的。（四）模型的檢查IBIS 模型文件中基本問題的檢查模型文件整理中的最基本的問題如下：1 ）“ tab ”轉(zhuǎn)“ space ”。仿真時， CADENCE要將標(biāo)準(zhǔn)的IBIS 模型文件（ .ibs 文件）轉(zhuǎn)化 .dml文件格式，由于 CADENCE 對 .ibs 文件中字符串之間的間隔只認(rèn)識“ space ”形式的， 對于 tab 形式的， 在轉(zhuǎn)化時將出錯5 。所以整理模型的第一步工作是將整個文件

21、作一次由“tab ” space ”的轉(zhuǎn)化，以排除.ibs文件中可能出現(xiàn)的 tab ”形式的空格。推薦的文本編輯軟件為UltraEdit32。2 ）物理量單位的檢查。IBIS 標(biāo)準(zhǔn)支持國際單位制，支持十進(jìn)制記數(shù)法和科學(xué)記數(shù)法。注意電阻的單位符號是用 ohms 表示的，另外用u 代替。文件頭部分的檢查主要是檢查由關(guān)鍵詞File name定義的文件名是否與存在磁盤中的模型文件名一致，若不一致，CADENCE轉(zhuǎn)化此模型時會報錯。另外此文件名的首字母不能大寫（磁盤中的文件名無所謂），否則也會報錯的。封裝描述部分的修改主要是修改由Component定義的器件名，使之與原理圖庫中由default_sign

22、al_model定義的內(nèi)容一樣；R_pkg 、 L_pkg 或 C_pkg 的取值范圍是否按“typ ”，“min ”和“ max ”的順序排放，如表2 所示。文件中其它各處的物理量或數(shù)據(jù)的“typ ”，“ min ”和“ max ”數(shù)據(jù)也應(yīng)按上述順序排放，否則要予以調(diào)整，下面不再贅述。需要注意的是，“ min ”和“ max ”的值可以缺省，用NA 表示，但“ typ ”值是必須的。4.4管腳描述部分的檢查檢查文件中PIN 的定義是否與datasheet一樣，檢查同類pin 是否被定義為同一模型名。而來的，其中某些 pin 的信號的命名與實際不符，少數(shù)幾個pin 的所屬模型名有出入。4.5模

23、型類型描述部分的檢查主要是檢查模型檢查DC 參數(shù)或時序仿真參數(shù)、電壓范圍、溫度范圍以及各數(shù)據(jù)表是否正確或異常。下面分述之。DC 參數(shù)或時序仿真參數(shù)的檢查對于 Input類屬性的模型，DC 參數(shù) Vinh 和 Vinl 是必須的，若文件中缺失，應(yīng)該補(bǔ)上，它們的值可分別由datasheet提供的 Vinh min 和 Vinl max 得到。如表4 所示的 INP 模型。對于 Output類屬性的模型，時序參數(shù)Vmeas ， Rref ， Cref 和 Vref 是必須的，若缺失，應(yīng)補(bǔ)上。其中，Vmeas 輸出電壓測量參考值；Rref 測試電路的負(fù)載電阻；Cref 測試電路的負(fù)載電容；Vref 測

24、試電路的負(fù)載參考電壓上述參數(shù)也可從datasheet中關(guān)于 AC特性表格的負(fù)載條件上查到，有時這些參數(shù)只在AC 特性表格下面的 Notes中說明，因此需要仔細(xì)閱讀datasheet；有時 Rref ，Cref 和 Vref 也可以從測試電路中獲得，圖3 和圖 4 所示是兩種比較典型的測試電路。由圖 3 可知： Cref 30pF ， Vref 0V ，由于測試電路中沒有電阻，可認(rèn)為是高阻，故Rref 1M 。InputOutputCref 0pF 。由圖 4 可知： Rref 50 ，Vref ，由于電路中沒有電容，故OutputZo=50 30p一般而言，當(dāng)無法從器件的 datasheet上

25、查到確定的Vmeas 時，可將 VmeasVmeas 的典型值為 V DD /250 的值設(shè)為 V DD /2 進(jìn)行仿真，不過，僅作權(quán)宜之計，本文作者不推薦這么做。圖 3典型測試電路1V T=檢查電壓范圍、溫度范圍的檢查圖 4 典型測試電路2IBIS 模型文件給出的測試電壓及溫度范圍有時與datasheet中的不一樣，這時需要根據(jù)datasheet予以更正。檢查數(shù)據(jù)表的檢查主要是檢查V/I 數(shù)據(jù)表，即 Pullup、Pulldown、 POWER Clamp和 GND Clamp數(shù)據(jù)表， Ramp 數(shù)據(jù)表，以及 V/t 數(shù)據(jù)表中數(shù)據(jù)的合理性。Pullup和 POWER Clamp 中的電壓值V

26、 table 是相對于電源的，即Vtable VDD -V Output ；而 Pulldown和GND Clamp中的電壓值 Vtable是相對于地的，即 V VOutput。表中電流 I的方向，規(guī)定流入器件的方向tabletable為正，流出為負(fù)。通常， V/I 數(shù)據(jù)要求單調(diào)，具體辦法有三中：一是在模型文件中直接檢查數(shù)據(jù)；二是借助CADENCE的SPECCTRAQuest通過觀察 V/I曲線來實現(xiàn)；三是利用SPECCTRAQuest轉(zhuǎn)化 .ibs 文件為 .dml文件時，閱讀轉(zhuǎn)化信息的 message文件，該文件的” warning”會指出非單調(diào)點。 在初步的模型檢查中， 大多采用第一種方

27、法，若發(fā)現(xiàn)有異常的數(shù)據(jù)， 則一般根據(jù)物理規(guī)律加以修改，或去掉。 V/I 數(shù)據(jù)的非單調(diào)點一般不會影響.dml 文件的成功轉(zhuǎn)化和仿真，但是在仿真時模型不收斂或穩(wěn)態(tài)電壓值不正常時，才需要認(rèn)真地檢查和推敲非單調(diào)點。V/t數(shù)據(jù)表可以使仿真時上升和下降波形更加準(zhǔn)確，其出現(xiàn)應(yīng)該成對5 ，即 RisingWaveform和 FallingWaveform在文件中成對出現(xiàn)。一般應(yīng)特別注意它的時間起點是否從0 開始，否則進(jìn)行 .dml 轉(zhuǎn)化時會出錯。 V/t數(shù)據(jù)也會影響穩(wěn)態(tài)電壓值的。V/t數(shù)據(jù)表在文件中可以刪掉，不過作為描述上升沿和下降沿特性的Ramp 數(shù)據(jù)表是必須有的。V/t數(shù)據(jù)表更準(zhǔn)確些。模型格式的轉(zhuǎn)化CAD

28、ENCE 仿真用的IBIS 模型是 CADENCE專用的 .dml文件格式， 因此需要將標(biāo)準(zhǔn)的.ibs 文件轉(zhuǎn)化為 .dml文件，具體辦法可以采用如下步驟：進(jìn)入SPECCTRAQuest環(huán)境點擊按鈕LIB，進(jìn)入 signal analysis librarybrowser窗口點擊按鈕Ttranslate點擊按鈕ibis2signoise，進(jìn)入文件選擇窗口選擇要轉(zhuǎn)化的.ibs 文件選擇保存 .dml文件的目錄和文件名點擊按鈕ok 。轉(zhuǎn)化結(jié)束后，SPECCTRAQues還會提供一個message文件，說明該IBIS 模型中的一些問題。Error是一定需要修改的，而warning中的大部分是可忽略的

29、，但有些是需要修改的。在仿真過程中發(fā)現(xiàn)模型有問題時，可仔細(xì)分析warning，從中可得到很多幫助。模型收斂性的驗證需要利用該模型進(jìn)行仿真，具體的仿真步驟可以參考CADENCE 的 help文件。在仿真時，經(jīng)常會出現(xiàn)不收斂的情況，原因有很多，這時應(yīng)該首先根據(jù)提示，打開工程下的tlsim文件，查看是在 DC 階段還是transient階段出的錯，如在DC 階段，可檢查V/I 數(shù)據(jù)表中各組數(shù)據(jù)以及V/t 數(shù)據(jù)有無異常，該有的直流偏置有沒有加；如在transient階段，還可嘗試通過修改仿真的分辨率、匹配電阻的大小、傳輸線的長度等來解決。穩(wěn)態(tài)電壓值的檢查也需要進(jìn)行仿真。一般在typical 時，穩(wěn)態(tài)電

30、壓值應(yīng)為接近 VDDtyp， fast 時接近 V，Ddmaxslow 時接近 VDdmin 。 穩(wěn)態(tài)電壓值偏離正常值一般是V/I 數(shù)據(jù)表中各組數(shù)據(jù)以及V/t數(shù)據(jù)的異常造成的。 這時需要針對 message 文件提供的 warning信息，逐個檢查， 修改和去掉異常數(shù)據(jù)。有時刪掉部分或全部V/t 數(shù)據(jù)可以立竿見影地解決上述問題，不過代價是仿真波形的精確性受影響。正常的V-T 曲線舉列：我們看到上升和下降曲線，在一段時間后，電壓會收斂在一個值附近。下面是一個不收斂的模型舉例：另一方面是模型中的數(shù)據(jù)問題，由于V/I和 V/T 曲線的非單調(diào)性或者數(shù)據(jù)的錯誤，造成仿真器不收斂，不同的仿真器對非單調(diào)性的

31、允許程度不同。在分析過程中若出現(xiàn)仿真器不收斂，應(yīng)該檢查模型的 V/I和 V/T曲線的非單調(diào)性， 在無法獲得更好的模型的情況下，可以采用屏蔽數(shù)據(jù)錯誤或非單調(diào)的曲線部分的方法，以得到參考的仿真結(jié)果。例如，我們曾對 MPC860 的時鐘網(wǎng)絡(luò)進(jìn)行信號完整性分析時就遇到不收斂問題。網(wǎng)絡(luò)的電路示意如下：圖 11 ： MPC860的時鐘網(wǎng)絡(luò)示意圖MPC860的時鐘通過一個串阻驅(qū)動兩片SDRAMKM416S4030和一片 FPGAFLEX10K30E 。 完成 PCB布線后，該網(wǎng)絡(luò)的拓?fù)淙鐖D12 。在做分析時仿真器報告如圖13 的不收斂錯誤。分析 MPC860時鐘 860CLK的模型，發(fā)現(xiàn)該模型的上升沿和下降

32、沿的V/T曲線存在嚴(yán)重的非單調(diào)性和數(shù)據(jù)錯誤。上升沿和下降沿的V/T 曲線分別見圖14 、圖 15 。圖 12 ： MPC860的時鐘網(wǎng)絡(luò)拓?fù)鋱D 13 ：不收斂錯誤報告圖 14 ：原 860CLK 的上升沿 V/T 曲線圖 15 ： 原 860CLK 下降沿 V/T 曲線從圖 14 、圖 15 顯而易見原860CLK 的上升沿和下降沿V/T 曲線存在問題。由于無法獲得更準(zhǔn)確的模型。我們采取將上升沿和下降沿V/T 曲線屏蔽掉的措施。得到50MHZ時鐘的仿真結(jié)果如圖16 。圖 16 ：仿真結(jié)果使用 TEK TDS3032 300M S示波器在實際在PCB 板上測得的波形讀入仿真的SigWave中的效

33、果見圖17 。將仿真波形與實測的波形疊加比較效果見圖18 。由圖可見，定性的來說，仿真波形與實測波形比較接近，仿真結(jié)果具有參考價值。兩種結(jié)果存在一些偏差，造成偏差的原因可能來自三個方面：一是，模型本身的準(zhǔn)確度不夠， 模型的上升沿和下降沿V/T 曲線被屏蔽掉，影響仿真結(jié)果。二是，示波器的帶寬不夠，存在測量誤差。三是，示波器的探頭阻抗失配，造成測量誤差。圖 17 ：實測的波形讀入仿真的SigWave中的效果圖 18 ： 將仿真波形與實測的波形疊加比較效果五連接器與過孔的模型下面是連接器模型的等效電路圖：連接器的單線模型等效電路：連接器的多線等效電路：如何從連接器的SPICE CONNETOR模型產(chǎn)

34、生 DML 文件：1 改變和編輯 SPICE 模型2 從 SQ/SIGXP 中增加一個新的庫3 從一個已經(jīng)存在的E-SPICE 模型中 CLONG 一個 SPICE 模型4 編輯這個庫文件的DML 文件5 改變一些文件的屬性：模型的名字，PIN 的連接關(guān)系，去掉子電路中多余的ENDS6 在 SQ/SIGXP 中檢測這個 ESPICE 模型。仿真實例分析1 LVDS 差分線和單端匹配的分析2 系統(tǒng)仿真的分析3 同步時序的分析LVDS 差分線的分析LVDS 基本知識LVDS 是 Low Voltage Differential Signal的縮寫，即用非常低的電壓擺幅在兩條PCB 線或平衡電纜上通過差分傳送數(shù)據(jù)。不同的芯片其電壓擺幅大小可能會有些微小差別，但其電壓擺幅可根據(jù)資料提供的終端匹配電阻乘以驅(qū)動電流得到。如國半公