NO同步時序電路 ppt課件

1、第第1頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路第五章第五章 同步時序電路同步時序電路5.5 5.5 集成化的同步時序電路集成化的同步時序電路一、寄存器一、寄存器寄存器是計算機的主要部件之一，它用來暫時存放寄存器是計算機的主要部件之一，它用來暫時存放數據或指令。數據或指令。觸發(fā)器：觸發(fā)器：控制門：控制門： 構成構成常用正邊沿常用正邊沿D D觸發(fā)器或電位觸發(fā)器。觸發(fā)器或電位觸發(fā)器。在同一接收命令的作用下控制所有觸在同一接收命令的作用下控制所有觸發(fā)器同時接收信息。發(fā)器同時接收信息。單一寄存器：單一寄存器：寄存器堆：寄存器堆： 分類分類一個封裝內只裝一個寄存器。一

2、個封裝內只裝一個寄存器。一個封裝內裝有多個寄存器。一個封裝內裝有多個寄存器。 常用的集成化同步時序電路主要有常用的集成化同步時序電路主要有: :寄存器、移位寄存器、移位寄存器和計數器。寄存器和計數器。第第2頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路 74175型四型四D觸發(fā)器中，當接收命令（即時鐘觸發(fā)器中，當接收命令（即時鐘脈沖脈沖CP）到來時，數碼便送到寄存器保存起來。到來時，數碼便送到寄存器保存起來。由于寄存器中觸發(fā)器的狀態(tài)改變是與時鐘脈沖由于寄存器中觸發(fā)器的狀態(tài)改變是與時鐘脈沖CP同步的，故稱為同步送數方式。同步的，故稱為同步送數方式。 利用觸發(fā)器的置

3、（復）位端也可實現(xiàn)送數，利用觸發(fā)器的置（復）位端也可實現(xiàn)送數，達到寄存數碼的目的，這種工作方式稱為異步送達到寄存數碼的目的，這種工作方式稱為異步送數，寄存器狀態(tài)改變的時刻與時鐘脈沖數，寄存器狀態(tài)改變的時刻與時鐘脈沖CP無關。無關。 在這兩個寄存器中，數碼的各位是并行輸入在這兩個寄存器中，數碼的各位是并行輸入的，寄存器寄存的數碼也是并行輸出的。的，寄存器寄存的數碼也是并行輸出的。1.1.單一寄存器單一寄存器第第3頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路輸入輸入輸出輸出7417574175型四型四D D觸發(fā)器的邏輯圖觸發(fā)器的邏輯圖1DRdC1Q4D11DRdC

4、1Q3D21DRdC1Q2D31DRdC1Q1D4CK置置0F1F2F3F4Rd是異步清零控制端是異步清零控制端。D1D4是并行數據輸入端是并行數據輸入端，CK為時鐘脈沖端為時鐘脈沖端。Q1Q4是并行數據輸出端是并行數據輸出端。第第4頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路異步送數的寄存器異步送數的寄存器輸入輸入輸出輸出低電平有效低電平有效1DC1Q4D41DC1Q3D31DC1Q2D21DC1Q1D1接收接收命令命令&F1F2F3F4dSdRdSdSdSdRdRdR第第5頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電

5、路1 2 3 45 6 7109814 13 12 111516171819201Q 1D 2D 2Q 3Q 3D 4D 4Q GND輸出輸出控制控制時鐘時鐘VCC5D6D7D8D5Q6Q7Q8Q7 4 L S 3 7 4低電平低電平有效有效正邊沿正邊沿觸發(fā)觸發(fā)八八D寄存器寄存器 ：三態(tài)輸出：三態(tài)輸出共輸出控制共輸出控制共時鐘共時鐘第第6頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路2.2.寄存器堆寄存器堆第第7頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路二、移位寄存器二、移位寄存器 所謂所謂“移位移位”，就是將寄存器所存各位數

6、，就是將寄存器所存各位數據，在每個移位脈沖的作用下，向左或向右移據，在每個移位脈沖的作用下，向左或向右移動一位。動一位。根據移位方向根據移位方向，常把它分成三種：，常把它分成三種：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器雙向雙向移位移位(c)1.1.移位寄存器的邏輯結構移位寄存器的邏輯結構第第8頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路根據移位數據的輸根據移位數據的輸入輸出方式入輸出方式，又，又可將它分為四種：可將它分為四種：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串

7、出并入并出并入并出串串行輸行輸入入串串行輸行輸出出串串行輸行輸入入并并行輸行輸出出并并行輸行輸入入串串行輸行輸出出并并行輸行輸入入并并行輸行輸出出注：注：移位寄存器的移位寄存器的觸發(fā)器觸發(fā)器選用主從或選用主從或邊沿觸發(fā)器。邊沿觸發(fā)器。第第9頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路SDQQ DQQ DQQ DQQ D&A0A1A2A3RDCLRLOAD移位移位脈沖脈沖CP0串行串行輸出輸出數數 據據 預預 置置 3210存數存數脈沖脈沖清零清零脈沖脈沖四位并入四位并入 - 串出的左移寄存器串出的左移寄存器初始狀態(tài)初始狀態(tài)：設設A3A2A1A01011

8、在存數脈沖作用下，在存數脈沖作用下，Q3Q2Q1Q01011。D0 0D1 Q0D2 Q1D3 Q2下面將重點下面將重點討論藍顏色討論藍顏色電路電路移位移位寄存器寄存器的工的工作原理。作原理。QQ DQQ DQQ DQQ D移位移位脈沖脈沖CP0串行串行輸出輸出3210第第10頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路D0 0D1 Q0D2 Q1D3 Q2QQ DQQ DQQ DQQ D移位脈沖移位脈沖CP0串行串行輸出輸出32101 0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0

9、 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0設初態(tài)設初態(tài) Q3Q2Q1Q0 1011用波形圖表示如下：用波形圖表示如下：Q3Q2Q1Q0CP110100110011000000000001第第11頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路QA1DC1R& & 11DC1R& & 11DC1R& & 11DC1R& & 11 1111& 1QBQCQDCLRCKDRDLS0S1ABCD2.2.集成化移集成化移 位寄存器位寄存器74LS194

10、第第12頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路R右移串行輸入右移串行輸入L左移串行輸入左移串行輸入A、B、C、D并行輸入并行輸入VCCQAQBQCQDS1S0CKQAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS19415161413121110912345678011110 00 11 01 1直接清零直接清零保保 持持右移右移(從從QA向向QD移動移動)左移左移(從從QD向向QA移動移動)并行輸入并行輸入 CLRCKS1 S0功功 能能 第第13頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電

11、路三、寄存器和移位寄存器的應用三、寄存器和移位寄存器的應用1.1.組成寄存器堆組成寄存器堆使能使能數據輸入數據輸入地址地址1E2EDRQ1Q2Q3Q4D1D2D3D41E2EDRQ1Q2Q3Q4D1D2D3D41E2EDRQ1Q2Q3Q4D1D2D3D4EDR0A BC D18 97寄存命令寄存命令譯碼器譯碼器直接清零直接清零84寄存器堆寄存器堆第第14頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路2.2.串行串行- -并行變換并行變換并行輸出并行輸出清零清零串行輸入串行輸入D6D0轉換完成信號轉換完成信號S0S1CK1QA1QB1QC1QD1S0S1CK2QA

12、2QB2QC2QD2DRDRA1B1C1D1A2B2C2D274LS194 (1)74LS194 (2)Q1Q2Q3Q4Q5Q6Q7Q811CLRCLR1CK1S1S0= 11 并行輸入并行輸入 S1S0= 01 右移右移 0清零清零1并行輸入并行輸入( S1S0=11)2右移右移 ( S1S0=01)3右移右移 ( S1S0=01)4右移右移 ( S1S0=01)5右移右移 ( S1S0=01)6右移右移 ( S1S0=01)7右移右移 ( S1S0=01)8并行輸入并行輸入( S1S0=11)CK第第15頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路CKQ1

13、Q2Q3Q4Q5Q6Q7Q8操作操作000000000清零清零1D60111111并行輸入并行輸入( S1S0=11)2D5D6011111右移右移 ( S1S0=01)3D4D5D601111右移右移 ( S1S0=01)4D3D4D5D60111右移右移 ( S1S0=01)5D2D3D4D5D6011右移右移 ( S1S0=01)6D1D2D3D4D5D601右移右移 ( S1S0=01)7D0D1D2D3D4D5D60右移右移 ( S1S0=01)8D60111111并行輸入并行輸入( S1S0=11)七位串入并出狀態(tài)表七位串入并出狀態(tài)表CLR第第16頁頁數字電路與數字邏輯數字電路與數

14、字邏輯第五章第五章 同步時序電路同步時序電路3.3.并行并行- -串行變換串行變換&G1S0 S1 CK1QA1QB1QC1QD1S0 S1 CK2QA2QB2 QC2 QD2DRDRA1B1C1D1A2B2C2D2D0D1D2D3D4D5D611CK啟動啟動脈沖脈沖移位移位脈沖脈沖&G2串行輸出串行輸出并行輸入并行輸入74LS194 (1)74LS194 (2)第第17頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路寄存器各輸出端狀態(tài)寄存器各輸出端狀態(tài)QA1QB1QC1QD1QA2QB2QC2 QD2寄存器工作方式寄存器工作方式0 D0 D1 D

15、2 D3 D4 D5 D6 1 0 D0 D1 D2 D3 D4 D5 1 1 0 D0 D1 D2 D3 D4 1 1 1 0 D0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0 D0 D1 1 1 1 1 1 1 0 D0 CK并行輸入并行輸入 ( S1S0=11)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)七位并入串出狀態(tài)表七位并入串出狀態(tài)表0 D0 D1 D2 D3 D4 D5 D6并行輸入并行輸入 ( S1S0=11)右移右移 ( S1S0=01

16、)12345678第第18頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路4.4.序列信號發(fā)生器序列信號發(fā)生器74194CKRD10STARTCLRQAQBQCQDS1S0CKQAQBQCQD00001000110011101111011100110001序列順序序列順序循環(huán)循環(huán) 由移位寄存器和組合由移位寄存器和組合反饋網絡組成，從移存器反饋網絡組成，從移存器的某一輸出端可以得到周的某一輸出端可以得到周期性的序列碼。期性的序列碼。1第第19頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路設計步驟：設計步驟： 根據給定序列信號的循環(huán)長度

17、根據給定序列信號的循環(huán)長度M，確定移存器位確定移存器位數數n， 2n-1M2n。 確定移位寄存器的確定移位寄存器的M個獨立狀態(tài)。個獨立狀態(tài)。 將給定的序列碼按照移位規(guī)律每將給定的序列碼按照移位規(guī)律每n位一組，劃分為位一組，劃分為M個狀態(tài)。若個狀態(tài)。若M個狀態(tài)中出現(xiàn)重復現(xiàn)象，則應增加移存器位個狀態(tài)中出現(xiàn)重復現(xiàn)象，則應增加移存器位數。用數。用n+1位再重復上述過程，直到劃分為位再重復上述過程，直到劃分為M個獨立狀態(tài)個獨立狀態(tài)為止。為止。 根據根據M個不同狀態(tài)列出移存器的狀態(tài)順序表和反個不同狀態(tài)列出移存器的狀態(tài)順序表和反饋函數表，求出反饋函數饋函數表，求出反饋函數F F的表達式。的表達式。 檢查自啟

18、動性能。檢查自啟動性能。 畫邏輯圖。畫邏輯圖。 第第20頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路例：例：設計一個產生設計一個產生 100111 序列的反饋移位型序列信號發(fā)序列的反饋移位型序列信號發(fā)生器（左移）。生器（左移）。 解：解： 確定移存器位數確定移存器位數n。 因因M=6， 故故n3。 確定移存器的六個獨立狀態(tài)確定移存器的六個獨立狀態(tài)。 將序列碼將序列碼 100111 按照移位規(guī)律每三位一組按照移位規(guī)律每三位一組，劃分六劃分六個狀態(tài)為個狀態(tài)為 100、001、011、111、111、110。其中狀態(tài)其中狀態(tài) 111 重復出現(xiàn)，故取重復出現(xiàn)，故取n=

19、4， 并重新劃分六個獨立狀態(tài)為并重新劃分六個獨立狀態(tài)為 1001、 0011、0111、1111、1110、1100。因此確定因此確定n=4，用一片用一片 74LS194即可即可。 第第21頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路QAQBQC100001011111111110100QAQBQCQD1001001101111111111011001001劃分六個狀態(tài)為劃分六個狀態(tài)為 100、001、011、111、111、110。其中其中狀態(tài)狀態(tài) 111 重復出現(xiàn)。重復出現(xiàn)。 重新劃分六個獨立狀態(tài)為重新劃分六個獨立狀態(tài)為 1001、 0011、0111、1

20、111、1110、1100。 無重復狀態(tài)。無重復狀態(tài)。第第22頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路QAQBQCQDF10011001110111111110111001100110011 列狀態(tài)順序表和反饋激勵函數表，求反饋函數列狀態(tài)順序表和反饋激勵函數表，求反饋函數F的表達式。的表達式。1 11 11 11 10 00 000000101111110100000010111111010QA AQB BQC CQD DF( (DL) )CACALQQQQ)F(D第第23頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路101

21、00100100100110010010111001110主主01111111000000011000101101101101 檢查自啟動性能。檢查自啟動性能。 CACALQQQQ)F(D不能自啟動不能自啟動第第24頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路11110000001111000011110QAQBQCQDF(DL)101001001001001101101100主主0001011100100000100011111110101111010101修正后的修正后的F F的的K圖和移存器狀態(tài)圖圖和移存器狀態(tài)圖 DACLQQQD第第25頁頁數字電路與數

22、字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路 畫邏輯電路。畫邏輯電路。 移位寄存器用一片移位寄存器用一片74LS194，組合反饋網絡可以用組合反饋網絡可以用SSI門電路實現(xiàn)。電路中門電路實現(xiàn)。電路中 ， 采用了門電采用了門電路實現(xiàn)反饋函數。路實現(xiàn)反饋函數。DACLQQQD74LS194QA AQB BQC CQD DS1S0DL10111CPFZCP第第26頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路四、同步計數器四、同步計數器計數器計數器用以統(tǒng)計輸入脈沖用以統(tǒng)計輸入脈沖CP個數的電路個數的電路。計數器的分類：計數器的分類：（2）按數字的增減

23、趨勢可分為加法計數器、減按數字的增減趨勢可分為加法計數器、減法計數器和可逆計數器。法計數器和可逆計數器。（1）按計數進制可分為二進制計數器和非二進按計數進制可分為二進制計數器和非二進制計數器。制計數器。 非二進制計數器中最典型的是十進制計數器。非二進制計數器中最典型的是十進制計數器。（3）按計數器中觸發(fā)器翻轉是否與計數脈沖同按計數器中觸發(fā)器翻轉是否與計數脈沖同步分為同步計數器和異步計數器。步分為同步計數器和異步計數器。第第27頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路1.1.二進制同步計數器二進制同步計數器（1 1）二進制同步加法計數器）二進制同步加法計數器

24、 由于該計數器的由于該計數器的翻轉規(guī)律性較強，翻轉規(guī)律性較強，只需用只需用“觀察法觀察法”就可設計出電路：就可設計出電路： 因為是因為是“同步同步”方式，所以將所有方式，所以將所有觸發(fā)器的觸發(fā)器的CP端連在端連在一起，接計數脈沖。一起，接計數脈沖。 然后分析狀態(tài)圖，然后分析狀態(tài)圖，選擇適當的選擇適當的JKJK信號。信號。計數脈沖序號計數脈沖序號電路狀態(tài)電路狀態(tài)等效十進制數等效十進制數Q3 Q2 Q1 Q000 0 0 0010 0 0 1120 0 1 0230 0 1 1340 1 0 0450 1 0 1560 1 1 0670 1 1 1781 0 0 0891 0 0 19101 0

25、1 010111 0 1 111121 1 0 012131 1 0 113141 1 1 014151 1 1 115160 0 0 00第第28頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路1KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清零脈沖1JQ&計數脈沖RQ&1KQ1J11J1KQ0CR分析狀態(tài)圖可見：分析狀態(tài)圖可見：FF0 0：每來一個每來一個CP，向相反的狀態(tài)翻轉一次。所以選向相反的狀態(tài)翻轉一次。所以選J0 0= =K0 0=1=1。FF1 1：當當Q0 0=1=1時，來一個時，來一個

26、CP，向相反的狀態(tài)翻轉一次。所以選向相反的狀態(tài)翻轉一次。所以選J1 1= =K1 1= = Q0 0 。FF2 2：當當Q0 0Q1 1=1=1時，時， 來一個來一個CP，向相反的狀態(tài)翻轉一次。所以選向相反的狀態(tài)翻轉一次。所以選J2 2= =K2 2= = Q0 0Q1 1FF3 3： 當當Q0 0Q1 1Q3 3=1=1時，時， 來一個來一個CP，向相反的狀態(tài)翻轉一次。所向相反的狀態(tài)翻轉一次。所以選以選J3 3= =K3 3= = Q0 0Q1 1Q3 31第第29頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路（2 2）二進制同步減法計數器）二進制同步減法計數

27、器 分析分析4 4位二進制同步減法計數器的狀態(tài)表位二進制同步減法計數器的狀態(tài)表（略）（略），很容易看出，只要將各觸發(fā)器的驅動方程很容易看出，只要將各觸發(fā)器的驅動方程改為：改為： 將加法計數器和減法計數器合并起來，并引入一加將加法計數器和減法計數器合并起來，并引入一加/ /減控制信號減控制信號X X便構成便構成4 4位二進制同步可逆計數器，各觸位二進制同步可逆計數器，各觸發(fā)器的驅動方程為：發(fā)器的驅動方程為： 就構成了就構成了4 4位二進制同步減法計數器。位二進制同步減法計數器。（3 3）二進制同步可逆計數器）二進制同步可逆計數器第第30頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時

28、序電路同步時序電路2.2.集成二進制同步計數器舉例集成二進制同步計數器舉例（1 1）4 4位二進制同步加法計數器位二進制同步加法計數器7416174161RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET11D2D3DCPLDRDRCO第第31頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路 異步清零。異步清零。7416174161具有以下功能：具有以下功能： 計數。計數。 同步并行預置數。同

29、步并行預置數。RCO為進位輸出端。為進位輸出端。 保持。保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO第第32頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路（2 2）4 4位二進制同步可逆計數器位二進制同步可逆計數器7419174191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D第第33頁頁數字電路與數字

30、邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路3.3.非二進制同步計數器非二進制同步計數器N進制計數器又稱模進制計數器又稱模N計數器。計數器。當當N=2n時，就是前面討論的時，就是前面討論的n位二進制計數器；位二進制計數器； 當當N2n時，為非二進制計數器。非二進制計數時，為非二進制計數器。非二進制計數器中最常用的是十進制計數器。器中最常用的是十進制計數器。集成十進制計數器舉例：集成十進制計數器舉例： 8421BCD碼同步加法計數器碼同步加法計數器74160第第34頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路8421BCD碼同步加法計數器碼同步加

31、法計數器741603Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL第第35頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路五、集成同步計數器應用五、集成同步計數器應用例：用兩片例：用兩片4位二進制加法計數器位二進制加法計數器74161采用同步級聯(lián)方式構采用同步級聯(lián)方式構成的成的8位二進制同步加法計數器，模為位二進制同步加法計數器，模為161616=25616=256。1 1計數器的級聯(lián)計數器的級聯(lián)3Q2QETCP0D1D

32、2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111計數脈沖清零脈沖0132Q Q Q Q4576Q Q Q Q第第36頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路2 2組成任意進制計數器組成任意進制計數器（1 1）異步清零法）異步清零法異步清零法適用于具有異步清零端的集成計數器。異步清零法適用于具有異步清零端的集成計數器。例：用集成計數器例：用集成計數器7416074160和與非門組成的和與非門組成的6 6進制計數器。進制計數器。Q0Q0000Q00010100001100102

33、100101100101100010111Q3第第37頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ計數脈沖RCO20DRD&0111111Q3Q2Q1Q000 01 11 10000111102121DQQQQR第第38頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路（2 2）同步清零法）同步清零法同步清零法適用于具有同步清零端的集成計數器。同步清零法適用于具有同步清零端的集成計數器。例：用集成計數器例：用集成計數器7416374163和與非門組成的和

34、與非門組成的6 6進制計數器。進制計數器。QDRETEP74163DRCO33QD211QL010QDCPDD1計數脈沖2&0132Q Q Q Q110111Q3Q2Q1Q000 01 11 10000111102020DQQQQR第第39頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路（3 3）異步預置數法）異步預置數法異步預置數法適用于具有異步預置端的集成計數器。異步預置數法適用于具有異步預置端的集成計數器。 例：用集成計數器例：用集成計數器7419174191和與非門組成的余和與非門組成的余3 3碼碼10 10 進制計數器。進制計數器。LD3Q2QD

35、/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100計數脈沖&Q30QQ21Q1100011001101001101002Q11011QQQ301010111100101101000101011111101111Q3Q2Q1Q000 01 11 1000011110320023DQQQQQQL第第40頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路（4 4）同步預置數法）同步預置數法同步預置數法適用于具有同步預置端的集成計數器。同步預置數法適用于具有同步預置端的集成計數器。例：用集成計數器例：用集成計數器7416074160和與非門組成的

36、和與非門組成的7 7進制計數器。進制計數器。QDRETEP74160DRCO33QD211QL010QDCPDD1計數脈沖200111Q30QQ21Q3Q0101000110111Q0100Q1Q1000210010110第第41頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路例：例： 用用74160組成組成48進制計數器。進制計數器。 先將兩芯片采用同步級聯(lián)方式連接成先將兩芯片采用同步級聯(lián)方式連接成100100進制計數進制計數器，然后再用異步清零法組成了器，然后再用異步清零法組成了4848進制計數器。進制計數器。解：因為解：因為N48，而而74160為模為模10計數器，所以要用兩片計數器，所以要用兩片 74160構成此計數器。構成此計數器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRDDLD13DD3DCPQ Q00RCO74160(2)L21ETQDQR2DEP1計數脈沖&11第第42頁頁數字電路與數字邏輯數字電路與數字邏輯第五章第五章 同步時序電路同步時序電路