第三章邏輯門電路lhc

1、第第3 3章章 邏輯門電路邏輯門電路3.1 MOS邏輯門電路邏輯門電路 3.2 TTL邏輯門電路邏輯門電路 *3.3 射極耦合邏輯門電路射極耦合邏輯門電路 *3.4 砷化鎵邏輯門電路砷化鎵邏輯門電路 3.5 邏輯描述中的幾個問題邏輯描述中的幾個問題 3.6 邏輯門電路使用中的幾個實際問題邏輯門電路使用中的幾個實際問題 教學基本要求：教學基本要求：1、掌握二極管、掌握二極管、MOS開關(guān)特性；開關(guān)特性；2、了解、了解TTL、 CMOS反相器的電路結(jié)構(gòu)和反相器的電路結(jié)構(gòu)和工作原理；工作原理；3、熟練掌握、熟練掌握OC/OD門、門、TSL門及傳輸門的門及傳輸門的邏輯符號及使用方法；邏輯符號及使用方法；

2、 4、了解正負邏輯的概念及相互關(guān)系；、了解正負邏輯的概念及相互關(guān)系；5、了解、了解TTL與與CMOS門的接口問題。門的接口問題。 3.1 MOS邏輯門電路邏輯門電路 3.1.1 數(shù)字集成電路簡介數(shù)字集成電路簡介 3.1.2 邏輯電路的一般特性邏輯電路的一般特性 3.1.3 MOS開關(guān)開關(guān)及其等效電路及其等效電路 3.1.4 CMOS反相器反相器 3.1.5 CMOS邏輯門電路邏輯門電路 3.1.6 CMOS漏極開路門和三態(tài)輸出漏極開路門和三態(tài)輸出門電路門電路 3.1.7 CMOS傳輸門傳輸門 3.1.8 CMOS邏輯門電路的技術(shù)參數(shù)邏輯門電路的技術(shù)參數(shù) * 3.1.9 NMOS門電路門電路1.

3、CMOS1.CMOS集成電路集成電路: : （單極型）（單極型）廣泛應用于超大規(guī)模、甚大規(guī)模集成電路。廣泛應用于超大規(guī)模、甚大規(guī)模集成電路。 4000系列系列74HC 74HCT74VHC 74VHCT74LVC 74AUC 74系列系列74LS系列系列74AS系列系列74ALS系列系列2.TTL2.TTL集成電路集成電路: :（雙極型）（雙極型） 廣泛應用于中小規(guī)模集成電路。廣泛應用于中小規(guī)模集成電路。3.1.1 數(shù)字集成電路簡介數(shù)字集成電路簡介3.ECL3.ECL集成電路集成電路: :（雙極型）（雙極型） 廣泛應用于高速與超高速數(shù)字系統(tǒng)。廣泛應用于高速與超高速數(shù)字系統(tǒng)。抗干擾能力強抗干擾能

4、力強 功耗低功耗低速度快速度快速度極快速度極快74系列：民品系列：民品54系列：軍品系列：軍品3.1.2 邏輯電路的一般特性邏輯電路的一般特性1.1.輸入和輸出的高、低電平輸入和輸出的高、低電平 v O v I 驅(qū)動門驅(qū)動門 G 1 負載門負載門 G 2 1 1 輸出高電平的下限值輸出高電平的下限值 VOH(min) 輸入低電平的上限值輸入低電平的上限值 VIL(max) 輸入高電平的下限值輸入高電平的下限值 VIL(min) 輸出低電平的上限值輸出低電平的上限值 VOH(max) 輸出輸出 高電平高電平+ V DD V OH ( min ) V OL ( max ) 0 G 1 門門 v O

5、 范圍范圍 v O 輸出輸出 低電平低電平 輸入輸入 高電平高電平V IH ( min ) V IL ( max ) + V DD 0 G 2 門門 v I 范圍范圍 輸入輸入 低電平低電平 v I VNH 當前級門輸出高電平的最小當前級門輸出高電平的最小 值時值時允許負向噪聲電壓的最大值允許負向噪聲電壓的最大值。負載門輸入高電平時的噪聲容限：負載門輸入高電平時的噪聲容限：VNL 當前級門輸出低電平的最大值當前級門輸出低電平的最大值時允許正向噪聲電壓的最大值。時允許正向噪聲電壓的最大值。 負載門輸入低電平時的噪聲容限負載門輸入低電平時的噪聲容限：2.噪聲容限噪聲容限VNH =VOH(min)V

6、IH(min) VNL =VIL(max)VOL(max) 噪聲容限噪聲容限 在保證輸出電平不變的條件下，輸入電平允在保證輸出電平不變的條件下，輸入電平允許波動的范圍。它表示門電路的抗干擾能力，電路的噪聲許波動的范圍。它表示門電路的抗干擾能力，電路的噪聲容限愈大，容限愈大，抗干擾能力愈強。抗干擾能力愈強。 1 驅(qū)動驅(qū)動門門 v o 1 負載門負載門 v I 噪聲噪聲 類型類型 參數(shù)參數(shù)74HC VDD=5V74HCT VDD=5V74LVC VDD=3.3V74AUC VDD=1.8VtPLH或或tPHL(ns)782.10.93.傳輸延遲時間傳輸延遲時間 傳輸延遲時間傳輸延遲時間是表征門電路

7、是表征門電路開關(guān)速度的參數(shù)，它說明門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多出波形相對于輸入波形延遲了多長的時間長的時間。CMOS電路傳輸延遲時間電路傳輸延遲時間 t PHL 輸出輸出 50% 90% 50% 10% t PLH t f t r 輸入輸入 50% 50% 10% 90% 4 4.功耗功耗靜態(tài)功耗：靜態(tài)功耗：指的是當電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即指的是當電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路空載時電源總電流門電路空載時電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。動態(tài)功耗：動態(tài)功耗：指的是電路在輸出狀

8、態(tài)轉(zhuǎn)換時的功耗。指的是電路在輸出狀態(tài)轉(zhuǎn)換時的功耗。對于對于TTL門電路來說，靜態(tài)功耗是主要的；門電路來說，靜態(tài)功耗是主要的；CMOS電路的靜態(tài)功耗非常低，電路的靜態(tài)功耗非常低，CMOS門電門電路有動態(tài)功耗。路有動態(tài)功耗。5.延時延時 功耗積功耗積是速度功耗綜合性的指標。是速度功耗綜合性的指標。延時延時 功耗積功耗積用符號用符號DP表示：表示：DPDP=t=tpdpdP PD D t tpdpd=(t=(tpLHpLH+t+tpHLpHL)/2)/2扇入數(shù)扇入數(shù)：邏輯門的輸入端的個數(shù)。：邏輯門的輸入端的個數(shù)。6.扇入與扇出數(shù)扇入與扇出數(shù)扇出數(shù)扇出數(shù)：是指其在正常工作情況下，所能帶同：是指其在正常

9、工作情況下，所能帶同類門電路的最大數(shù)目。類門電路的最大數(shù)目。Nfan-outNfan-outmin(Nmin(NOLOL,N,NOHOH),),還受輸入電容等因素限制還受輸入電容等因素限制（a)a)帶拉電流負載帶拉電流負載( (驅(qū)動門輸出為高電平驅(qū)動門輸出為高電平） 當負載門的個數(shù)增加時，總的拉電流將增加，會引起輸出高當負載門的個數(shù)增加時，總的拉電流將增加，會引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負載電壓的降低。但不得低于輸出高電平的下限值，這就限制了負載門的個數(shù)。門的個數(shù)。)(I)(IN負載門負載門驅(qū)動門驅(qū)動門IHOHOH 高電平高電平扇出數(shù)扇出數(shù):IOH : :驅(qū)動

10、門的輸出高電平電流驅(qū)動門的輸出高電平電流 IIH : :負載門的輸入高電平電流負載門的輸入高電平電流負載電流從負載電流從驅(qū)動門流出驅(qū)動門流出扇出數(shù)扇出數(shù)（可查表）（可查表）(b)帶灌電流負載帶灌電流負載(驅(qū)動門輸出為低電平驅(qū)動門輸出為低電平）)(I)(IN負負載載門門驅(qū)驅(qū)動動門門ILOLOL 當負載門的個數(shù)增加時，總的灌電流當負載門的個數(shù)增加時，總的灌電流IOL將增加，同時也將將增加，同時也將引起輸出低電壓引起輸出低電壓VOL的升高。當輸出為低電平，并且保證不超的升高。當輸出為低電平，并且保證不超過輸出低電平的上限值。過輸出低電平的上限值。IOL ：驅(qū)動門的輸出低電平電流驅(qū)動門的輸出低電平電流

11、IIL ：負載門的輸入低電平電流負載門的輸入低電平電流負載電流流負載電流流入驅(qū)動門入驅(qū)動門扇出數(shù)扇出數(shù)低電平低電平扇出數(shù)扇出數(shù):（可查表）（可查表）電路類型電路類型電源電壓電源電壓/V傳輸延遲傳輸延遲時間時間/ns靜態(tài)功耗靜態(tài)功耗/mW功耗延遲積功耗延遲積/mW-ns直流噪聲容限直流噪聲容限輸出邏輯輸出邏輯擺幅擺幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1

12、350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各類數(shù)字集成電路主要性能參數(shù)的比較各類數(shù)字集成電路主要性能參數(shù)的比較3.1.3 MOS開關(guān)及其等效電路開關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，輸出高電平管截止，輸出高電平當當I VT 討論討論 ：MOS管的工作特性？管的工作特性？MOS管相當于一個由管相當于一個由vGS控制的無觸點開關(guān)?？刂频臒o觸點開關(guān)。MOS管工作在可變電阻區(qū)，管工作

13、在可變電阻區(qū)， 相當于開關(guān)相當于開關(guān)“閉合閉合”， 輸出為輸出為低低電平。電平。MOS管截止，管截止， 相當于開關(guān)相當于開關(guān)“斷開斷開” 輸出為輸出為高高電平。電平。當輸入為當輸入為低低電平時：電平時：當輸入為當輸入為高高電平時：電平時：低低低低高高高高3.1.4 CMOS 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTN TP D2 S2 0V+10V vivGSNvGSPTNTPvO0 V 0V -10V 截止截止 導通導通 10 V10 V 10V 0V 導通導通 截止截止 0 VVTN = 2 VVTP = 2 V邏輯圖邏輯圖AL 邏輯表達式邏輯表達式 v

14、i (A) 0vO(L) 1邏輯真值表邏輯真值表10)VVVTPTNDD( P溝道溝道MOS管輸出特性曲線坐標變換管輸出特性曲線坐標變換輸入高電平時的工作情況輸入高電平時的工作情況輸入低電平時的工作情況輸入低電平時的工作情況作圖分析：作圖分析：2. 電壓電壓傳輸特性和電流傳輸特性傳輸特性和電流傳輸特性)v(fvIO 電壓傳輸特性電壓傳輸特性3.CMOS反相器反相器的工作速度的工作速度 在由于電路具有互補對稱的性質(zhì)，它的開通時間與關(guān)在由于電路具有互補對稱的性質(zhì)，它的開通時間與關(guān)閉時間是相等的。平均延遲時間：閉時間是相等的。平均延遲時間：10 ns。 帶電容負載帶電容負載A BTN1 TP1 TN

15、2 TP2L0 00 11 01 1截止截止 導通導通 截止截止導通導通 導通導通導通導通導通導通截止截止截止截止導通導通截止截止截止截止截止截止 截止截止導通導通導通導通1110與非門與非門1.CMOS 與非門電路與非門電路 vA +VDD +10V T P1 T N1 T P2 T N2 A B L vB vL AB&(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VN輸入的與非門的電路輸入的與非門的電路?輸入端增加有什么問題輸入端增加有什么問題?3.1.5 CMOS 邏輯門電路邏輯門電路或非門或非門BAL 2.2.CMOS 或非

16、門電路或非門電路 +VDD +10V T P1 T N1 T N2 T P2 A B L A B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止導通導通截止截止導通導通 導通導通導通導通導通導通截止截止截止截止導通導通截止截止截止截止截止截止截止截止導通導通導通導通1000AB10V10VVTN = 2 VVTP = 2 VN輸入的或非門的電路的結(jié)構(gòu)輸入的或非門的電路的結(jié)構(gòu)?輸入端增加有什么問題輸入端增加有什么問題?3. CMOS異或門電路異或門電路BA BABAXBAL BABA BA = A B 4.4.輸入、輸出保護電路和緩沖電路輸入、輸出保護電路和緩沖電路 基基本本邏

17、邏輯輯功功能能電電路路 基基本本邏邏輯輯功功能能電電路路 輸輸入入保保護護緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路路 vi vo 采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路具有相同的輸入和輸出特性。路具有相同的輸入和輸出特性。V VDDDD（1 1）輸入保護電路）輸入保護電路: :(1) 0 vA VDD + vDF 二極管導通電壓：二極管導通電壓：vDF (3) vA vDF 當輸入電壓不在正常電壓范圍時當輸入電壓不在正常電壓范圍時, ,二極管導通，限制了電二極管導通，限制了電容兩端電壓的增加容兩端電壓的增加, ,保護了輸入電路。保

18、護了輸入電路。D1、D2截止截止D1導通導通, D2截止截止vA = VDD + vDFD2導通導通, D1截止截止vA = vDF RS和和MOS管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號的過沖管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號的過沖電壓延遲且衰減后到柵極。電壓延遲且衰減后到柵極。 D2 -分布式二極管分布式二極管(iD大大) VDD vI CN TP Rs D2 D1 TN CP vO AG GBABAL （2）CMOS邏輯門的緩沖電路邏輯門的緩沖電路 輸入、輸出端加了反相器作為緩沖電路，所輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化，增加了緩沖以電路的邏輯功能也發(fā)生了變

19、化，增加了緩沖器后的邏輯功能為與非功能。器后的邏輯功能為與非功能。1 1. CMOS漏極開路漏極開路（OD）門電路門電路 CMOS漏極開路門的提出漏極開路門的提出 輸出短接，在一定情況下會產(chǎn)輸出短接，在一定情況下會產(chǎn)生低阻通路，大電流有可能導致生低阻通路，大電流有可能導致器件的損毀，并且無法確定輸出器件的損毀，并且無法確定輸出是高電平還是低電平。是高電平還是低電平。 可用漏極可用漏極開路的開路的ODOD門來實現(xiàn)門來實現(xiàn)線與線與功能。功能。3.1.6 CMOS漏極開路門和三態(tài)輸出門電路漏極開路門和三態(tài)輸出門電路 +VDD T N1 T N2 A B +VDD A B 01 線與：線與：指將兩個或

20、兩個以指將兩個或兩個以上的門電路的輸出端直接并聯(lián)上的門電路的輸出端直接并聯(lián)以實現(xiàn)以實現(xiàn)與與邏輯功能。邏輯功能。C D RP VDD L A B & & （1）漏極開路門的結(jié)構(gòu)及符號漏極開路門的結(jié)構(gòu)及符號(c)(c) 可以實現(xiàn)線與功能?？梢詫崿F(xiàn)線與功能。CDABL+VDD V SS T P1 T N1 T P2 T N2 A B L A B L 電路電路A B L & 邏輯符號邏輯符號(b)(b)與非邏輯不變；與非邏輯不變；RP VDD L A B 漏極開路門輸出連接漏極開路門輸出連接RP VDD L A B C D (a)(a)工作時必須外接電源和電阻工作時必須外接電源

21、和電阻; ;(2)(2)上拉電阻對上拉電阻對OD門動態(tài)性能的影響門動態(tài)性能的影響RP VDD L A B C D Rp的值愈小，負載電容的充電的值愈小，負載電容的充電時間常數(shù)亦愈小，因而開關(guān)速度愈時間常數(shù)亦愈小，因而開關(guān)速度愈快快。但功耗大但功耗大, ,且可能使輸出電流超且可能使輸出電流超過允許的最大值過允許的最大值IOL(max） 。 電路帶電容負載電路帶電容負載1 10 0CL L Rp的值大，可保證輸出電流不的值大，可保證輸出電流不能超過允許的最大值能超過允許的最大值IOL(max）、）、功耗功耗小小。但負載電容的充電時間常數(shù)亦。但負載電容的充電時間常數(shù)亦愈大，開關(guān)速度因而愈慢愈大，開關(guān)

22、速度因而愈慢。110最不利的情況：只有一個最不利的情況：只有一個 ODOD門導通，為保證低電平輸出門導通，為保證低電平輸出ODOD門的輸出電流不能超過允許的門的輸出電流不能超過允許的最大值最大值 IOL(max)且且VO=VOL(max） ，RP不能太小不能太小。當當VO=VOL ：IL(total)OLOLDDpIIVVR(max)(max)(min) IL(total)pOLDDOLIRVVI(min)(max)(max) +V DDIILRP&n &m& kIIL（total)IOL（max)（3）上拉電阻的計算上拉電阻的計算當當VO=VOH ：+V DDRP&a

23、mp;n &m& 111IIH（total)I0Z（total) 為使得高電平不低于規(guī)定的為使得高電平不低于規(guī)定的VIH的最小值，則的最小值，則Rp的選擇不能過的選擇不能過大。大。Rp的最大值的最大值Rp(max) ：IH(total)OH(total)IHDDpIIVVR(min)(max) ZO2.三態(tài)三態(tài)(TSL)輸出門電路輸出門電路1TP TN VDD L A EN & 1 1 EN A L 1 0011截止截止導通導通1 1 1 高阻高阻 0 輸出輸出L輸入輸入A使能使能EN 0 0 11 10 00截止截止導通導通010截止截止截止截止X1邏輯功能：高電平有

24、效的同相邏輯門邏輯功能：高電平有效的同相邏輯門0 1E N A L 1 低電平有效反相邏輯門低電平有效反相邏輯門EN=1 L=AEN=0 L為高阻為高阻EN=0 L=AEN=0 L=AEN=1 LEN=1 L為高阻為高阻3.1.7 CMOS傳輸門傳輸門( (雙向模擬開關(guān)雙向模擬開關(guān)) ) 1 1. CMOS傳輸門電路傳輸門電路TP vI /vO TN vO /vI C C +5V 5V 電路電路vI /vO vO /vI C C T G 邏輯符號邏輯符號I / O o/ I C 等效電路等效電路2. CMOS傳輸門電路的工作原理（略）傳輸門電路的工作原理（略） 設(shè)設(shè)TP:|VTP|=2V， T

25、N:VTN=2 V I的變化范圍為的變化范圍為5V到到+5V。 GSN0, TP截止截止1）當）當c=0， c =1時時c=0 （-5V）；）； c c =1 （+5V） 5V到到+5VTP vI /vO TN vO /vI C C +5V 5V 5V+5V C T P v O / v I v I / v O +5V 5V T N C +5V5V GSP= 5V (3V+5V) = 2V 10V GSN=5V (5V+3V)=(102)V b、 I= 3V5V GSNVTN, TN導通導通a、 I= 5V3VTN導通，導通，TP導通導通 GSP |VT|, TP導通導通C、 I= 5V5VIO

26、vv 2）當）當c=1， c =0時時開關(guān)閉合開關(guān)閉合傳輸門組成的數(shù)據(jù)選擇器：傳輸門組成的數(shù)據(jù)選擇器：C=0：TG1導通導通, TG2斷開斷開 L=XTG2導通導通, TG1斷開斷開 L=YC=1：3.3. 傳輸門的應用傳輸門的應用12 CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來說已經(jīng)達到或者超過體上來說已經(jīng)達到或者超過TTL器件的水平。器件的水平。CMOS器件的功耗低，扇出數(shù)大，噪聲容限大，器件的功耗低，扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動態(tài)功耗隨頻率的增加而增加。靜態(tài)功耗小，動態(tài)功耗隨頻率的增加而增加。參數(shù)參數(shù) 系列系列傳輸延遲時間傳輸延遲時間 tp

27、d/ns(CL=15pF)功耗功耗 (mW)延時功耗積延時功耗積 (pJ)4000B751(1MHz) 7574HC101.5 (1MHz) 1574HCT131 (1MHz) 13BiCMOS2.90.00037.50.00087223.1.8 CMOS邏輯門電路的技術(shù)參數(shù)邏輯門電路的技術(shù)參數(shù)CMOS門電路各系列的性能比較門電路各系列的性能比較1、NMOS反相器飽和型負載管反相器ViVoT2T1+VDD即：Vi為高電平時， Vo為低電平 Vi為低電平時， Vo為高電平當輸入電壓為高電平時，T1導通當輸入電壓為低電平時，T1截止T2還是導通T1為工作管， T2為負載管DDDSDSDSOVRRR

28、V211 1VVo VDDVT3-10K100-200K（低電平） 3.1.9 NMOS門電路門電路2、NMOS與非門電路當A、B中有一個或兩個均為低電平時，T1、T2有一個或兩個都截止，輸出為高電平 只有A、B全為高電平時，T1、T2均導通，輸出為低電平 T1、 T2為工作管， T3為負載管BLT3T2+VDDAT1L= AB3、NMOS或非門電路 當A、B中有一個為高電平時， T1、T2 有一個導通，輸出0 A、B都為低電平時，T1、T2均截止， 輸出為1 即 L= A+B T1、 T2為工作管， T3為負載管 因為T1、T2是并聯(lián)的，要想增加輸入端的個數(shù)時不會引起輸出低電平的變化。這給制

29、造多輸入端的或非門帶來方便。 L+VDDBT3T2AT1討論討論 ：如何分析某如何分析某CMOS電路實現(xiàn)何種邏輯功能？電路實現(xiàn)何種邏輯功能？ 3.1.2 ； 3.1.3 ； 3.1.6 3.1.8 ； 3.1.12(a) ； 3.1.14 作業(yè)：3.2 TTL邏輯門電路邏輯門電路3.2.1 BJT的開關(guān)特性的開關(guān)特性 3.2.2 基本基本BJT反相器的動態(tài)性能反相器的動態(tài)性能 3.2.3 TTL反相器的基本電路反相器的基本電路 3.2.4 TTL邏輯門電路邏輯門電路 3.2.5 集電極開路門和三態(tài)門電路集電極開路門和三態(tài)門電路 *3.2.6 BiCMOS門電路門電路 討論討論 ：三極管的工作特

30、性？三極管的工作特性？3.2 TTL邏輯門電路邏輯門電路3.2.1 BJT的開關(guān)特性的開關(guān)特性 iB 0，iC 0，vOVCEVCC，c、e極之間近似于開路極之間近似于開路vI=0V時時:iB=VCC/RC，iC=VCC/RC ，vOVCES0.2V，c、e極之間近似于短路極之間近似于短路vI=5V時時:iCICSVRCCc很小，約為數(shù)很小，約為數(shù)百歐，相當于百歐，相當于開關(guān)閉合開關(guān)閉合可變可變 很大，約為很大，約為數(shù)百千歐，相數(shù)百千歐，相當于開關(guān)斷開當于開關(guān)斷開 c、e間等間等效內(nèi)阻效內(nèi)阻VCES 0.20.3 VVCEVCCiCRc VCEO VCC 管壓降管壓降且不隨且不隨iB增加而增加

31、而增加增加ic iB iC 0集電極電集電極電流流 發(fā)射結(jié)和集電發(fā)射結(jié)和集電結(jié)均為正偏結(jié)均為正偏 發(fā)射結(jié)正偏，發(fā)射結(jié)正偏，集電結(jié)反偏集電結(jié)反偏 發(fā)射結(jié)和集發(fā)射結(jié)和集電結(jié)均為反偏電結(jié)均為反偏偏置情況偏置情況工工作作特特點點 iB iB0條件條件飽飽 和和放放 大大截截 止止工作狀態(tài)工作狀態(tài)1. NPN型型BJT的開關(guān)條件及工作特點：的開關(guān)條件及工作特點： 0 iB CSI CSI2. BJT的開關(guān)時間的開關(guān)時間從截止到導通從截止到導通: : 開通開通時間時間ton(=td+tr) 從導通到截止從導通到截止: : 關(guān)閉時間關(guān)閉時間toff(= ts+tf) BJT飽和與截止兩種狀態(tài)的相飽和與截止兩

32、種狀態(tài)的相 互轉(zhuǎn)換需要一定的時間才能完成。互轉(zhuǎn)換需要一定的時間才能完成。延遲時間延遲時間上升時間上升時間存儲時間存儲時間下降時間下降時間CL的充、放電過程均需經(jīng)歷一定的充、放電過程均需經(jīng)歷一定 的時間，必然會增加輸出電壓的時間，必然會增加輸出電壓 O波波 形的上升時間和下降時間，導致基形的上升時間和下降時間，導致基 本的本的BJT反相器的開關(guān)速度不高。反相器的開關(guān)速度不高。 3.2.2基本基本BJT反相器的動態(tài)性能反相器的動態(tài)性能 若帶電容負載若帶電容負載: : 故需設(shè)計有較快開關(guān)速度的故需設(shè)計有較快開關(guān)速度的實用型實用型TTL門電路。門電路。 輸出級輸出級 T3、D、T4和和Rc4構(gòu)構(gòu)成推拉

33、式的輸出級。成推拉式的輸出級。用于提高開關(guān)速度用于提高開關(guān)速度和帶負載能力。和帶負載能力。中間級：中間級：T2和電阻和電阻Rc2、Re2組成，從組成，從T2的集電的集電結(jié)和發(fā)射極同時輸結(jié)和發(fā)射極同時輸出兩個相位相反的出兩個相位相反的信號，作為信號，作為T T3 3和和T T4 4輸出級的驅(qū)動信號；輸出級的驅(qū)動信號； R b1 4k W R c 2 1.6k W R c 4 130 W T 4 D T 2 T 1 + v I T 3 + v O 負載 R e2 1K W V CC (5V) 輸入級輸入級 中間級中間級輸出級輸出級 3.2.3 TTL反相器的基本反相器的基本電路電路1. 1. 電路

34、組成電路組成輸入級：輸入級：T1和電阻和電阻Rb1組成。組成。用于提高電路的開用于提高電路的開關(guān)速度關(guān)速度 2. TTL反相器的工作原理（邏輯關(guān)系、性能改善）反相器的工作原理（邏輯關(guān)系、性能改善） （1 1）當輸入為低電平（）當輸入為低電平（ I I = 0.2 V）mA 0251 1B1CCB1.RvVi 0 BS1 IBS1B1Ii T1 深度飽和：深度飽和： V 3.6V )7 . 07 . 05(DBE414Ovvvv 截止截止導通導通導通導通截止截止飽和飽和低電平低電平T4D4T3T2T1 輸入輸入高電平高電平輸出輸出T2 、 T3截止，截止，T4 、D導通導通0.20.9（2）當輸

35、入為高電平（）當輸入為高電平（ I = 3.6 V） T2、T3飽和導通飽和導通 T1:倒置的放大狀態(tài)倒置的放大狀態(tài) T4和和D截止截止使輸出為低電平：使輸出為低電平：vO=vC3=VCES3=0.2V3.62.1（3 ）采用輸入級以提高工作速度）采用輸入級以提高工作速度 當當TTL反相器反相器 I由由3.6V變變0.2V的瞬間的瞬間 T2、T3管的狀態(tài)變化滯管的狀態(tài)變化滯后于后于T1管，仍處于導通管，仍處于導通狀態(tài)。狀態(tài)。T1管管Je正偏、正偏、Jc反偏，反偏， T1工作在放大狀態(tài)。工作在放大狀態(tài)。T1管射極電流（管射極電流（1+ 1 ） iB1很快地從很快地從T2的基區(qū)抽的基區(qū)抽走多余的存

36、儲電荷走多余的存儲電荷,從而從而加速了輸出由低電平到加速了輸出由低電平到高電平的轉(zhuǎn)換。高電平的轉(zhuǎn)換。 （4）采用推拉式輸出級以提高開關(guān)速度和帶負載能力）采用推拉式輸出級以提高開關(guān)速度和帶負載能力當當 O=0.2V時：時：當輸出為低電平時，當輸出為低電平時，T4截止，截止，T3飽和導通，其飽和電流全飽和導通，其飽和電流全部用來驅(qū)動負載部用來驅(qū)動負載 a)提高帶負載能力提高帶負載能力當當 O O= =3.6V時：時： T T3 3截止，截止，T T4 4組成的電組成的電壓跟隨器的輸出電阻很小，壓跟隨器的輸出電阻很小，輸出高電平穩(wěn)定，帶負載輸出高電平穩(wěn)定，帶負載能力也較強。能力也較強。 O由低到高電

37、平跳變的瞬由低到高電平跳變的瞬間，間，CL充電，其時間常數(shù)充電，其時間常數(shù)很小使輸出波形上升沿陡很小使輸出波形上升沿陡直。而當直。而當 O由高變低后，由高變低后， CL很快放電，輸出波形的很快放電，輸出波形的下降沿也很好。下降沿也很好。輸出端接負載輸出端接負載電容電容CL時時，b)輸出級對提高開關(guān)速度的作用輸出級對提高開關(guān)速度的作用74S系列（參見系列（參見3.2.7）、）、74LS系列、系列、 74AS系列、系列、74ALS系列、系列、74F系列等系列等其他改進：其他改進：1. TTL與非門電路與非門電路多發(fā)射極多發(fā)射極BJT T 1 e e b c e e b c 3.2.4 TTL邏輯門

38、電路邏輯門電路A & B ABL TTL與非門與非門電路的工作原理電路的工作原理 任一輸入端為低電平時任一輸入端為低電平時: :TTL與非門各級工作狀態(tài)與非門各級工作狀態(tài) I T1 T2 T4 T3 O 輸入全為高電輸入全為高電平平 (3.6V)倒置使用的放大倒置使用的放大狀態(tài)狀態(tài)飽和飽和截止截止飽和飽和低電平低電平（0.2V）輸入有低電平輸入有低電平 (0.2V)深飽和深飽和截止截止放大放大截止截止高電平高電平（3.6V）當全部輸入端為高電平時：當全部輸入端為高電平時： 輸出低電平輸出低電平 輸出高電平輸出高電平 2. TTL或非門電路或非門電路 若若A、B中有一個為高電平中有一個為

39、高電平:若若A、B均為低電平均為低電平:T2A和和T2B均將截止，均將截止， T3截止。截止。 T4和和D飽和，飽和， 輸出為高電平。輸出為高電平。T2A或或T2B將飽和，將飽和， T3飽和，飽和，T4截止，截止， 輸出為低電平。輸出為低電平。BAL 邏輯表達式邏輯表達式: vOHvOL輸出為低電平輸出為低電平的邏輯門輸出的邏輯門輸出級的損壞級的損壞3.2.5 集電極開路門和三態(tài)門電路集電極開路門和三態(tài)門電路1.1.集電極開路門電路集電極開路門電路（ OCOC門門 ） VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(

40、5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 a） 集電極開路與非門電路集電極開路與非門電路b） 使用時的外電路連接使用時的外電路連接C） 邏輯功能邏輯功能L = A BOC門輸出端連接實現(xiàn)線與門輸出端連接實現(xiàn)線與VCC T1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B & & 2. 三態(tài)與非門三態(tài)與非門(TSL ) （1）當）當EN= 3.6V時時EN數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端LAB1

41、0010111011100 高阻高阻三態(tài)與非門真值表三態(tài)與非門真值表 （2）當）當EN= 0.2V時時EN 數(shù)據(jù)輸入端數(shù)據(jù)輸入端 輸出端輸出端L LA B 1 0 0 1 0 1 1 1 0 1 1 1 0 0 高阻高阻 真值表真值表邏輯符號邏輯符號A B EN & L ENEN = 0 高阻狀態(tài)高阻狀態(tài)與非邏輯與非邏輯 Z L AB L EN =1 特點特點: :功耗低、速度快、驅(qū)動力強功耗低、速度快、驅(qū)動力強 3.2.6 BiCMOS門電路（自學了解）門電路（自學了解） I I為高電平為高電平: :MN、M1和和T2導通，導通，MP、M2和和T1 截止，輸出截止，輸出 O O為低電

42、平。為低電平。工作原理工作原理: :M1的導通的導通, , 迅速拉走迅速拉走T1的基區(qū)存儲的基區(qū)存儲電荷電荷; ; M2截止截止, , MN的輸出電流全的輸出電流全部作為部作為T2管的驅(qū)動電流管的驅(qū)動電流, , M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換。加快輸出狀態(tài)的轉(zhuǎn)換。 I I為低電平為低電平: :MP、M2和和T1導通，導通，MN、M1和和T2 截止，輸出截止，輸出 O O為高電平。為高電平。T2基區(qū)的存儲電荷通過基區(qū)的存儲電荷通過M2而消散。而消散。 M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換加快輸出狀態(tài)的轉(zhuǎn)換電電路的開關(guān)速度可得到改善。路的開關(guān)速度可得到改善。M1截止，截止，MP的輸出的輸出 電流全部

43、作為電流全部作為T1的驅(qū)動電流。的驅(qū)動電流。討論討論 ：如何分析某如何分析某TTL電路實現(xiàn)何種邏輯功能？電路實現(xiàn)何種邏輯功能？ 3.2.3 ； 3.2.4 作業(yè)：3.5.1 正負邏輯問題正負邏輯問題 3.5 邏輯描述中的幾個問題邏輯描述中的幾個問題3.5.2 基本邏輯門電路的等效符號及其應用基本邏輯門電路的等效符號及其應用 3.5.1 正負邏輯問題正負邏輯問題1. 1. 正負邏輯的規(guī)定正負邏輯的規(guī)定 0 01 1 1 10 0正邏輯正邏輯負邏輯負邏輯正邏輯體制正邏輯體制: :將高電平用邏輯將高電平用邏輯1 1表示，低電平用邏輯表示，低電平用邏輯0 0表示表示負邏輯體制負邏輯體制: :將高電平用

44、邏輯將高電平用邏輯0 0表示，低電平用邏輯表示，低電平用邏輯1 1表示表示 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門與非門 A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表某電路輸入與輸出電平表A B L L L H L H H H L H H H L 采用正邏輯采用正邏輯 _或非門或非門 采用負邏輯采用負邏輯 與非與非 或非或非 負邏輯負邏輯 正邏輯正邏輯2. 正負邏輯的等效正負邏輯的等效變換變換 與與 或或 非非 非非 3.5.2 基本邏輯門電路的等效符號及其應用基本邏輯門電路的等效符號及其應用 1、 基本邏輯門電路的等效符號基

45、本邏輯門電路的等效符號ABL LA B & B A 與非門及其等效符號與非門及其等效符號 B A BAL 1 BA BABAL B A LAB 1 或非門及其等效符號或非門及其等效符號BAL & B A & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL & B A L 1 & B A & B A L 1 & B A & B A L & & B A 2、邏輯門等效符號的應用邏輯門等效符號的應用 利用邏輯門等效符號，可實現(xiàn)對邏輯電路進行變換，利

46、用邏輯門等效符號，可實現(xiàn)對邏輯電路進行變換， 以簡化電路，能減少實現(xiàn)電路的以簡化電路，能減少實現(xiàn)電路的門的種類門的種類。LA B & B A RE & 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D0 D1 D2 D3 D4 D5 D6 D7 IC L EN AL G1 G2 控制電路控制電路LREAL 0 AL1 RE3 3、邏輯門等效符號強調(diào)低電平有效邏輯門等效符號強調(diào)低電平有效L=0 RE & L G2 AL & AL G2 L RE & AL G2 L RE 如如RE、AL都要求高電平有效，都要求高電平有效，EN高電平有效高電平有效 如如

47、RE、AL都要求低電平有效，都要求低電平有效，EN高電平有效高電平有效 如如RE、AL都要求高電平有效，都要求高電平有效，EN低電平有效低電平有效 3.5.1作業(yè)：3.6 邏輯門電路使用中的幾個實際問題邏輯門電路使用中的幾個實際問題3.6.1 各種門電路之間的接口問題各種門電路之間的接口問題 3.6.2 門電路帶負載時的接口問題門電路帶負載時的接口問題 (1) 驅(qū)動器件的輸出電壓必須處在負載器件所要求的輸入驅(qū)動器件的輸出電壓必須處在負載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓范圍，包括高、低電壓值（屬于電壓兼容性電壓兼容性的問題）。的問題）。 在數(shù)字電路或系統(tǒng)的設(shè)計中，往往將在數(shù)字

48、電路或系統(tǒng)的設(shè)計中，往往將TTL和和CMOS兩種兩種器件混合使用，以滿足器件混合使用，以滿足工作速度工作速度或者或者功耗功耗指標的要求。由于指標的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時，要滿足驅(qū)動器件和負載器件以下兩個條件：接時，要滿足驅(qū)動器件和負載器件以下兩個條件： (2) 驅(qū)動器件必須對負載器件提供足夠大的拉電流和驅(qū)動器件必須對負載器件提供足夠大的拉電流和灌灌 電流電流（屬于門電路的（屬于門電路的扇出數(shù)扇出數(shù)問題）。問題）。3.6.1 各種門電路之間的接口問題各種門電路之間的接口問題v O v I 驅(qū)動門驅(qū)動門

49、 負載門負載門 1 1 V OH ( min ) v O V OL ( max ) v I V IH ( min ) V IL ( max ) 負載器件所要求的輸入電壓負載器件所要求的輸入電壓VOH(min) VIH(min) VOL(max) VIL(max) 灌電流灌電流IIL IOL IIL 拉電流拉電流IIH IOH IIH 10111 1n個個01110 1n個個對負載器件提供足夠大的拉電流和灌電流對負載器件提供足夠大的拉電流和灌電流 IOH(max) IIH(total)IOL(max) IIL(total) 2. 驅(qū)動電路必須能為負載電路提供足夠的驅(qū)動電流條件，驅(qū)動電路必須能為負

50、載電路提供足夠的驅(qū)動電流條件，見見（3）、（）、（4）式）式。 驅(qū)動電路驅(qū)動電路 負載電路負載電路（1）VOH(min) VIH(min)（2）VOL(max) VIL(max)（4）IOL(max) IIL(total)1. 驅(qū)動電路必須能為負載電路提供合乎相應標準的高、低電驅(qū)動電路必須能為負載電路提供合乎相應標準的高、低電平條件，見（平條件，見（1）、（）、（2）式。）式。 IOH(max) IIH(total)（3）1. CMOS門驅(qū)動門驅(qū)動TTL門門VOH（min)=4.9V VOL(max) =0.1VTTL門（門（74系列）系列）： VIH(min) = 2V VIL(max )=

51、 0.8VIOH（max)=-0.51mAIIH（max)=20 AVOH(min) VIH(min)VOL(max) VIL(max)帶拉電流負載帶拉電流負載輸出、輸入電壓輸出、輸入電壓帶灌電流負載帶灌電流負載?T3 VCC VDD T4 R1 R2 R3 T1 T2 CMOS門門(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)例：例：用一個用一個74HC00與非門電路驅(qū)動一個與非門電路驅(qū)動一個74系列系列TTL反反相器和六個相器和六個74LS系列邏輯門電路。試驗算此時的系列邏輯門電路。試驗算此時的CMOS門電路是

52、否過載？門電路是否過載？VOH（min)=3.84V， VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00： IIH（max)=004mAIIL（max)=1.6mA74系列：系列： VIH（min)=2V， VIL(max) =0.8V&111 CMOS門門74系列系列74LS74LS系列系列74LS系列系列IIL（max)=-0.4mAIIH（max)=0.02mA，VOH(min) VIH(min)VOL(max) VIL(max)解：解：總的輸入電流總的輸入電流IIL(total)=1.6mA+6 0.4mA=4mA 灌電流情況灌電流情況 拉電流情況拉電流情況 74HC00: IOH(max)=4mA 74系列反相器系列反相器: IIH(max)=0.04mA 74LS門：門： IIH(max)=0.02mA總的輸入電流總的輸入電流 IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00: IOL(max)=4mA 74系列反相器系列反相器: IIL(max)=1.6mA 74LS門：門： IIL(max)=0.4mA驅(qū)動電路能為負載電路提供足夠的驅(qū)動電流