尹其暢 正式內容

1、長安大學考研813電子技術基礎命題規(guī)律分析及復習要點精講主講人：尹其暢老師第五章 綜合一 邏輯門電路二 半導體存儲器 三 脈沖波形的產生與變換1、本章考情分析本章綜合部分首先介紹了邏輯門電路，重點講述了三態(tài)門的三種狀態(tài)和T1000序列的TTL門電路；簡要討論了半導體存儲器的基本概念。最后介紹555的基本概念和應用。在歷年考研中邏輯門電路只考填空選擇，不考大題，也不會考大題；半導體存儲器沒有出現題，考的可能雖說不大，但還是要注意一下，容易出小題；555在2009年中考了一道小題，大題是每年都有。2、本章框架結構本章首先介紹了邏輯門，然后介紹了半導體存儲器，最后介紹555，這三點都是重點，我們要好

2、好學習。3、本章考點預測在邏輯門這一章出小題，可能還會走老路，如三態(tài)門，半導體這一章有可能出概念題，555這一章是重點，但是這一章有對策。4、本章要點精講要點一：邏輯門電路的概述數字電路中，用來實現各種邏輯運算的電子電路，稱作邏輯門電路。數字系統(tǒng)中常用高、低電平分別表示二值邏輯(只具有兩種取值的邏輯關系)的1和0。獲得高、低電平的基本方法如圖所示。要點二：三態(tài)門（TSL門）一，三態(tài)門三態(tài)門有三種輸出狀態(tài)：輸出高電平、低電平、高阻狀態(tài)(也稱為禁止狀態(tài)、開路狀態(tài))。EN是使能端，圖B是高電平時能，當EN=1,時，三態(tài)門打開，相當于一個與非門，則輸出相當于一個兩變量輸入的與非門。當EN=0時，三態(tài)門

3、關閉，輸出端是高阻態(tài)。二，邏輯表示方法如果邏輯1用高電平表示，邏輯0用低電平表示，稱為用正邏輯方法描述；反之，則稱為用負邏輯方法描述。用來描述1和0這兩種邏輯狀態(tài)的高、低電平均允許有一定的變化范圍，在正常變化范圍內的高、低電平均可以正確的描述各自代表的邏輯狀態(tài)。三 衡量門電路的性能指標1.傳輸延遲時間（Transmission Delay Time）2.功耗（Power Dissipation）3.邏輯電平（Logic Level）4.閾值電壓（Threshold Voltage）5.噪聲容限（Noise Margin）6.扇入（FanIn），扇出(FanOut)7.工作溫度范圍（Operat

4、ing Temperature Range）要點三：TTL門電路使用注意事項1電源和地電源的變化范圍應控制在VCC(5V)的10%以內；對要求嚴格的電源，應控制在VCC的0.25%變化范圍內。要注意消除動態(tài)尖峰電流。尖峰電流會干擾門電路的正常工作，嚴重時造成邏輯錯誤。降低尖峰電流應注意布線時盡量減小分布電容，并降低電源內阻。同時，為了保證系統(tǒng)正常工作，必須保證電路接地的良好性。2電路外引線端的連接(1)正確辨別電路的電源端和接地端，不能接反。(2)各輸入端不能直接與高于5.5V或低于-0.5V的低內阻電源連接。(3)輸出端應通過電阻與低內阻電源連接。(4)輸出端接有較大容性負載時，應串入電阻。

5、(5)除具有OC和三態(tài)結構的電路之外，不允許電路輸出端并聯使用3多余輸入端的處理門電路的輸入負載特性：在與非門電路輸入端接入較大電阻(此處Ri>1.4k)，相當于在該輸入端接入高電平。所以，TTL門電路輸入端對地懸空，相當于接高電平。1 TTL與門(與非門) 的多余輸入端可懸空處理，相當于接高電平輸入2 TTL門(或非門) 的多余輸入端不能懸空，應采取直接接地的辦法3 以上各門電路多余輸入端也可以采取與其他輸入端并聯使用的辦法 4 與或非門存在多余“與”組，則多余“與”組中至少有一個輸入端接“0”。 要點四：邏輯門習題1 為什么說TTL與非門輸入端在以下三種接法時，在邏輯上都屬于輸入為1

6、？（1）輸入端懸空；（2）輸入端接高于2V的電源；（3）輸入端接同類與非門的輸出高電平3.6V。解：回答上述問題也可以有3種途徑，即結合具體電路在所給條件下分析其輸入輸出關系、利用電壓傳輸特性或者利用與非門的主要參數進行分析。（1）輸入端懸空：輸入端懸空可以看作是輸入端所接電阻R無窮大，由輸入負載特性得輸入端電壓1.4V，此時UB12.1V，T2、T3飽和導通，由與非門的邏輯功能知只有輸入全部為高電平時，T2、T3飽和導通，所以輸入為1。（2）由TTL與非門的電壓傳輸特性可見：當輸入端接高于2V的電源或者接同類與非門的輸出高電壓3.6 V時，輸出低電平即邏輯0，此時輸入一定是邏輯1。（3）輸入

7、端通過10k電阻接地時，UR3.1V。由TTL與非門的主要技術參數可知：UIH（min）2V，可見UR> UIH（min），所以輸入為高電平，即邏輯1。2 指出圖2中各門電路的輸出是什么狀態(tài)（高電平、低電平或高阻態(tài)）。假定它們都是T1000系列的TTL門電路。圖2解：在圖a中，三個輸入端都相當于高電平，即邏輯1，由與非門的功能可知，其輸出為低電平。在圖b中，輸入端接10k電阻相當于高電平，即邏輯1，由或門的功能可知，其輸出為高電平。在圖c中，輸入端接51電阻相當于低電平，即邏輯0，由與非門的功能可知，其輸出為高電平。在圖d中，輸入端接10k電阻相當于高電平，即邏輯1，由或非門的功能可知，

8、其輸出為低電平。在圖e中，EN=0，三態(tài)門電路處于禁止工作狀態(tài)，其輸出為高阻態(tài)。在圖f中，2個輸入端分別為高電平和低電平，由異或門的功能可知，其輸出為高電平。要點五：半導體半導體存儲器是能夠存儲大量二值信息的半導體器件，具有容量大、存取速度快、耗電低、體積小、使用壽命長等優(yōu)點而被廣泛應用。根據存取功能的不同，半導體存儲器可分為只讀存儲器 簡稱ROM）和隨機存儲器 簡稱RAM）。根據制造工藝的不同，存儲器分為雙極型和MOS型。 衡量存儲器性能的指標包括存儲容量和存取時間。存儲容量一般用存儲的字數和每個字所含位數的乘積表示；存取時間反映存儲器工作速度的快慢。一 只讀存儲器ROM只讀存儲器的特點是只

9、能讀出、不能寫入。ROM分為掩模ROM（可編程ROM（簡稱PROM）、可擦除的可編程ROM（簡稱EPROM）。1.掩模ROM2.可編程ROM3 可擦除的可編程ROM二 隨機存儲器RAM隨機存儲器也稱為隨機讀/寫存儲器，工作時可以隨時從指定地址讀出數據、或將數據寫入指定存儲單元中。讀寫方便、使用靈活。但一旦掉電，存儲的數據將丟失。RAM可以分為靜態(tài)RAM（SRAM）和動態(tài)RAM（DRAM）。SRAM由存儲矩陣、地址譯碼器、讀/寫控制電路組成。 三:存儲器容量的擴展（1）位擴展將4片1024（210）×1位的RAM連接，組成1024×4位的RAM。 （2）字擴展一片RAM的容量

10、是256（28）×8位，需要1024（210）×8位的容量時，需將4片RAM連接。 要點六：脈沖波形的產生和變換數字電路中的信號大多數是矩形脈沖信號。將在較短時間間隔內作用于電路的電壓或電流信號，稱為脈沖信號。這個時間間隔可以和電路過渡過程持續(xù)時間（35）相比擬。數字電路中常見的脈沖信號波形 如下 上圖中所示的矩形脈沖信號波形是理想的，即波形的上升沿與下降沿均是跳變的且波形幅度保持不變，一直保持幅度為。而實際的矩形脈沖信號波形無理想跳變、頂部也不平坦。 具體波形如下為衡量實際矩形脈沖信號的優(yōu)劣，經常使用以下參數對其進行描述。描述矩形脈沖特性的主要參數T 脈沖周期( f )。

11、Vm 脈沖電壓最大變化幅度。tw 脈沖寬度。tr 上升時間。tf 下降時間。q 占空比，脈沖寬度與脈沖周期的比值即：q = tw / T與產生模擬信號要用模擬振蕩器一樣，產生脈沖信號要用脈沖振蕩器。 脈沖波形變換則包括脈沖寬度、幅度、相位及上升和下降時間等等的改變，通過變換，使這些特性符合要求。獲取脈沖信號的方法通常有兩種： 直接產生； 將其它非脈沖信號經過整形變換電路變?yōu)槊}沖信號。數字電路中，獲得矩形脈沖信號的方法主要有兩種：一種是利用各種形式的多諧振蕩電路，直接產生所需要的周期性矩形脈沖信號；另一種是利用脈沖信號的變換電路，將現有的脈沖信號變換成所需要的矩形脈沖信號。在這種方法中，電路本身

12、不產生脈沖信號，而僅僅起脈沖波形的變換作用。 要點七： 555定時器555定時器電路是一種用途廣泛的數-?；旌现幸?guī)模集成電路。只需外接幾個阻容元件,就可以方便地構成各種不同用途的脈沖電路,如多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器以及施密特觸發(fā)器等。流行產品:TTL：555，556（含有兩個555）；CMOS：7555，7556（含有兩個7555），755 （含有三個7555）。 555定時電路有TTL集成定時電路和CMOS集成定時電路,它們的邏輯功能與外引線排列都完全相同。555電路的邏輯圖、外引線功能圖、內部等效電路圖如一 555電路主要由以下幾部分構成：1.一個RS觸發(fā)器2.兩個電壓比較電路電壓比較器的

13、功能：v+> v-，vO=1v+< v-，vO=0（3）基本RS觸發(fā)器、（4）放電三極管T及緩沖器G。二 555內部電路介紹：（1）4腳為復位輸入端：RD=0時，輸出vo為低電平。正常工作時，應將其接高電平。（2）5腳為電壓控制端：當其懸空時，比較器C1和C2的比較電壓分別為2/3VCC 和1/3VCC ；而當其輸入電壓為VCO時: 比較器C1和C2的比較電壓分別為VCO和1/2 VCO 。當不用時，應在該端和地之間接一個0.01mf的去耦電容，以消除干擾，保證其穩(wěn)定在2/3VCC（3）2腳為觸發(fā)輸入端，6腳為閾值輸入端，兩端的電位高低控制比較器C1和C2的輸出，從而控制RS觸發(fā)器

14、，決定輸出狀態(tài)。（4）3腳為輸出端，7腳是放電端，8、4腳分別是電源和地。三 555定時器功能描述555集成電路端口介紹 管腳 表示方法 作用2觸發(fā)輸入端 決定電壓比較器C2的反相輸入電壓 5電壓控制端CO 決定電壓比較器C1的反相輸入電壓 6閾值輸入端TH 決定電壓比較器C1的同相輸入電壓7放電端口D 作為VT的集電極開路輸出，并提供放電通路 四 555定時器功能表閾值電壓TH 觸發(fā)輸入 復位 放電管VT 輸出OUT ××0導通01導通01原狀態(tài)原狀態(tài)×1截止1五.555定時器的工作原理六555定時器的特點：1）定時的精度、工作速度和可靠性高；2）使用的電源電壓

15、范圍寬，從 2V 18V，能和數字電路直接連接；3）有一定的輸出功率，可驅動微電機、指示燈、揚聲器等；4）結構簡單，使用靈活，用途廣泛(有“萬能芯片”之稱)。555定時器的用途：555定時器主要用于脈沖波形的產生、變換、控制與檢測?？山M成各種波形的脈沖振蕩器、定時延時電路、檢測電路、電源變換電路、頻率變換電路。下面介紹由定時器構成的多諧振蕩器、施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器。要點八： 多諧振蕩器1 工作情況多諧振蕩器不需外加觸發(fā)脈沖就能夠產生一定頻率和幅度的矩形脈沖波的電路。由于矩形波中除基波外，還含有豐富的高次諧波成分而得此名。特點：（）沒有穩(wěn)態(tài)，只有兩個暫穩(wěn)態(tài);（）在自身的作用下，電路就在兩個

16、暫穩(wěn)態(tài)之間來回轉換。用途：自動產生矩形波。電路接通電源后，由于電容C兩端電壓較低，放電管VT截止，555電路輸出高電平，處于第一暫穩(wěn)態(tài)。隨著電源電壓對C充電的進行，當Vc>2/3Vcc時，放電管VT導通，觸發(fā)器置0，輸出變?yōu)榈碗娖?，電路進入第二暫穩(wěn)態(tài)。此時，電容C開始通過電阻R2和導通的放電管VT放電，vc下降，當Vc<1/3Vcc時，觸發(fā)器又被置1，VT重新截止，電路輸出翻轉為高電平，回到第一暫穩(wěn)態(tài)。Vcc又開始對電容C充電，重復以上過程。通過上述分析可知，電路穩(wěn)定工作時，兩種暫穩(wěn)態(tài)持續(xù)的時間分別是電容C充電和放電持續(xù)的時間。通過上述分析可知，電路穩(wěn)定工作時，兩種暫穩(wěn)態(tài)持續(xù)的時間

17、分別是電容C充電和放電持續(xù)的時間。電容C充電的時間；t1=0.7(R1+R2)*C電容C放電的時間：t2=0.7R2*C電路輸出矩形脈沖信號的周期為T=t1+t2。2. 振蕩頻率的估算（用三要素法計算）（1）電容充電時間T1：（2） 電容放電時間T2（3）電路振蕩周期T T=T1+T2=0.7(R1+2R2)C（4）電路振蕩頻率f（5）輸出波形占空比q3 占空比可調的多諧振蕩器電路利用半導體二極管的單向導電特性，把電容C充電和放電回路隔離開來再加上一個電位器，便可構成占空比可調的多諧振蕩器?？捎嬎愕茫?T1=0.7R1CT2=0.7R2C占空比：若要輸出方波信號，需要對上述電路進行改進，組成輸

18、出脈沖信號的占空比可以調整的多諧振蕩器。555定時器電路構成的多諧振蕩器，優(yōu)點是電路簡單，但存在振蕩頻率較低、振蕩頻率穩(wěn)定性不高、容易受到溫度等外界因素的干擾等缺點。而在許多場合對電路振蕩頻率的穩(wěn)定性都有嚴格的要求，如在數字時鐘電路中，脈沖基準信號來源的頻率穩(wěn)定性直接關系到計時的準確性。這時就應該使用石英晶體多諧振蕩器。 要點九：石英晶體多諧振蕩器有兩個諧振頻率當f=fs時，為串聯諧振，石英晶體的電抗X=0；當f=fp時，為并聯諧振，石英晶體的電抗X無窮大。 在一片薄石英晶片的兩側鍍上兩個電極就可以制成石英晶體諧振器。 當信號頻率f等于石英晶體本身的固有諧振頻率f0 時，信號容易通過石英晶體，

19、石英晶體阻抗最小。當 f>f0時，石英晶體呈現感性阻抗；f<f0時，石英晶體呈現容性阻抗。石英晶體具有很好的選頻特性，另外它具有一個極為穩(wěn)定的串聯諧振頻率： f0 fs （晶體的標稱頻率）。石英晶體的選頻特性極好，f0十分穩(wěn)定，其穩(wěn)定度可達10-1010-11。石英晶體振蕩器的優(yōu)點是頻率穩(wěn)定度非常高，一般用于高精度時基的數字系統(tǒng)中。要點十.用555定時器組成單穩(wěn)態(tài)觸發(fā)器一單穩(wěn)態(tài)觸發(fā)器的概念1. 電路組成及工作原理2. 單穩(wěn)態(tài)觸發(fā)器是具有一個穩(wěn)態(tài)的觸發(fā)器。它具有兩種狀態(tài)：一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。 3. 電路暫穩(wěn)態(tài)持續(xù)時間的長短，與外加觸發(fā)脈沖信號的寬度沒有關系，僅取決于電路本身定時元件

20、的參數值。 4. 單穩(wěn)態(tài)觸發(fā)器可以由分立元件構成；也可以通過門電路和RC元件構成；或通過集成單穩(wěn)態(tài)電路外接RC元件來實現；也可以使用555定時器 電路構成單穩(wěn)態(tài)觸發(fā)器。其中，RC元件組成的電路部分稱為定時電路，由電容的充放電時間決定單穩(wěn)態(tài)觸發(fā)器暫穩(wěn)態(tài)持續(xù)時間的長短。5. 根據RC電路連接方式的不同，單穩(wěn)態(tài)電路分為微分型單穩(wěn)和積分型單穩(wěn)。6. 若根據電路及工作狀態(tài)的不同，單穩(wěn)態(tài)電路又分為非可重觸發(fā)電路和可重觸發(fā)電路兩種。二單穩(wěn)態(tài)觸發(fā)器的原理和框圖用555定時器接成的單穩(wěn)態(tài)觸發(fā)器（1）無觸發(fā)信號輸入時電路工作在穩(wěn)定狀態(tài)當vI=1時，電路工作在穩(wěn)定狀態(tài)，即vO=0，vC=0。（2）vI下降沿觸發(fā)當v

21、I下降沿到達時，vO由0跳變?yōu)?，電路由穩(wěn)態(tài)轉入暫穩(wěn)態(tài)。（3）暫穩(wěn)態(tài)的維持時間在暫穩(wěn)態(tài)期間，三極管T截止，VCC經R向C充電。時間常數1=RC，vC由0V開始增大，在vC上升到2/3VCC之前，電路保持暫穩(wěn)態(tài)不變。（4）自動返回（暫穩(wěn)態(tài)結束）時間當vC上升至2/3VCC時，vO由1跳變0，三極管T由截止轉為飽和導通，電容C經T迅速放電，電壓vC迅速降至0V，電路由暫穩(wěn)態(tài)重新轉入穩(wěn)態(tài)。（5）恢復過程當暫穩(wěn)態(tài)結束后，電容C通過飽和導通的放電三極管 T放電，時間常數 2=RCESC，經過（35）2后，電容C放電完畢，恢復過程結束。單穩(wěn)態(tài)觸發(fā)器的作用：在一個輸入觸發(fā)脈沖作用下，輸出端能輸出一個一定寬度

22、的脈沖，其脈沖寬度tw取決于電路內部的參數R、C，而它的周期由外加脈沖信號控制。3.參數計算：1）輸出脈寬tw 暫穩(wěn)態(tài)維持時間 tw =1.1RC在定時電路中，為了調整tw ，通常以改變電容 C 作為粗調，改變R 作為細調。2）脈沖輸出周期TO TO= TI（輸出脈沖=輸入脈沖）3）分辨時間 td 和最高觸發(fā)脈沖頻率fmaxtd觸發(fā)脈沖最小觸發(fā)周期td = tw + tre fmax=1/ td 其中tre =(35)RdC觸發(fā)脈沖周期TI 應大于輸出脈寬周期tw問：若出現TI < td，會出現什么情況？答： tw不定。當電路進入恢復階段后，若恢復過程尚未完成又出現新的輸入信號，此時，電

23、路雖仍會觸發(fā)而輸出脈沖，但由于觸發(fā)前電容上的電壓尚未達到穩(wěn)定值，因而會使輸出脈沖寬度發(fā)生改變，最終導致脈寬不穩(wěn)，這種現象稱為“脈寬抖動”，應避免。三 集成單穩(wěn)態(tài)觸發(fā)器集成單穩(wěn)態(tài)觸發(fā)器具有溫度特性好、抗干擾能力強、電源穩(wěn)定性好、輸出脈寬調節(jié)范圍大、外圍元件少等優(yōu)點。集成單穩(wěn)態(tài)觸發(fā)器分為兩大類：可重觸發(fā)單穩(wěn)電路和不可重觸發(fā)單穩(wěn)電路。 1.電路介紹74121是一種典型的TTL集成不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器 五 單穩(wěn)態(tài)電路的應用1.脈沖信號整形2.脈沖信號延時3.脈沖信號定時六 單穩(wěn)態(tài)觸發(fā)器用途:用作整形、延時和定時它的突出特點是: 輸出端只有一個穩(wěn)定狀態(tài), 另一個狀態(tài)則是暫穩(wěn)態(tài).一般情況下處于穩(wěn)態(tài)，加入

24、觸發(fā)信號后,它可以由穩(wěn)定狀態(tài)翻轉成暫穩(wěn)態(tài),在暫穩(wěn)態(tài)經過一定時間以后,它又會自動返回原來的穩(wěn)態(tài)。在暫穩(wěn)態(tài)維持的時間由電路參數決定，與觸發(fā)脈沖無關。要點十一： 施密特觸發(fā)器（Schmitt trigger）1 555電路構成施密特觸發(fā)器工作過程電路接通電源后，由于TH <2/3Vcc ，TR<1/3Vcc，放電管VT截止，觸發(fā)器置1，電路輸出高電平。隨著輸入電壓vi的上升，當輸入電壓在1/3Vcc<vi<2/3Vcc范圍內變化時，電路仍維持原狀態(tài)，輸出保持高電平不變。當輸入電壓vi >2/3Vcc時，VT導通，觸發(fā)器置0，電路輸出變?yōu)榈碗娖?，狀態(tài)發(fā)生翻轉。隨著輸入電壓

25、的變化，在其由高電平向下變化的過程中，當1/3Vcc<Vi<2/3Vcc時，電路維持原態(tài)，仍然輸出低電平。隨輸入電壓下降，當vi <1/3Vcc時，VT截止，觸發(fā)器再次置1，電路輸出又變?yōu)楦唠娖健?輸入電壓vi由低電平向高電平變化的過程中，當vi >2/3Vcc時，會引起電路狀態(tài)的變化，將此時的輸入電壓稱為上限觸發(fā)電平，用Vt+表示(也可以稱為正向閾值電壓或高電平閾值電壓)。所以，該電路的Vt+=2/3Vcc。輸入電壓由高電平向低電平變化的過程中，vi <2/3Vcc，電路狀態(tài)并不發(fā)生變化，只有當vi <1/3Vcc時，電路的狀態(tài)才會再次發(fā)生變化。將此時的輸

26、入電壓稱為下限觸發(fā)電平，用Vt-表示(也可以稱為負向閾值電壓或低電平閾值電壓)。所以，該電路的Vt-=1/3Vcc.可見，對施密特觸發(fā)器電路而言，上限觸發(fā)電平不等于下限觸發(fā)電平，即導致電路狀態(tài)發(fā)生變化的輸入信號的值大小不相等。2 集成施密特觸發(fā)器施密特觸發(fā)器應用比較廣泛，在數字集成電路中，多種產品帶有施密特觸發(fā)器。下圖為帶施密特觸發(fā)器的四2輸入與非門電路74LS132。5施密特觸發(fā)器的應用1.波形變換2.波形整形3.信號鑒幅4.構成單穩(wěn)態(tài)觸發(fā)器本章小結1多諧振蕩器是一種自激振蕩電路，不需要外加輸入信號，就可以自動地產生出矩形脈沖。用555定時器可以組成多諧振蕩器，用石英晶體也定時器可以組成多諧

27、振蕩器。石英晶體振蕩器的特點是fo的穩(wěn)定性極好。2施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器，雖然不能自動地產生矩形脈沖，但卻可以把其它形狀的信號變換成為矩形波，為數字系統(tǒng)提供標準的脈沖信號。3555定時器是一種用途很廣的集成電路，除了能組成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器以外，還可以接成各種靈活多變的應用電路。4除了555定時器外，目前還有556（雙定時器）和558（四定時器）數字電子技術基礎總復習要點一、 填空題 第一章1、 變化規(guī)律在時間上和數量上都是離散是信號稱為數字信號。2、 變化規(guī)律在時間或數值上是連續(xù)的信號稱為模擬信號。3、 不同數制間的轉換。4、 格雷碼的最大優(yōu)點就在于它相鄰兩個代碼之間

28、只有一位發(fā)生變化。第二章1、 邏輯代數的基本運算有與、或、非三種。2、 只有決定事物結果的全部條件同時具備時，結果才發(fā)生。這種因果關系稱為邏輯與，或稱邏輯相乘。3、 在決定事物結果的諸條件中只要有任何一個滿足，結果就會發(fā)生。這種因果關系稱為邏輯或，也稱邏輯相加。4、 只要條件具備了，結果便不會發(fā)生；而條件不具備時，結果一定發(fā)生。這種因果關系稱為邏輯非，也稱邏輯求反。5、 邏輯代數的基本運算有重疊律、互補律、結合律、分配律、反演律、還原律等。舉例說明。6、 對偶表達式的書寫。7、 邏輯該函數的表示方法有：真值表、邏輯函數式、邏輯圖、波形圖、卡諾圖、硬件描述語言等。8、 在n變量邏輯函數中，若m為

29、包含n個因子的乘積項，而且這n個變量均以原變量或反變量的形式在m中出現一次，則稱m為該組變量的最小項。9、 n變量的最小項應有2n個。10、 最小項的重要性質有：在輸入變量的任何取值下必有一個最小項，而且僅有一個最小項的值為1；全體最小項之和為1；任意兩個最小項的乘積為0；具有相鄰性的兩個最小項之和可以合并成一項并消去一對因子。11、 若兩個最小項只有一個因子不同，則稱這兩個最小項具有相鄰性。12、 邏輯函數形式之間的變換。（與或式與非式或非式-與或非式等）13、 化簡邏輯函數常用的方法有：公式化簡法、卡諾圖化簡法、Q-M法等。14、 公式化簡法經常使用的方法有：并項法、吸收法、消項法、消因子

30、法、配項法等。15、 卡諾圖化簡法的步驟有：將函數化為最小項之和的形式；畫出表示該邏輯函數的卡諾圖；找出可以合并的最小項；選取化簡后的乘積項。16、 卡諾圖法化簡邏輯函數選取化簡后的乘積項的選取原則是：乘積項應包含函數式中所有的最小項；所用的乘積項數目最少；每個乘積項包含的因子最少。第三章1、 用以實現基本邏輯運算和復合邏輯運算的單元電路稱為門電路。2、 CMOS電路在使用時應注意以下幾點：輸入電路要采用靜電防護；輸入電路要采取過流保護；電路鎖定效應的防護。3、 COMS電路的靜電防護應注意以下幾點：采用金屬屏蔽層包裝；無靜電操作；不用的輸入端不能懸空。4、 CMOS電路的輸入電路過流保護措施

31、有：信號源內阻太低時，在輸入端與信號源之間串接保護電阻；輸入端接有大電容時，在輸入端與電容之間接入保護電阻；輸入端接長線時，在門電路的輸入端接入保護電阻。5、 目前，應用最廣泛的集成門電路有CMOS和TTL兩大類。6、 集成門電路的外特性包含兩個內容：邏輯功能，即輸入輸出之間的邏輯關系；外部的電氣特性，包括電壓傳輸特性、輸入特性、輸出特性和動態(tài)特性等。第四章1、 根據邏輯功能的不同特點，可以將數字電路分成兩大類，一類稱為組合邏輯電路，另一類稱為時序邏輯電路。2、 組合邏輯電路在邏輯功能上的共同特點是：任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關。3、 組合邏輯電路在電路結構上的特

32、點是：只包含門電路，而沒有存儲（記憶）單元。4、 組合邏輯電路的分析步驟為：根據邏輯圖，逐級寫出輸入輸入關系的邏輯函數表達式；利用公式法或卡諾圖法化簡邏輯函數；將邏輯函數式轉換為真值表的形式；判明邏輯電路的邏輯功能。5、 設計組合邏輯電路，就是根據給定的實際邏輯問題，求出實現這一邏輯功能的最簡邏輯電路。所謂最簡就是指：電路所用的器件數最少、器件的種類最少、而且器件間的連線也最少。6、 組合邏輯電路的設計步驟為：進行邏輯抽象，列真值表；將真值表轉換為邏輯函數表達式，并加以化簡；選定器件類型；將邏輯函數變換為適當的形式；畫邏輯電路圖；工藝設計。7、 常用的組合邏輯電路包括編碼器、譯碼器、數據選擇器

33、、數值比較器、加法器、函數發(fā)生器、奇偶校驗器、奇偶發(fā)生器等8、 門電路的兩個輸入信號同時向相反的邏輯電平跳變的現象稱為競爭。有競爭現象時不一定都會產生尖峰脈沖。9、 由于競爭而在電路輸出端可能產生尖峰脈沖的現象就稱為競爭-冒險。10、 消除競爭-冒險現象的方法有：接入濾波電容、引入選通脈沖、修改邏輯設計。第五章1、 能夠存儲1位二值信號的基本單元電路統(tǒng)稱為觸發(fā)器。2、 觸發(fā)器必須具備以下兩個基本特點：具有兩個能自行保持的穩(wěn)定狀態(tài)；在觸發(fā)信號的操作下，根據不同的輸入信號可以置1或0狀態(tài)。3、 由于電路結構形式的不同，觸發(fā)信號的觸發(fā)方式分為：電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)三種。4、 根據觸發(fā)器邏輯功能的不同，觸發(fā)器分為：SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器