數(shù)電期末復習

1、第一章1（26.125）10=（11010.001）2 =（1A.2）162（100.9375）10=（1100100.1111）23（101111101101）2=（ 137.32 ）8=（95.40625）104（133.126）8=（5B.2B）165（1011）2×（101）2=（110111）26（486）10=（）8421BCD=（）余3BCD7（5.14）10=（0101.00010100）8421BCD8（10010011）8421BCD=（93）109基本邏輯運算有 與 、或、非3種。10兩輸入與非門輸入為01時，輸出為 1 。11兩輸入或非門輸入為01時，輸出為

2、0 。12邏輯變量和邏輯函數(shù)只有 0 和 1 兩種取值，而且它們只是表示兩種不同的邏輯狀態(tài)。13當變量ABC為100時，AB+BC= 0 ，（A+B）（A+C）=_1_。14描述邏輯函數(shù)各個變量取值組合和函數(shù)值對應關系的表格叫 真值表 。15 用與、或、非等運算表示函數(shù)中各個變量之間邏輯關系的代數(shù)式叫 邏輯表達式 。16根據(jù) 代入 規(guī)則可從可得到。17寫出函數(shù)Z=ABC +（A+BC）（A+C）的反函數(shù)=。 18邏輯函數(shù)表達式F=（A+B）（A+B+C）（AB+CD）+E，則其對偶式F=_（AB+ABC+（A+B）（C+D）E。19已知，其對偶式F=。20的最簡與-或式為Y=。21函數(shù)的最小項

3、表達式為Y= m（1,3,9,11,12,13,14,15）。22已知A=（10.44）10 ，下列結果正確的是 。A A=（1010.1）2 BA=（0A.8）16 C A=（12.4）8 DA=（20.21）523余3碼10111011對應的2421碼為 。A10001000 B10111011 C11101110 D1110101124一個四輸入端與非門，使其輸出為0的輸入變量取值組合有 種。 A15 B8 C7 D125一個四輸入端或非門，使其輸出為1的輸入變量取值組合有 種。A15 B8 C7 D126A101101= 。AA B C0 D127下列四種類型的邏輯門中，可以用 實現(xiàn)與

4、、或、非三種基本運算。A與門 B 或門 C非門 D與非門28下列邏輯代數(shù)式中值為0的是 。AA Å A BA Å 1 CA Å 0 D29與邏輯式相等的式子是 。AABC B1+BC CA D30下列邏輯等式中不成立的有 。A BC D31的最簡與-或表達式為 。AFA B CFA+B+C D都不是32根據(jù)反演規(guī)則，邏輯函數(shù)的反函數(shù)= 。A B C D33邏輯函數(shù)的對偶式F= 。A BC D34已知某電路的真值表如表T1.55所示，該電路的邏輯表達式為 。AF=C BF=ABC CF=AB+C D都不是表T1.55 A B CFA B CF0 0 00 0 10

5、1 00 1 101011 0 01 0 11 1 01 1 1011135函數(shù)F =AB +BC，使F=1的輸入ABC組合為 。AABC = 000 BABC = 010 CABC = 101 DABC = 11036已知，下列組合中， 可以肯定使F=0。 AA = 0 , BC = 1 BB = 1，C = 1 CC = 1，D = 0 DBC = 1，D = 137在下列各組變量取值中，能使函數(shù)F（A,B,C,D）=m（0,1,2,4,6,13）的值為l是 。A1100 B1001 C0110 D111038邏輯函數(shù)F (A,B,C)= m (0，1，4，6)的最簡與非-與非式為 。A

6、B C D39若ABCDEFGH為最小項，則它有邏輯相鄰項個數(shù)為 。 A8 B82 C28 D1640在四變量卡諾圖中有 個小方格是“1”。A13 B12 C6 D541列出邏輯函數(shù) 的真值表。解：ABCY0000001001000110100110111100111042寫出如圖P1.7所示邏輯電路的與-或表達式，列出真值表。 圖P1.7 圖P1.8解：ABF00001110111043寫出如圖P1.8所示邏輯電路的與-或表達式，列出真值表。解：表達式真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10001110044試用與非門實現(xiàn)邏輯函數(shù)L

7、=AB+BC 。解：邏輯電路圖45根據(jù)圖P1.10所示波形圖，寫出邏輯關系表達式Z= f（A，B，C），并將表達式簡化成最簡或非-或非表達式和最簡與-或-非表達式。圖P1.10解：根據(jù)波形圖列出真值表：ABCZ00000011010001111000101011011111利用卡諾圖化簡得到： 或非-或非表達式 與或非表達式46某組合邏輯電路如圖P1.15所示：（1）寫出函數(shù)Y的邏輯表達式；（2）將函數(shù)Y化為最簡與-或式；（3）用與非門畫出其簡化后的電路。圖P1.15解： 47與非門組成的電路如圖P1.16所示：（1）寫出函數(shù)Y的邏輯表達式；（2）將函數(shù)Y化為最簡與-或式；（3）用與非門畫出其

8、簡化后的電路。圖P1.16解：，48列出如圖P1.17所示邏輯電路的真值表。圖P.17解：真值表ABCL1L2ABCL1L2000101000100101101010100111001011101110049試用卡諾圖法將邏輯函數(shù)化為最簡與-或式：（1）F（A，B，C）=m（0，1，2，4，5，7）（2）F（A，B，C，D）=m（4，5，6，7，8，9，10，11，12，13）（3）F（A，B，C，D）= m（0，2，4，5，6，7，12）+ d（8，10）（4）F（A、B、C、D）=m（5、7、13、14）+d（3、9、10、11、15）解： （1） （2）（3） （4）50求下面函數(shù)表達式

9、的最簡與-或表達式和最簡與-或-非表達式。F=m（0，6，9，10，12，15）+d（2，7，8，11，13，14）解：最簡與-或表達式51求F（A，B，C，D）=m（0，1，4，7，9，10，13）+d（2，5，8，12，15）的最簡與-或式及最簡或-與式。解：（1）最簡與-或式（2）最簡或-與式方法一：根據(jù)最簡與-或式變換得到：方法二：利用卡諾圖對0方格畫包圍圈。52.53、用紅、黃、綠三個指示燈表示三臺設備的工作情況：綠燈亮表示全部正常；紅燈亮表示有一臺不正常；黃燈亮表示兩臺不正常；紅、黃燈全亮表示三臺都不正常。列出控制電路真值表，并選用合適的集成電路來實現(xiàn)。解：（1）根據(jù)題意，列出真值

10、表由題意可知，令輸入為A、B、C表示三臺設備的工作情況，“1”表示正常，“0”表示不正常，令輸出為R，Y，G表示紅、黃、綠三個批示燈的 狀態(tài)，“1”表示亮，“0”表示滅。A B C R Y G0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 1(2)由真值表列出邏輯函數(shù)表達式為：(3)根據(jù)邏輯函數(shù)表達式,選用譯碼器和與非門實現(xiàn)，畫出邏輯電路圖。54、邏輯電路如圖所示，輸入A“0”，B“1”，C“1”，則輸出F1和F2分別為(d)。(a)(b)(c)(d)55 邏輯電路如圖

11、所示，EN為控制端，若“0”，則F為(a)。(a)工作狀態(tài)(b)高阻狀態(tài)(c)斷開狀態(tài)56邏輯電路如圖所示，“0”的條件是(a)。(a)ABC110(b)ABC111(c)ABC00157. 采用共陽極數(shù)碼管的譯碼顯示電路如圖所示，若顯示數(shù)碼是0，譯碼器輸出端應為(b)。(a)a=b=c=d=e=f=g=“0”(b)a=b=c=d=e=f=“0”，g=“1”(c)a=b=c=d=e=f=“1”，g=“0”第三章1、三態(tài)門有3種輸出狀態(tài)：0態(tài)、1態(tài)和 高阻態(tài)2、17三極管作為開關時工作區(qū)域是 。A飽和區(qū)+放大區(qū) B擊穿區(qū)+截止區(qū) C放大區(qū)+擊穿區(qū) D飽和區(qū)+截止區(qū)第五章1.有一T觸發(fā)器，在T=1

12、時，加上時鐘脈沖，則觸發(fā)器 。A保持原態(tài) B置0 C置1 D翻轉(zhuǎn)2假設JK觸發(fā)器的現(xiàn)態(tài)Qn=0，要求Qn+1=0，則應使 。 AJ=×，K=0 BJ=0，K=× CJ=1，K=× DJ=K=13電路如圖T4.6所示。實現(xiàn)的電路是 。 A B C D 圖T4.64電路如圖T4.7所示。實現(xiàn)的電路是 。 A B C D 圖T4.75電路如圖T4.8所示。輸出端Q所得波形的頻率為CP信號二分頻的電路為 。A B C D圖T4.86將D觸發(fā)器改造成T觸發(fā)器，如圖T4.9所示電路中的虛線框內(nèi)應是 。 圖T4.9A或非門 B與非門 C異或門 D同或門7觸發(fā)器異步輸入端的作用是

13、 。A清0 B置1 C接收時鐘脈沖 D清0或置18米里型時序邏輯電路的輸出是 。A只與輸入有關 B只與電路當前狀態(tài)有關C與輸入和電路當前狀態(tài)均有關D與輸入和電路當前狀態(tài)均無關9摩爾型時序邏輯電路的輸出是 。A只與輸入有關 B只與電路當前狀態(tài)有關C與輸入和電路當前狀態(tài)均有關D與輸入和電路當前狀態(tài)均無關10用n只觸發(fā)器組成計數(shù)器，其最大計數(shù)模為 。An B2n Cn2 D2 n11一個5位的二進制加計數(shù)器，由00000狀態(tài)開始，經(jīng)過75個時鐘脈沖后，此計數(shù)器的狀態(tài)為 ：A01011 B01100 C01010 D00111 12圖T4.15所示為某計數(shù)器的時序圖，由此可判定該計數(shù)器為 。A十進制計

14、數(shù)器 B九進制計數(shù)器 C四進制計數(shù)器 D八進制計數(shù)器圖T4.1513電路如圖T4.16所示，假設電路中各觸發(fā)器的當前狀態(tài)Q2 Q1 Q0為100，請問在時鐘作用下，觸發(fā)器下一狀態(tài)Q2 Q1 Q0為 。圖T4.16A101 B 100 C 011 D 00014電路圖T4.17所示。設電路中各觸發(fā)器當前狀態(tài)Q2 Q1 Q0為110，請問時鐘CP作用下，觸發(fā)器下一狀態(tài)為 。圖T4.17A 101 B010 C110 D11115電路如圖T4.18所示， 74LS191具有異步置數(shù)的邏輯功能的加減計數(shù)器，其功能表如表T4.18所示。已知電路的當前狀態(tài)Q3 Q2 Q1 Q0為1100，請問在時鐘作用下

15、，電路的下一狀態(tài)Q3 Q2 Q1 Q0為 。圖T4.18A 1100 B 1011 C 1101 D 0000 表T4.18 74LS191功能表CPD0D1D2D3Q0Q1Q2Q30×××d0d1d2d3d0d1d2d3100××××加法計數(shù)101××××減法計數(shù)11××××××保持16下列功能的觸發(fā)器中， 不能構成移位寄存器。ASR觸發(fā)器 BJK觸發(fā)器 CD觸發(fā)器 DT和T觸發(fā)器。17圖T4.20所示電路的功能為 。圖T4

16、.22A并行寄存器 B移位寄存器 C計數(shù)器 D序列信號發(fā)生器184位移位寄存器，現(xiàn)態(tài)Q0Q1Q2Q3為1100，經(jīng)左移1位后其次態(tài)為 。A0011或1011 B1000或1001 C1011或1110 D0011或1111 19現(xiàn)欲將一個數(shù)據(jù)串延時4個CP的時間，則最簡單的辦法采用 。A4位并行寄存器 B4位移位寄存器C 4進制計數(shù)器 D4位加法器20一個四位串行數(shù)據(jù)，輸入四位移位寄存器，時鐘脈沖頻率為1kHz，經(jīng)過 可轉(zhuǎn)換為4位并行數(shù)據(jù)輸出。A8ms B4ms C8µs D4µs21有一上升沿觸發(fā)的JK觸發(fā)器如圖P4.8（a）所示，已知CP、J、K信號波形如圖P4.8（b

17、）所示，畫出Q端的波形。（設觸發(fā)器的初始態(tài)為0）（a） （b）圖P4.8解：22 試畫出如圖P4.9所示時序電路在一系列CP信號作用下，Q0、Q1、Q2的輸出電壓波形。設觸發(fā)器的初始狀態(tài)為Q=0。圖P4.9解：先畫Q0波形，再畫Q1波形，最后畫Q2波形。23有一簡單時序邏輯電路如圖P4.10所示，試寫出當C= 0和C=1時，電路的狀態(tài)方程Qn+1，并說出各自實現(xiàn)的功能。圖P4. 10解：當C=0時，J=X ，K=X 為T觸發(fā)器當C=1時， J=X 為D觸發(fā)器24用上升沿D觸發(fā)器和門電路設計一個帶使能EN的上升沿D觸發(fā)器，要求當EN=0時，時鐘脈沖加入后觸發(fā)器也不轉(zhuǎn)換；當EN=1時，當時鐘加入后

18、觸發(fā)器正常工作，注：觸發(fā)器只允許在上升沿轉(zhuǎn)換。解：當EN=0 ，Qn+1=Qn ；當EN=1，Qn+1=D ，則，令即可。25由JK觸發(fā)器和D觸發(fā)器構成的電路如圖P4.12（a）所示，各輸入端波形如圖P4.12（b），當各個觸發(fā)器的初態(tài)為0時，試畫出Q0和Q1端的波形，并說明此電路的功能。（a） （b）圖P4.12解：根據(jù)電路波形，它是一個單發(fā)脈沖發(fā)生器，A可以為隨機信號，每一個A信號的下降沿后；Q1端輸出一個脈寬周期的脈沖。26時序電路如圖P4.13（a）所示。給定CP和A的波形如圖P4.13（b）所示，畫出Q1、Q2、Q3的波形，假設初始狀態(tài)為0。（a）（b）圖P4.13解： ， 27分析

19、圖P4.14示電路，要求：（1）寫出JK觸發(fā)器的狀態(tài)方程；（2）用X、Y、Qn作變量，寫出P和Qn+1的函數(shù)表達式；（3）列出真值表，說明電路完成何種邏輯功能。P4.14解：（1）（2）XYPXYP0000010001001011011001001110100111011111（3）串行加法器28試分析如圖P4.15同步時序邏輯電路，并寫出分析過程。圖P4.15解：（1）寫出驅(qū)動方程（2）寫出狀態(tài)方程，（3）列出狀態(tài)轉(zhuǎn)換真值表000001100000001010101011010011110010011100111001（4）畫出狀態(tài)轉(zhuǎn)換圖（5）自啟動校驗，能夠自啟動（6）結論：具有自啟動能力

20、的同步五進制加法計數(shù)器。29同步時序電路如圖P4.16所示。（1）試分析圖中虛線框電路，畫出Q0、Q1、Q2波形，并說明虛線框內(nèi)電路的邏輯功能。（2）若把電路中的Y輸出和置零端連接在一起，試說明當X0X1X2為110時，整個電路的邏輯功能。圖P4.16解：（1）寫出每級觸發(fā)器的狀態(tài)方程 ，分析后，其狀態(tài)轉(zhuǎn)換圖為：所以波形圖為：電路是一個同步五進制可以自啟動的加法計數(shù)器（2），當X1X2X3=110時，當Q2Q1Q0出現(xiàn)011狀態(tài)時，使計數(shù)器的狀態(tài)清0，故此種情況下，整個電路功能為一個三進制加法計數(shù)器。30如圖P4.26所示為由計數(shù)器和數(shù)據(jù)選擇器構成的序列信號發(fā)生器，74161為四位二進制計數(shù)器

21、，74LS151為8選1數(shù)據(jù)選擇器。請問：（1）74161接成了幾進制的計數(shù)器？ （2）畫出輸出CP、Q0、Q1、Q2、L的波形（CP波形不少于10個周期）。圖P4.26解：（1）74161接成6進制計數(shù)器 （2） 波形如下： 31試分析如圖P4.27所示電路的邏輯功能。圖中74LS160為十進制同步加法計數(shù)器，其功能如表P4.27所示。圖P4.27表P4.27 74LS160功能表CPEPET工作狀態(tài)×0×××置 零10××預置數(shù)×1101保 持×11×0保持（但CO=0）1111計 數(shù)解：28進制加法

22、計數(shù)器。（8421BCD碼輸出）32用74161構成十一進制計數(shù)器。要求分別用“清零法”和“置數(shù)法”實現(xiàn)。解：（1）清零法（2）置數(shù)法第7章1在存儲器結構中，什么是“字”？什么是“字長”，如何表示存儲器的容量？解：采用同一個地址存放的一組二進制數(shù)，稱為字。字的位數(shù)稱為字長。習慣上用總的位數(shù)來表示存儲器的容量，一個具有n字、每字m位的存儲器，其容量一般可表示為n×m位。2一個ROM 共有10根地址線，8根位線（數(shù)據(jù)輸出線），則其存儲容量為 。A10×8 B102×8 C10×82 D210×83為了構成4096×8的RAM，需要 片10

23、24×2的RAM。A8片 B16片 C2片 D4片4哪種器件中存儲的信息在掉電以后即丟失 ？ASRAM BUVEPROM CE2PROM DPAL5關于半導體存儲器的描述，下列哪種說法是錯誤的 。ARAM讀寫方便，但一旦掉電，所存儲的內(nèi)容就會全部丟失BROM掉電以后數(shù)據(jù)不會丟失CRAM可分為靜態(tài)RAM和動態(tài)RAMD動態(tài)RAM不必定時刷新6有一存儲系統(tǒng)，容量為256K×32。設存儲器的起始地址全為0，則最高地址的十六進制地址碼為 3FFFFH 。7. 指出下列存儲系統(tǒng)各具有多少個存儲單元，至少需要幾根地址線和數(shù)據(jù)線？(1)64K×1(2)256K×4 (3

24、)1M×1(4)128K×8解：(1) 16, 1(2) 18, 4(3) 20, 1(4) 17, 88. 設存儲器的起始地址為全0，試指出下列存儲系統(tǒng)的最高地址為多少？(1) 2K×1(2) 16K×4(3) 256K×32解：(1) 7FF(2) 3FFF(3) 3FFFF9.一個有1M×1位的DRAM，采用地址分時送入的方法，芯片應具有幾根地址線？解：10根1單穩(wěn)態(tài)觸發(fā)器的主要用途是 。A整形、延時、鑒幅 B延時、定時、存儲C延時、定時、整形 D整形、鑒幅、定時2為了將正弦信號轉(zhuǎn)換成與之頻率相同的脈沖信號，可采用 。A多諧振蕩

25、器B移位寄存器C單穩(wěn)態(tài)觸發(fā)器 D施密特觸發(fā)器3將三角波變換為矩形波，需選用 。A單穩(wěn)態(tài)觸發(fā)器 B施密特觸發(fā)器 C多諧振蕩器 D雙穩(wěn)態(tài)觸發(fā)器4自動產(chǎn)生矩形波脈沖信號為 。A施密特觸發(fā)器 B單穩(wěn)態(tài)觸發(fā)器 CT觸發(fā)器 D多諧振蕩器5由CMOS門電路構成的單穩(wěn)態(tài)電路的暫穩(wěn)態(tài)時間tw為 。 A. 0.7RC B. RC C. 1.1RC D. 2RC6已知某電路的輸入輸出波形如圖T6.10所示，則該電路可能為 。A多諧振蕩器 B雙穩(wěn)態(tài)觸發(fā)器 C單穩(wěn)態(tài)觸發(fā)器 D施密特觸發(fā)器 圖T6.107由555定時器構成的單穩(wěn)態(tài)觸發(fā)器，其輸出脈沖寬度取決于 。A電源電壓 B觸發(fā)信號幅度 C觸發(fā)信號寬度D外接R、C的數(shù)值8由555定時器構成的電路如圖T6.12所示，該電路的名稱是 。 A單穩(wěn)態(tài)觸發(fā)器 B施密特觸發(fā)器 C多諧振蕩器 DSR觸發(fā)器圖 T6.