數(shù)字邏輯 課后習(xí)題答案

1、 第一章1. 什么是模擬信號(hào)?什么是數(shù)字信號(hào)?試舉出實(shí)例。解答模擬信號(hào)-指在時(shí)間上和數(shù)值上均作連續(xù)變化的信號(hào)。例如,溫度、壓力、交流電壓等信號(hào)。數(shù)字信號(hào)-指信號(hào)的變化在時(shí)間上和數(shù)值上都是斷續(xù)的,階躍式的,或者說(shuō)是離散的,這類信號(hào)有時(shí)又稱為離散信號(hào)。例如,在數(shù)字系統(tǒng)中的脈沖信號(hào)、開(kāi)關(guān)狀態(tài)等。2. 數(shù)字邏輯電路具有哪些主要特點(diǎn)?解答數(shù)字邏輯電路具有如下主要特點(diǎn): 電路的基本工作信號(hào)是二值信號(hào)。 電路中的半導(dǎo)體器件一般都工作在開(kāi)、關(guān)狀態(tài)。 電路結(jié)構(gòu)簡(jiǎn)單、功耗低、便于集成制造和系列化生產(chǎn)。產(chǎn)品價(jià)格低廉、使用方便、通用性好。 由數(shù)字邏輯電路構(gòu)成的數(shù)字系統(tǒng)工作速度快、精度高、功能強(qiáng)、可靠性好。3. 數(shù)字邏

2、輯電路按功能可分為哪兩種類型?主要區(qū)別是什么?解答根據(jù)數(shù)字邏輯電路有無(wú)記憶功能,可分為組合邏輯電路和時(shí)序邏輯電路兩類。組合邏輯電路: 電路在任意時(shí)刻產(chǎn)生的穩(wěn)定輸出值僅取決于該時(shí)刻電路輸入值的組合,而與電路過(guò)去的輸入值無(wú)關(guān)。組合邏輯電路又可根據(jù)輸出端個(gè)數(shù)的多少進(jìn)一步分為單輸出和多輸出組合邏輯電路。時(shí)序邏輯電路:電路在任意時(shí)刻產(chǎn)生的穩(wěn)定輸出值不僅與該時(shí)刻電路的輸入值有關(guān),而且與電路過(guò)去的輸入值有關(guān)。時(shí)序邏輯電路又可根據(jù)電路中有無(wú)統(tǒng)一的定時(shí)信號(hào)進(jìn)一步分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路。4. 最簡(jiǎn)電路是否一定最佳?為什么? 解答一個(gè)最簡(jiǎn)的方案并不等于一個(gè)最佳的方案。最佳方案應(yīng)滿足全面的性能指標(biāo)和實(shí)

3、際應(yīng)用要求。所以,在求出一個(gè)實(shí)現(xiàn)預(yù)定功能的最簡(jiǎn)電路之后,往往要根據(jù)實(shí)際情況進(jìn)行相應(yīng)調(diào)整。5. 把下列不同進(jìn)制數(shù)寫成按權(quán)展開(kāi)形式。(1 (4517.23910 (3 (325.7448(2 (10110.01012 (4 (785.4AF16解答(1(4517.23910 = 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3 (2(10110.01012 = 1×24+1×22+1×21+1×2-2+1×2-4 (3(325.7448 =

4、 3×82+2×81+5×80+7×8-1+4×8-2+4×8-3(4 (785.4AF16 = 7×162+8×161+5×160+4×16-1+10×16-2+15×16-36.將下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。(11110101 (2 0.110101 (3 10111.01解答(1(11101012 = 1×26+1×25+1×24+1×22+1×20 = 64+32+16+4+1=(11710(00

5、 1 1 1 0 1 0 1 2 ( 1 6 5 82 ( 7 5 16即:(11101012=(11710 =(1658 =(7516(2 (0.110101 2 = 1×2-1+1×2-2+1×2-4+1×2-6= 0.5+0.25+0.0625+0.015625=(0.82812510(02 (0. 6 5 82 ( 0. D 4 16即:(0.1101012=(0.82812510 =(0.658 =(0.D4 16 (3(10111. 012 =1×24+1×22+1×21+1×20+1×2-2

6、=16+4+2+1+0.25=(23. 25102 ( 2 7 . 2 8(2 ( 1 7 . 4 16即:(10111.012=(23.2510 =(27.28 =(17.4167.將下列十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)(精確到小數(shù)點(diǎn)后4位。(1 29 (2 0.27 (3 33.33解答(1 (2910 = 24+23+22+20 = (111012= ( 011 101 2= (358= (0001 1101 2= (1D16(2 (0.2710 2-2+2-6 = (0.0100012 = ( 0.010 001 2 = (0.21 8 = ( 0.0100 0100 2

7、= (0.4416(3 (33.3310 =(?2 =(?8 =(?16 2 3 3 2 1 6. .1 2 8.0 2 4.0 2 2.0 2 1 . 0 0 (1即:(33.3310 =(100001.01012 = (41.248 = (21.5168.如何判斷一個(gè)二進(jìn)制正整數(shù)B=b 6b 5b 4b 3b 2b 1b 0能否被(410 整除?解答B(yǎng) = b 6 b 5 b 4 b 3 b 2 b 1 b 0= b 6 ×26+b 5 ×25+b 4 ×24+b 3×23 +b 2×22+ b 1 ×21+b 0×20

8、=( b 6 ×24+b 5 ×23+b 4 ×22+b 3×21 +b 2 ×22 + b 1 ×21+b 0×20 0 . 3 3×2 0 . 6 6×2 1 .3 2×2 0 . 6 4×2 1 . 2 8×2 0 . 5 6 可見(jiàn),只需b1=b0=0即可。9.寫出下列各數(shù)的原碼、反碼和補(bǔ)碼。(1 0.1011 (2 10110解答(1 由于0.1011為正數(shù),所以有原碼 = 補(bǔ)碼 = 反碼 = 0.1011(2由于真值= -10110 為負(fù)數(shù),所以有原碼 = 1 1

9、0 1 1 0 (符號(hào)位為1,數(shù)值位與真值相同反碼 = 1 0 1 0 0 1 (符號(hào)位為1,數(shù)值位為真值的數(shù)值位按位變反補(bǔ)碼 = 10 1 0 1 0(符號(hào)位為1,數(shù)值位為真值的數(shù)值位按位變反,末位加110.已知N補(bǔ)=1.0110,求N原,N反和N。解答N 反碼= 1.0101 (補(bǔ)碼的數(shù)值位末位減1N原碼 = 1.1010 (反碼的數(shù)值位按位變反 N = -0.1010 (原碼的符號(hào)位1用“-”表示 11.將下列余3碼轉(zhuǎn)換成十進(jìn)制數(shù)和2421碼。(1 011010000011 (2 01000101.1001解答(1( 0110 1000 0011余3碼 =35010=(0011 1011

10、 00002421(2 ( 0100 0101.1001余3碼 =(12.610=(0001 0010.1100242112. 試用8421碼和格雷碼分別表示下列各數(shù)。(1 (1111102 (2 (11001102解答2 = (62 10 = (0110 0010 8421= (100001 Gray2= (102 10 = (0001 0000 0010 8421(1010101 Gray第 二 章1 假定一個(gè)電路中,指示燈F和開(kāi)關(guān)A、B、C的關(guān)系為F=(A+BC 試畫出相應(yīng)電路圖。解答電路圖如圖1所示。 圖12 用邏輯代數(shù)的公理、定理和規(guī)則證明下列表達(dá)式:(1 C A B A C A A

11、B +=+ (2 1=+B A B A B A AB (3 C AB C B A C B A ABC A += (4 C A C B B A C B A ABC +=+解答(1 證明如下CA B A C B C A B A C (A B A (CA ABC A AB +=+=+=+(2 證明如下 1A A B (B A B A(B B A B A B A AB =+=+=+(3 證明如下CAB C B A C B A C AB C B A C B A C B A BB (C A CC (B A CA B A C B A A(ABC A +=+=+=+=+=(4證明如下CB A ABC C (A

12、 BCC A B A ( C (A CB (BA ( CA CB B AC A C B B A +=+=+=+3 用真值表驗(yàn)證下列表達(dá)式:(1 (B A B A B A B A +=+ (2 (B A AB B A B A +=+ 解答(1 真值表證明如表1所示。表1 0 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 01(2 真值表證明如表2所示。 表2 4 求下列函數(shù)的反函數(shù)和對(duì)偶函數(shù):(1 B A AB F +=(2 (E DE C C A B A F += (3(AC D C B A F += (4(G E D C B A F += 解答(1 B(A B A (F

13、 +=B A B(A F '+= (2 E E D (C C A B A F += E EC(D C A AB F'+=(3 C A D (C B A F += C A C(D B A F'+=(4 G DE C B(A F += GE D (C B A F +=,5 回答下列問(wèn)題:(1 如果已知X + Y 和 X + Z 的邏輯值相同,那么Y 和 Z 的邏輯值一定相同。正確嗎?為什么?(2 如果已知XY 和XZ 的邏輯值相同,那么那么Y 和 Z 的邏輯值一定相同。正確嗎?為什么?(3如果已知X + Y 和 X + Z 的邏輯值相同,且XY 和XZ 的邏輯值相同,那么Y

14、 = Z。正確嗎?為什么?(4 如果已知X+Y 和 X·Y 的邏輯值相同,那么X 和Y 的邏輯值一定相同。正確嗎?為什么? 解答(1 錯(cuò)誤。因?yàn)楫?dāng)X=1時(shí),YZ 同樣可以使等式X + Y = X + Z 成立。(2 錯(cuò)誤。因?yàn)楫?dāng)X=0時(shí),YZ 同樣可以使等式XY = XZ 成立。 (3 正確。因?yàn)槿鬥Z,則當(dāng)X=0時(shí),等式X + Y = X + Z不可能成立;當(dāng)X=1時(shí),等式XY = XZ不可能成立;僅當(dāng)Y=Z時(shí),才能使X+Y = X+Z和 XY = XZ同時(shí)成立。(4 正確。 因?yàn)槿鬥Y,則X+Y=1,而 X·Y=0,等式X + Y = X·Y 不成立。6 用代

15、數(shù)法求出下列邏輯函數(shù)的最簡(jiǎn)“與-或”表達(dá)式。(1 BCCBAABF+=(2 BCDBBAF+=(3 (CBABACBAF+=(4 (BACCBDDBCF+=解答(1CA AB BCCA AB BCA( ABBC BA( ABBC CBAABF+ =+ =+ =+ =+=(2B A BB ABCD BBA F+ =+=+ +=(3(BBA(B(ACBABACBA F=+=+= (4(AC D B B AC D BC B(AC BC D BC B(AC C B (D BC B AC C B D D BC F +=+=+=+=+=7. 將下列邏輯函數(shù)表示成“最小項(xiàng)之和”形式及“最大項(xiàng)之積”的簡(jiǎn)寫形式

16、。(1 (BC D C AB B A D C B D C B A F +=, (2 (,CD B ABD B A D C B A F += 解答 (1(=+=+=+=+=8,9,10,11M(0,1,2,3,DC,B,F(A,512,13,14,1m(4,5,6,7,m m m m m m m m m m m ABCDD ABC BCD A D BC A D C AB BCDA D BC A D CB A DC B AD C AB D C B A ADBCD A D A D A ( DC AB CDD C D C D C B(A D C AB A ( BCD C AB B A D C B D

17、C,B,A,F 151476137654124(2 (=+=+=+=+=+=+=+=+=M(0,1,215m(3m m m m m m m m m m m m m m m m m m m m ABCD CD B A BCD A CD B A ABCD D ABC D C AB D C AB BCD A D BC A D C B A D C B A D ABC D C AB D B A D C B A CD B A D C B A D C B A D C B A ABB A B A B A CD(ACDD ACD C A D C A CD A D C A D C A D C A B(BCC B

18、C B C B (D A CDD C D C D C (B A CDB D A B A CD B D B D A B A B A CD B D B A B(A CD B ABD B A CD(B ABD B A D C,B,A,F 1511731514131276541412108111098C8 用卡諾圖化簡(jiǎn)法求出下列邏輯函數(shù)的最簡(jiǎn)“與-或”表達(dá)式和最簡(jiǎn)“或-與”表達(dá)式。(1 C B AC D C A B A D C B A F +=,( (2 (,(B AD C B D D BC D C B A F += (3 =15,14,13,12,11,10,6,4,2(,(M D C B A F解

19、答(1函數(shù)C B AC D C A B A D C B A F +=,( 的卡諾圖如圖2所示。圖2 (最簡(jiǎn)與-或式 (2函數(shù)(,(B AD C B D D BC D C B A F +=的卡諾圖如圖3所示。DC BD BC BAD (D C D B (D BC B(AD C B (D D BC DC,B,F(A,+=+=+= 圖3F(A,B,C,D = B + D (既是最簡(jiǎn)與-或式,也是最簡(jiǎn)或-與式(3函數(shù)=7,8,9m(0,1,3,5,14,15,11,12,13,M(2,4,6,10DC,B,F(A, 的卡諾圖如圖4所示。 圖4 (最簡(jiǎn)與 - 或式 9 用卡諾圖判斷函數(shù)F(A,B,C,D

20、和G(A,B,C,D有何關(guān)系?(1 D AC D C D A D B D C B A F +=,(ABD D C A CD D B D C B A G +=,(2 C B A B A C B A B A D C B A F +=(,(ABC C B A AC BC AB D C B A G +=(,(解答 (1作出函數(shù)F 和G 的卡諾圖分別如圖5、圖6所示。圖 5 圖6 由卡諾圖可知, F 和G(2作出函數(shù)F 和G 的卡諾圖分別如圖7、圖8所示。 圖7 圖8 由卡諾圖可知, F 和G 相等,即:G F =10 某函數(shù)的卡諾圖如圖9所示 . 圖9(1 若a b =,當(dāng)a 取何值時(shí)能得到最簡(jiǎn)的“與

21、-或”表達(dá)式? (2 a 和b 各取何值時(shí)能得到最簡(jiǎn)的“與-或”表達(dá)式? 解答(1 當(dāng)a b =時(shí),令a=1,b=0能得到最簡(jiǎn)“與-或”表達(dá)式:(3項(xiàng) (2 當(dāng)a=1,b=1時(shí),能得到最簡(jiǎn)的“與-或”表達(dá)式: (3項(xiàng)11 用列表法化簡(jiǎn)邏輯函數(shù),(m,AFCDB,8,7,5,3,2,0(15=13,1011解答 第三章1.根據(jù)所采用的半導(dǎo)體器件不同,集成電路可分為哪兩大類?各自的主要優(yōu)缺點(diǎn)是什么?解答雙極型集成電路:采用雙極型半導(dǎo)體器件作為元件.主要特點(diǎn)是速度快、負(fù)載能力強(qiáng),但功耗較大、集成度較低。單極型集成電路:指MOS集成電路,采用金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)管(Metel Oxide Semi

22、- conductor Field EffectTransister,簡(jiǎn)寫為MOSFET作為元件.MOS型集成電路的特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、制造方便、集成度高、功耗低,但速度較慢。2.簡(jiǎn)述晶體二極管的靜態(tài)特性?解答“正向?qū)?相當(dāng)于開(kāi)關(guān)閉合,反向截止(相當(dāng)于開(kāi)關(guān)斷開(kāi)”,硅管正向壓降約0.7伏,鍺管正向壓降約0.3伏。3.晶體二極管的開(kāi)關(guān)速度主要取決于什么? 解答晶體二極管的開(kāi)關(guān)速度主要取決于反向恢復(fù)時(shí)間(二極管從正向?qū)ǖ椒聪蚪刂顾枰臅r(shí)間和開(kāi)通時(shí)間(二極管從反向截止到正向?qū)ㄋ枰臅r(shí)間。相比之下,開(kāi)通時(shí)間很短,一般可以忽略不計(jì)。因此,影響二極管開(kāi)關(guān)速度的主要因素是反向恢復(fù)時(shí)間。4.數(shù)字電路中,晶

23、體三極管一般工作在什么狀態(tài)?解答數(shù)字電路中,晶體三極管一般工作在 “截止?fàn)顟B(tài)”(相當(dāng)于開(kāi)關(guān)斷開(kāi)和“飽和導(dǎo)通狀態(tài)”(相當(dāng)于開(kāi)關(guān)閉合。5.晶體三極管的開(kāi)關(guān)速度取決于哪些因素?解答(三極管從截止?fàn)顟B(tài)到飽 晶體三極管的開(kāi)關(guān)速度主要取決于開(kāi)通時(shí)間ton和狀態(tài)所需要的時(shí)間和關(guān)閉時(shí)間t(三極管從飽和狀態(tài)到截止?fàn)顟B(tài)所需off要的時(shí)間,它們是影響電路工作速度的主要因素。6. TTL與非門有哪些主要性能參數(shù)?解答TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開(kāi)門電平、關(guān)門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時(shí)延、輸入短路電流和空載功耗等8項(xiàng)。7.OC門和TS門的結(jié)構(gòu)與一般TTL與非門有何不同?各有何主要應(yīng)用?解答O

24、C門: 該電路在結(jié)構(gòu)上把一般TTL與非門電路中的T3、D4去掉,令T4的 集電極懸空,從而把一般TTL與非門電路的推拉式輸出級(jí)改為三極管集電極開(kāi)路輸出。OC門可以用來(lái)實(shí)現(xiàn)“線與”邏輯、電平轉(zhuǎn)換以及直接驅(qū)動(dòng)發(fā)光二極管、干簧繼電器等。TS門: 該電路是在一般與非門的基礎(chǔ)上,附加使能控制端EN和控制電路構(gòu)成的。在EN有效時(shí)為正常工作狀態(tài),在EN無(wú)效時(shí)輸出端被懸空,即處于高阻狀態(tài)。TS門主要應(yīng)用于數(shù)據(jù)與總線的連接,以實(shí)現(xiàn)總線傳送控制,它既可用于單向數(shù)據(jù)傳送,也可用于雙向數(shù)據(jù)傳送。8.有兩個(gè)相同型號(hào)的TTL與非門,對(duì)它們進(jìn)行測(cè)試的結(jié)果如下:(1 甲的開(kāi)門電平為1.4V,乙的開(kāi)門電平為1.5V;(2 甲的

25、關(guān)門電平為1.0V,乙的關(guān)門電平為0.9V。試問(wèn)在輸入相同高電平時(shí),哪個(gè)抗干擾能力強(qiáng)?在輸入相同低電平時(shí),哪個(gè)抗干擾能力強(qiáng)?解答在輸入相同高電平時(shí),甲的抗干擾能力強(qiáng)。因?yàn)殚_(kāi)門電平愈小,在輸入高電平時(shí)的抗干擾能力愈強(qiáng)。在輸入相同低電平時(shí),甲的抗干擾能力強(qiáng)。因?yàn)殛P(guān)門電平越大,在輸入低電平時(shí)的抗干擾能力越強(qiáng)。9. 圖1(a所示為三態(tài)門組成的總線換向開(kāi)關(guān)電路,其中,A 、B 為信號(hào)輸入端,分別送兩個(gè)頻率不同的信號(hào);EN為換向控制端,控制電平波形如圖(b所示 。試畫出Y1、Y2的波形。 圖1 電路圖及有關(guān)信號(hào)波形解答圖中, EN=0: Y 1 = A , Y 2 = B ; EN=1: Y 1 =B ,

26、 Y 2 =A 。據(jù)此,可做出Y 1、Y 2的波形圖如圖2所示。 圖 210. 試畫出實(shí)現(xiàn)如下功能的CMOS電路圖。(1 C B A F = (2 B A F += (3 D C B A F += 解答(1實(shí)現(xiàn)C B A F = 的CMOS電路圖如圖3所示。 圖3(2實(shí)現(xiàn)B A F +=的CMOS電路圖如圖4所示。 圖4(3實(shí)現(xiàn)D C B A F +=的CMOS電路圖如圖5所示。 圖511. 出下列五種邏輯門中哪幾種的輸出可以并聯(lián)使用。(1 TTL集電極開(kāi)路門;(2 普通具有推拉式輸出的TTL與非門;(3 TTL三態(tài)輸出門;(4 普通CMOS門;(5 CMOS三態(tài)輸出門。解答上述五種邏輯門中,

27、TTL集電極開(kāi)路門、TTL三態(tài)輸出門和C M OS三態(tài)輸出門的輸出可以并聯(lián)使用。12.用與非門組成的基本R-S觸發(fā)器和用或非門組成的基本R-S觸發(fā)器在邏輯功能上有什么區(qū)別?解答 與非門組成的基本R-S觸發(fā)器功能為:R=0,S=0,狀態(tài)不定(不允許出現(xiàn);R=0,S=1, 置為0狀態(tài);R=1,S=0, 置為1狀態(tài);R=1,S=1,狀態(tài)不變 。或非門組成的基本R-S觸發(fā)器功能為:R=0,S=0,狀態(tài)不變 ;R=0,S=1, 置為1狀態(tài);R=1,S=0, 置為0狀態(tài);R=1,S=1,狀態(tài)不定(不允許出現(xiàn)。13.在圖6(a所示的D觸發(fā)器電路中,若輸入端D的波形如圖6(b所示,試畫出輸出端Q的波形(設(shè)觸發(fā)

28、器初態(tài)為0。 圖6 電路圖及有關(guān)波形解答根據(jù)D觸發(fā)器功能和給定輸入波形,可畫出輸出端Q的波形如圖7所示。 圖714. 已知輸入信號(hào)A和B的波形如圖8(a所示,試畫出圖8 (b、( c中兩個(gè)觸發(fā)器Q端的輸出波形,設(shè)觸發(fā)器初態(tài)為0。 圖8 信號(hào)波形及電路解答根據(jù)給定輸入波形和電路圖,可畫出兩個(gè)觸發(fā)器Q端的輸出波形Q D、Q T如圖9所示。 圖9 輸出波形圖15. 設(shè)圖10 (a所示電路的初始狀態(tài)Q1 = Q2 = 0,輸入信號(hào)及CP端的波形如圖10(b所示,試畫出Q1、Q2的波形圖。 圖10 電路及有關(guān)波形解答根據(jù)給定輸入波形和電路圖,可畫出兩個(gè)觸發(fā)器輸出端Q1、Q2的波形如圖11所示。 圖111

29、6 試用T觸發(fā)器和門電路分別構(gòu)成D觸發(fā)器和J-K觸發(fā)器。解答(1 采用次態(tài)方程聯(lián)立法,分別寫出T觸發(fā)器和D觸發(fā)器的次態(tài)方程如下:T觸發(fā)器的次態(tài)方程: D觸發(fā)器的次態(tài)方程: 比較上述兩個(gè)方程可得Q D T = ,據(jù)此可畫出用T觸發(fā)器和一個(gè)異或門構(gòu)成D觸發(fā)器的電路圖如圖12(a所示。(2 采用次態(tài)方程聯(lián)立法,分別寫出T觸發(fā)器和JK觸發(fā)器的次態(tài)方程如下:T觸發(fā)器的次態(tài)方程: JK觸發(fā)器的次態(tài)方程: ,據(jù)此可畫出用T觸發(fā)器和三個(gè)邏輯門構(gòu)成JK觸發(fā)器的電路圖如圖12(b所示。 圖 12第三章1.根據(jù)所采用的半導(dǎo)體器件不同,集成電路可分為哪兩大類?各自的主要優(yōu)缺點(diǎn)是什么?解答雙極型集成電路:采用雙極型半導(dǎo)

30、體器件作為元件.主要特點(diǎn)是速度快、負(fù)載能力強(qiáng),但功耗較大、集成度較低。單極型集成電路:指MOS集成電路,采用金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)管(Metel Oxide Semi- conductor Field Effect Transister,簡(jiǎn)寫為MOSFET作為元件.MOS型集成電路的特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、制造方便、集成度高、功耗低,但速度較慢。6. TTL與非門有哪些主要性能參數(shù)?解答TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開(kāi)門電平、關(guān)門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時(shí)延、輸入短路電流和空載功耗等8項(xiàng)。8.有兩個(gè)相同型號(hào)的TTL與非門,對(duì)它們進(jìn)行測(cè)試的結(jié)果如下:(1 甲的開(kāi)門電平為1.4

31、V,乙的開(kāi)門電平為1.5V;(2 甲的關(guān)門電平為1.0V,乙的關(guān)門電平為0.9V。試問(wèn)在輸入相同高電平時(shí),哪個(gè)抗干擾能力強(qiáng)?在輸入相同低電平時(shí),哪個(gè)抗干擾能力強(qiáng)?解答在輸入相同高電平時(shí),甲的抗干擾能力強(qiáng)。因?yàn)殚_(kāi)門電平愈小,在輸入高電平時(shí)的抗 干擾能力愈強(qiáng)。在輸入相同低電平時(shí),甲的抗干擾能力強(qiáng)。因?yàn)殛P(guān)門電平越大,在輸入低電平時(shí)的抗干擾能力越強(qiáng)。11. 出下列五種邏輯門中哪幾種的輸出可以并聯(lián)使用。(1 TTL集電極開(kāi)路門;(2 普通具有推拉式輸出的TTL與非門;(3 TTL三態(tài)輸出門;(4 普通CMOS門;(5 CMOS三態(tài)輸出門。解答上述五種邏輯門中,TTL集電極開(kāi)路門、TTL三態(tài)輸出門和C M

32、 OS三態(tài)輸出門的輸出可以并聯(lián)使用。14. 已知輸入信號(hào)A和B的波形如圖8(a所示,試畫出圖8 (b、( c中兩個(gè)觸發(fā)器Q端的輸出波形,設(shè)觸發(fā)器初態(tài)為0。圖8 信號(hào)波形及電路解答 根據(jù)給定輸入波形和電路圖,可畫出兩個(gè)觸發(fā)器Q端的輸出波形Q D、Q T如圖9所示。 第四章1. 分析圖1所示的組合邏輯電路,說(shuō)明電路功能,并畫出其簡(jiǎn)化邏輯電路圖。 圖1 組合邏輯電路解答1 根據(jù)給定邏輯電路圖寫出輸出函數(shù)表達(dá)式CABCBABCAABCF+=2 用代數(shù)法簡(jiǎn)化輸出函數(shù)表達(dá)式CBA ABC CBA ABC CB(A ABCCABCBABCAABCF+ =+ + =+ +=+=3由簡(jiǎn)化后的輸出函數(shù)表達(dá)式可知,

33、當(dāng)ABC取值相同時(shí),即為000或111時(shí),輸出函數(shù)F的值為1,否則F的值為0。故該電路為“一致性電路”。4 實(shí)現(xiàn)該電路功能的簡(jiǎn)化電路如圖2所示。 圖22. 分析圖3所示的邏輯電路,要求:(1 指出在哪些輸入取值下,輸出F的值為1。 (2 改用異或門實(shí)現(xiàn)該電路的邏輯功能。 圖3 組合邏輯電路解答分析給定邏輯電路,可求出輸出函數(shù)最簡(jiǎn)表達(dá)式為 1 當(dāng)ABC 取值000、011、101、110時(shí),輸出函數(shù)F 的值為1; 2 用異或門實(shí)現(xiàn)該電路功能的邏輯電路圖如圖4所示。 圖43.析圖5所示組合邏輯電路,列出真值表,并說(shuō)明該電路的邏輯功能。 圖5 組合邏輯電路解答1 寫出電路輸出函數(shù)表達(dá)式如下: D C

34、 Z C,B Y B,A X A,W =2 列出真值表如表1所示。表1A WBCD X Y Z ABCD WXYZABCD WXYZ0000 0001 0010 0011 0100 0101 0110 01110000 0001 0011 0010 0110 0111 0101 01001000 1001 1010 1011 1100 1101 1110 11111100 1101 1111 1110 1010 1011 100110003 由真值表可知,該電路的功能是將四位二進(jìn)制碼轉(zhuǎn)換成Gray碼。 4.設(shè)計(jì)一個(gè)組合電路,該電路輸入端接收兩個(gè)2位二進(jìn)制數(shù)A=A 2A 1,B=B 2B 1。當(dāng)

35、A>B 時(shí),輸出Z=1,否則Z=0。 解答1 根據(jù)比較兩數(shù)大小的法則,可寫出輸出函數(shù)表達(dá)式為 2根據(jù)所得輸出函數(shù)表達(dá)式,可畫出邏輯電路圖如圖6所示。 圖65.設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路,將1位十進(jìn)制數(shù)的余3碼轉(zhuǎn)換成2421碼。 解答1 設(shè)1位十進(jìn)制數(shù)的余3碼為ABCD,相應(yīng)2421碼為WXYZ,根據(jù)余3碼和 2421碼的編碼法則,可作出真值表如表2所示。表 2ABCD WXYZ ABCDWXYZ0000 0001 0010 0011 0100 0101 0110 0111dddd dddd dddd 0000 0001 0010 0011 0100 1000 1001 1010 1011 11

36、00 1101 1110 111110111100 1101 1110 1111 dddd dddd dddd2 由真值表可寫出輸出函數(shù)表達(dá)式為+=,14,15d(0,1,2,131,12m(8,9,10,1DC,B,W(A, +=,14,15d(0,1,2,131,12m(7,9,10,1DC,B,X(A, +=,14,15d(0,1,2,13,12m(5,6,8,11DC,B,Y(A, +=,14,15d(0,1,2,13,12m(4,6,8,10DC,B,Z(A, 化簡(jiǎn)后可得: 3 邏輯電路圖如圖7所示。 圖76.假定X=AB代表一個(gè)2位二進(jìn)制數(shù),試設(shè)計(jì)滿足如下要求的邏輯電路:(1 Y=

37、X2 (2 Y=X3(Y也用二進(jìn)制數(shù)表示。 解答1 假定AB表示一個(gè)兩位二進(jìn)制數(shù),設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)平方器。由題意可知,電路輸入、輸出均為二進(jìn)制數(shù),輸出二進(jìn)制數(shù)的值是輸入二進(jìn)制數(shù)AB的平方。由于兩位二進(jìn)制數(shù)能表示的最大十進(jìn)制數(shù)為3,3的平方等于9,表示十進(jìn)制數(shù)9需要4位二進(jìn)制數(shù),所以該電路應(yīng)有4個(gè)輸出。假定用WXYZ表示輸出的4位二進(jìn)制數(shù),根據(jù)電路輸入、輸出取值關(guān)系可列出真值表如表3所示。表3A B W X Y Z0 00 11 0 1 1 0 0 0 0 0 0 0 10 1 0 01 0 0 1由真值表可寫出電路的輸出函數(shù)表達(dá)式為BZ0,Y,BAXAB,W=根據(jù)所得輸出函數(shù)表達(dá)式,可畫出

38、用與非門實(shí)現(xiàn)給定功能的邏輯電路圖如圖8所示。 圖81 假定AB表示一個(gè)兩位二進(jìn)制數(shù),設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)立方器。由題意可知,電路輸入、輸出均為二進(jìn)制數(shù),輸出二進(jìn)制數(shù)的值是輸入二進(jìn)制數(shù)AB的立方。由于兩位二進(jìn)制數(shù)能表示的最大十進(jìn)制數(shù)為3,3的立方等于27,表示十進(jìn)制數(shù)27需要5位二進(jìn)制數(shù),所以該電路應(yīng)有5個(gè)輸出。假定用TWXYZ 表示輸出的5位二進(jìn)制數(shù),根據(jù)電路輸入、輸出取值關(guān)系可列出真值表如表4所示。表4A B T W X Y Z0 00 11 0 1 1 0 0 0 0 0 0 0 0 0 10 1 0 0 01 1 0 1 1由真值表可寫出電路的輸出函數(shù)表達(dá)式為BZAB,Y0,XA,WAB

39、,T=根據(jù)所得輸出函數(shù)表達(dá)式,可畫出用與非門實(shí)現(xiàn)給定功能的邏輯電路圖如圖9所示。 圖97.用與非門設(shè)計(jì)一個(gè)組合電路,該電路輸入為1位十進(jìn)制數(shù)的2421碼,當(dāng)輸入的數(shù)字為素?cái)?shù)時(shí),輸出F為1,否則F為0。 解答1 設(shè)一位十進(jìn)制數(shù)的2421碼用ABCD表示,由題意可知,當(dāng)ABCD表示的十進(jìn)制數(shù)字為2、3、5、7時(shí),輸出F為1,否則為0。據(jù)此,可寫出輸出函數(shù)表達(dá)式為F(A,B,C,D=m(2,3,11,13+d(510經(jīng)化簡(jiǎn)變換后,可得到最簡(jiǎn)與非表達(dá)式為 2 邏輯電路圖如圖10所示。 圖10 8.設(shè)計(jì)一個(gè)“四舍五入”電路。該電路輸入為1位十進(jìn)制數(shù)的8421碼,當(dāng)其值大于或等于5時(shí),輸出F的值為1,否則

40、F的值為0。解答1 根據(jù)題意,可列出真值表如表5所示。 表5A B C D F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 1 1 10 0 0 0 1 1 1 1 1 d d2 由真值表可寫出輸出函數(shù)表達(dá)式為 F(A,B,C,D=m(59+d(1015 經(jīng)化簡(jiǎn)變換后,可得到最簡(jiǎn)與非表達(dá)式為 3 邏輯電路圖如圖11所示。 圖119.設(shè)計(jì)一個(gè)檢測(cè)電路,檢測(cè)4位二進(jìn)制碼中1的個(gè)數(shù)是否為偶數(shù)。若為偶數(shù)個(gè)1,則輸出為1,否則輸出為0。 解答1 假定采用異或門實(shí)現(xiàn)給定功

41、能,設(shè)輸入的四位代碼用B4B3BB1表示,輸出函數(shù)用F表示,根據(jù)題意和異或運(yùn)算的規(guī)則,可直接寫出輸出函數(shù)表達(dá)式為 2 邏輯電路圖如圖12所示。圖1210.設(shè)計(jì)一個(gè)加/減法器,該電路在M控制下進(jìn)行加、減運(yùn)算。當(dāng)M=0時(shí),實(shí)現(xiàn)全加器功能;當(dāng)M=1時(shí),實(shí)現(xiàn)全減器功能。 解答1 設(shè):A-被加數(shù)/被減數(shù)B-加數(shù)/減數(shù)C-來(lái)自低位的進(jìn)位輸入 /來(lái)自低位的借位輸入F-本位“和”/本位“差”G-向高位的“進(jìn)位” /向高位的“進(jìn)位”根據(jù)題意,可列出真值表如表6所示。M ABC F G M ABC F G0 000 0 001 0 010 0 011 0 100 0 101 0 01 01 00 11 00 11

42、 0001 0011 0101 0111 1001 1010 01 11 10 11 00 0 0 110 0 1110 11 11 110 1 111 0 01 12 由真值表可寫出輸出函數(shù)表達(dá)式: M=0: F( A,B,C = m(1,2,4,7G ( A,B,C = m(3,5,6,7M=1: F( A,B,C = m(1,2,4,7G ( A,B,C = m(1,2,3,7經(jīng)化簡(jiǎn)變換后,可得函數(shù)表達(dá)式如下: 3 根據(jù)邏輯表達(dá)式,可作出邏輯電路圖如圖13所示。 圖 1311.在輸入不提供反變量的情況下,用與非門組成電路實(shí)現(xiàn)下列函數(shù):(1 C B C A B A F += (2 CD B

43、 D C A D BC C B A F += 解答 1 變換如下: 邏輯電路圖如圖14所示。 圖14 2變換如下: 邏輯電路圖如圖15所示。 圖1512.下列函數(shù)描述的電路是否可能發(fā)生競(jìng)爭(zhēng)?競(jìng)爭(zhēng)結(jié)果是否會(huì)產(chǎn)生險(xiǎn)象?在什么情況下產(chǎn)生險(xiǎn)象?若產(chǎn)生險(xiǎn)象,試用增加冗余項(xiàng)的方法消除。(1 D C C A AB F +=1 (2 BC CD A AB F +=2 (3 (3C A B A F +=解答1 因?yàn)檫壿嫳磉_(dá)式 D C C A AB F +=1中沒(méi)有以互補(bǔ)形式出現(xiàn)的邏輯變量,故不會(huì)發(fā)生競(jìng)爭(zhēng)。2 因?yàn)檫壿嫳磉_(dá)式BC CD A AB F +=2中有邏輯變量A 以互補(bǔ)形式出現(xiàn),故會(huì)發(fā)生競(jìng)爭(zhēng)。但由于不論B

44、CD 取何值,表達(dá)式都不會(huì)變成A A + 或者A A 的形式,所以不會(huì)產(chǎn)生險(xiǎn)象。3 因?yàn)檫壿嫳磉_(dá)式(3C A B A F +=中有邏輯變量A 以互補(bǔ)形式出現(xiàn),故會(huì)發(fā)生競(jìng)爭(zhēng)。由于BC=11時(shí),表達(dá)式會(huì)變成A A 的形式,所以BC=11時(shí)會(huì)產(chǎn)生險(xiǎn)象。增加冗余項(xiàng)后的表達(dá)式為 第 四 章1. 分析圖1所示的組合邏輯電路,說(shuō)明電路功能,并畫出其簡(jiǎn)化邏輯電路圖。 圖1 組合邏輯電路解答1 根據(jù)給定邏輯電路圖寫出輸出函數(shù)表達(dá)式C ABC B ABC A ABC F +=2 用代數(shù)法簡(jiǎn)化輸出函數(shù)表達(dá)式CB A ABC C B A ABC CB (A ABC C ABC B ABC A ABC F +=+=+=

45、+=3 由簡(jiǎn)化后的輸出函數(shù)表達(dá)式可知,當(dāng)ABC 取值相同時(shí),即為000或111時(shí),輸出函數(shù)F 的值為1,否則F 的值為0。故該電路為“一致性電路”。 4 實(shí)現(xiàn)該電路功能的簡(jiǎn)化電路如圖2所示。 圖2 4.設(shè)計(jì)一個(gè)組合電路,該電路輸入端接收兩個(gè)2位二進(jìn)制數(shù)A=A2A1,B=B2B1。當(dāng)A>B時(shí),輸出Z=1,否則Z=0。 解答1 根據(jù)比較兩數(shù)大小的法則,可寫出輸出函數(shù)表達(dá)式為 2根據(jù)所得輸出函數(shù)表達(dá)式,可畫出邏輯電路圖如圖6所示。 圖66.假定X=AB代表一個(gè)2位二進(jìn)制數(shù),試設(shè)計(jì)滿足如下要求 (2 Y=X3(Y也用二進(jìn)制數(shù)表示。 1 假定AB表示一個(gè)兩位二進(jìn)制數(shù),設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)立方器。由

46、題意可知,電路輸入、輸出均為二進(jìn)制數(shù),輸出二進(jìn)制數(shù)的值是輸入二進(jìn)制數(shù)AB的立方。由于兩位二進(jìn)制數(shù)能表示的最大十進(jìn)制數(shù)為3,3的立方等于27,表示十進(jìn)制數(shù)27需要5位二進(jìn)制數(shù),所以該電路應(yīng)有5個(gè)輸出。假定用TWXYZ表示輸出的5位二進(jìn)制數(shù),根據(jù)電路輸入、輸出取值關(guān)系可列出真值表如表4所示。表4A B T W X Y Z0 00 11 0 1 1 0 0 0 0 0 0 0 0 0 10 1 0 0 01 1 0 1 1由真值表可寫出電路的輸出函數(shù)表達(dá)式為BZAB,Y0,XA,WAB,T= 根據(jù)所得輸出函數(shù)表達(dá)式,可畫出用與非門實(shí)現(xiàn)給定功能的邏輯電路圖如圖9所示。 圖98.設(shè)計(jì)一個(gè)“四舍五入”電路

47、。該電路輸入為1位十進(jìn)制數(shù)的8421碼,當(dāng)其值大于或等于5時(shí),輸出F的值為1,否則F的值為0。解答1 根據(jù)題意,可列出真值表如表5所示。表5A B C D F0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 00 1 1 11 0 0 0 1 0 0 1 1 0 1 01 1 1 10 0 0 0 0 1 1 1 1 1 d d2 由真值表可寫出輸出函數(shù)表達(dá)式為F(A,B,C,D=m(59+d(1015 經(jīng)化簡(jiǎn)變換后,可得到最簡(jiǎn)與非表達(dá)式為 3 邏輯電路圖如圖11所示。 圖1110.設(shè)計(jì)一個(gè)加/減法器,該電路在M控制下進(jìn)行加、減運(yùn)算。當(dāng)M=0時(shí),實(shí)現(xiàn)全加器功能;當(dāng)M=1時(shí),實(shí)現(xiàn)全減器功能。 解答1 設(shè): A-被加數(shù)/被減數(shù)B-加數(shù)/減數(shù)C-來(lái)自低位的進(jìn)位輸入 /來(lái)自低位的借位輸入 F-本位“和”/本位“差”G-向高位的“進(jìn)位” /向高位的“進(jìn)位”根據(jù)題意,可列出真值表如表6所示。M ABC F G M ABC F G 0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 1110 0 1 0 1 0 0 1 1 0 0 1 0 1 1 11 000 1 001 1 010 1 011 1 100 1 1