組合邏輯電路

1、第3章組合邏輯電路3.1 組合邏輯電路的概述按照邏輯功能的不同特點(diǎn)，可以把數(shù)字電路分成兩大類(lèi)，一類(lèi)叫做組合邏輯電路，另一類(lèi)叫做時(shí)序邏輯電路。什么叫組合邏輯電路呢？在t=a時(shí)刻有輸入X1、X2、Zn，那么在t=a時(shí)刻就有輸出Z1、Z2、Zm，每個(gè)輸出都是輸入X1、X2、Zn的函數(shù)，Z1=f1（X1、X2、Xn）Z1=f2（X1、X2、Xn） Zm=fm（X1、X2、Xn）從以上概念可以知道組合邏輯電路的特點(diǎn)就是即刻輸入，即刻輸出。任何組合邏輯電路可由表達(dá)式、真值表、邏輯圖和卡諾圖等四種方法中的任一種來(lái)表示其邏輯功能。3.2 組合邏輯電路的分析方法和設(shè)計(jì)方法組合邏輯電路的分析方法分析組合邏輯電路的

2、目的，就是要找出電路輸入和輸出之間的邏輯關(guān)系，分析步驟如下：（1）根據(jù)已知的邏輯電路，寫(xiě)出邏輯函數(shù)表達(dá)式（采用逐級(jí)寫(xiě)出邏輯函數(shù)表達(dá)式），最后寫(xiě)出該電路的輸出與輸入的邏輯表達(dá)式。（2）首先對(duì)寫(xiě)出的邏輯函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)，一般系用公式法或卡諾圖法。（3）列出真值表進(jìn)行邏輯功能的分析。以上步驟可用框圖表示，如圖3-2所示。圖3-2組合邏輯電路分析框圖下面舉例說(shuō)明對(duì)組合邏輯電路的分析，掌握其基本思路及方法。【例3-1】 分析圖3-3所示電路的邏輯功能圖3-3 例3-1邏輯電路解：（1）寫(xiě)出輸出Z的邏輯表達(dá)式： Z1= ， Z2=Z=（2）化簡(jiǎn)Z=A+B=AB（3）列出真值表進(jìn)行邏輯功能說(shuō)明列出該函數(shù)真

3、值表，如表3.1所示：表3-1 例3-1真值表A B從表3-1可以看出，當(dāng)A=B時(shí)，Z=0，當(dāng)AB時(shí)，Z=1。Z0 000 111 011 103.2.2組合邏輯電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)步驟與分析步驟相反，設(shè)計(jì)任務(wù)就是根據(jù)邏輯功能的要求設(shè)計(jì)邏輯電路，其步驟如下：（1）首先對(duì)命題要求的邏輯功能進(jìn)行分析，確定哪些是輸入變量，哪些為輸出函數(shù)，以及它們之間的相互邏輯關(guān)系，并對(duì)它們進(jìn)行邏輯賦值。即確定在什么情況下為邏輯1，什么情況下為邏輯0。（2）根據(jù)邏輯功能列出真值表（3）根據(jù)真值表寫(xiě)出相應(yīng)的邏輯表達(dá)式（4）對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)，如命題對(duì)門(mén)的種類(lèi)有特殊要求，還要對(duì)化簡(jiǎn)后的表達(dá)式進(jìn)行變換（5）由

4、最簡(jiǎn)表達(dá)式畫(huà)出相應(yīng)的邏輯電路圖以上步驟可用圖3-5框圖表示圖3-5組合邏輯電路設(shè)計(jì)步驟框圖現(xiàn)通過(guò)一些具體例子來(lái)闡明組合邏輯電路的設(shè)計(jì)方法【例3-3】設(shè)計(jì)一個(gè)三變量多數(shù)表決電路，用與非門(mén)實(shí)現(xiàn)。解：（1）分析命題，設(shè)三變量為A、B、C作輸入，輸出函數(shù)為Y，對(duì)邏輯變量賦值，A、B、C同意為1，不同意為0，輸出函數(shù)Y=1表示表決通過(guò)，Y=0表示不通過(guò)。（2）根據(jù)題意列出真值表如表3-3所示表3-3例3-3真值表A B CY0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11（3）寫(xiě)出表在式Y(jié)=BC+AC+AB+ABC（4）化簡(jiǎn)Y利用卡諾圖化簡(jiǎn)YY=AB+BC

5、+AC由于題意指定用與非門(mén)，故變換表達(dá)式Y(jié)成與非形式Y(jié)=（1） 畫(huà)出邏輯電路，如圖3-6所示 圖3-6用與非門(mén)實(shí)現(xiàn)表決電路【例3-4】設(shè)一個(gè)碼組轉(zhuǎn)換電器，將4位二進(jìn)制碼轉(zhuǎn)換成4位格雷碼。解：（1）首先例出二進(jìn)制碼的格雷碼的對(duì)照表，如表3-4所示：表3-4例3-4真值表A B C DW X Y Z00000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000（2）寫(xiě)出表達(dá)式W=m（8、9、10、11、12

6、、13、14、15）X=m（4、5、6、7、8、9、10、11）Y=m（2、3、4、5、10、11、12、13）Z=m（1、2、5、6、9、10、13、14）（3）化簡(jiǎn)W=A Z=AB Y=BC Z=CD（4）畫(huà)出邏輯電路，如圖3-7所示圖3-7例3-4邏輯電路3.3編碼器如果將“0”、“1”按一定的規(guī)律編排在一起，組成不同的代碼，去反映不同的物理狀態(tài)，且代碼和物理狀態(tài)有著一一對(duì)應(yīng)的關(guān)系，這個(gè)過(guò)程稱(chēng)為編碼，能完成編碼任務(wù)的電路稱(chēng)編碼器。（一）普通編碼器普通編碼器對(duì)輸入要求比較苛刻，任何時(shí)刻只允許一個(gè)輸入信號(hào)有效，即輸入信號(hào)之間是有約束的。 位二進(jìn)制編碼器:個(gè)輸入端，個(gè)輸出端，常稱(chēng)為線(xiàn)線(xiàn)編碼器。

7、表兩位二進(jìn)制編碼器真值表輸 入輸 出I0I1I2I3Y1Y0100000010001001010000111（二）優(yōu)先編碼器允許同時(shí)輸入兩個(gè)以上信號(hào)，并按優(yōu)先級(jí)輸出。集成優(yōu)先編碼器舉例74LS 147（線(xiàn)-線(xiàn)）注意：該電路為反碼輸出。EI為使能輸入端(低電平有效)，EO為使能輸出端(高電平有效) ，GS為優(yōu)先編碼工作標(biāo)志(低電平有效)。 I1I2I3I4I5I6I7I8I9ABCD1111111111111××××××××00110×××××××

8、010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×0111111111010111111111110編碼器有如下特點(diǎn)：（1） 這種編碼器是以輸入為“0”電平而實(shí)現(xiàn)編碼的，其輸出是8421的反碼。（2）編碼器的輸入端按高位優(yōu)先排隊(duì)，I9具有最高優(yōu)先權(quán)，當(dāng)I9為“0”時(shí)，不論其它輸入端處于何狀態(tài)，輸

9、出ABCD=“0110”，I7為“0”時(shí)，首先要看比I7高的I8，I9處于什么狀態(tài)，比I7低位的不予考慮，看I8和I9均為“1”，則輸出ABCD=“1000”。（3）編碼器的九個(gè)輸入端I1I9分別對(duì)應(yīng)十進(jìn)制數(shù)19，由于當(dāng)I1I9全為“1”時(shí)，ABCD=“1111”，相當(dāng)于I0=“0”的情況，所以輸入端I。在實(shí)際電路中被省略了。3.4 譯碼器譯碼是編碼的逆過(guò)程，即把編碼的特定含義“翻譯”過(guò)來(lái)。常用的譯碼器有二進(jìn)制譯碼器、二十進(jìn)制譯碼器和顯示譯碼器。（一）、二進(jìn)制譯碼器74LS1383線(xiàn)8線(xiàn)譯碼器國(guó)產(chǎn)3線(xiàn)8線(xiàn)譯碼器74LS138邏輯圖如圖所示。它由三個(gè)輸入端A0、A1、A2和八個(gè)輸出端，它能將二進(jìn)

10、制代碼按其原意翻譯成相應(yīng)的輸出信號(hào)，輸出端低電平表示有信號(hào)，高由平表示無(wú)信號(hào)。1.由圖3-10（a）所示邏輯圖可寫(xiě)出各輸出Y0=210Y4=A210Y1=21A0 Y5=A21A0Y2=2A10 Y6=A2A10Y3=2A1A0 Y7=A2A1A0這樣根據(jù)輸出表達(dá)式寫(xiě)出其電路的真值表1.用二進(jìn)制譯碼器設(shè)計(jì)組合電路當(dāng)時(shí)，若將A2、A1、A0作為三個(gè)輸入變量，輸出恰好是8個(gè)最小項(xiàng)的反變量，利用附加的門(mén)電路就可以實(shí)現(xiàn)任何三變量的函數(shù)。 例題利用74LS138實(shí)現(xiàn)Y=AB+BC+CA。解：先將函數(shù)式轉(zhuǎn)換成標(biāo)準(zhǔn)與或式令A(yù) = A2，B=A1，C=A0再用摩根定理：2譯碼器的擴(kuò)展用兩片74138擴(kuò)展為4線(xiàn)

11、16線(xiàn)譯碼器3用74LS138構(gòu)成數(shù)據(jù)分配器數(shù)據(jù)分配器將一路輸入數(shù)據(jù)根據(jù)地址選擇碼分配給多路數(shù)據(jù)輸出中的某一路輸出。用譯碼器設(shè)計(jì)一個(gè)“1線(xiàn)-8線(xiàn)”數(shù)據(jù)分配器由74LS138構(gòu)成的一位數(shù)據(jù)分配器如圖3-8所示。S1=1、=0、為數(shù)據(jù)輸入端D。而將A2、A1、A0作為數(shù)據(jù)分配器的地址。 ( 二)、二十進(jìn)制譯碼器74LS42是二十進(jìn)制譯碼器，輸入為8421BCD 碼，有10個(gè)輸出，又叫4線(xiàn)10線(xiàn)譯碼器，輸出低電平有效。74LS42符號(hào)如下圖所示，功能表如下表所示。（三） 數(shù)字顯示譯碼器1.常用顯示器分類(lèi)：A. 按顯示方式分，有字型重疊式、點(diǎn)陣式、分段式等。 B. 按發(fā)光物質(zhì)分，有發(fā)光二極管(LED)

12、式、熒光式、液晶顯示等。 （1）七段式LED顯示器 （Light Emitting Diode LED） LED顯示器有兩種結(jié)構(gòu)：2七段顯示譯碼器74LS4874LS48是一種與共陰極數(shù)字顯示器配合使用的集成譯碼器。3液晶顯示器件液晶顯示器(Liguid Crystal Display,簡(jiǎn)稱(chēng)LCD)最大的優(yōu)點(diǎn)是功耗小，每平方厘米的功耗不到1W，它的工作電壓也很低，在1V以下也可以工作。因此，它在便攜式的儀器、儀表得到廣泛應(yīng)用。液晶顯示器也使用了七段字符顯示，其公共極也叫背電極，圖3-11是a段的簡(jiǎn)單驅(qū)動(dòng)電路，其他段的驅(qū)動(dòng)電路與a段完全一樣。ucom是加在公共極(COM)的脈沖信號(hào)，A=0時(shí)，兩

13、個(gè)電極間電壓ua=0，a段不顯示，A=1時(shí)，兩個(gè)電極間電壓ua為交變電壓，a段顯示。4字符顯示譯碼器74LS48是一個(gè)BCD七段譯碼LED驅(qū)動(dòng)器 74LS48的邏輯功能：（1）正常譯碼顯示。LT=1，BI/RBO=1時(shí)，對(duì)輸入為十進(jìn)制數(shù)l15的二進(jìn)制碼（00011111）進(jìn)行譯碼，產(chǎn)生對(duì)應(yīng)的七段顯示碼。（2）滅零。當(dāng)LT=1，而輸入為0的二進(jìn)制碼0000時(shí)，只有當(dāng)RBI =1時(shí)，才產(chǎn)生0的七段顯示碼,如果此時(shí)輸入RBI =0 ，則譯碼器的ag輸出全0，使顯示器全滅；所以RBI稱(chēng)為滅零輸入端。（3）試燈。當(dāng)LT=0時(shí)，無(wú)論輸入怎樣，ag輸出全1，數(shù)碼管七段全亮。由此可以檢測(cè)顯示器七個(gè)發(fā)光段的好壞

14、。 LT稱(chēng)為試燈輸入端。（4）特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。 作輸入使用時(shí)，如果BI=0時(shí)，不管其他輸入端為何值，ag均輸出0，顯示器全滅。因此BI稱(chēng)為滅燈輸入端。 作輸出端使用時(shí)，受控于RBI。當(dāng)RBI=0，輸入為0的二進(jìn)制碼0000時(shí)，RBO=0，用以指示該片正處于滅零狀態(tài)。所以，RBO 又稱(chēng)為滅零輸出端。將BI/RBO和RBI配合使用，可以實(shí)現(xiàn)多位數(shù)顯示時(shí)的“無(wú)效0消隱”功能。3.5 加法器半加器不考慮低位進(jìn)位的加法器稱(chēng)半加器。設(shè)A為被加數(shù)，B為加數(shù)。本位和為S，本位進(jìn)位為C，根據(jù)半加器的概念得出半加器的真值表如表3-9所示。由真值表可得出本位和S，本

15、位進(jìn)位C的表達(dá)式S=B+A=ABC=AB表3-9半加器真值表ABSC0011010101100001實(shí)現(xiàn)半加器運(yùn)算的邏輯電路，如圖3-17（a）所示，b圖為半加器的符號(hào)。 圖3-17半加器全加器半加器只是解決了兩個(gè)一位二進(jìn)制數(shù)相加，沒(méi)有考慮來(lái)自低位的進(jìn)位。如果要多位二進(jìn)制數(shù)相加，必須同時(shí)考慮來(lái)自低位的進(jìn)位，這種加法器稱(chēng)全加器。全加器真值表如表3-10所示，Ai為被加數(shù)；Bi為加數(shù)；本位和Si；進(jìn)位Ci，低位進(jìn)位Ci-1。根據(jù)全加器的概念得出全加器真值表如表3-10所示：由真值表寫(xiě)出：S=Ci-1+Bi-1+Aii-1+AiBiCi-1=ABCCi= Ci-1（AiBi）+ AiBi根據(jù)表達(dá)式畫(huà)

16、出全加器邏輯圖如圖3-18（a）所示，圖3-18（b）是全加器的符號(hào)（a）邏輯圖3-18全加器（b）符號(hào)圖3-18全加器電路多位數(shù)的加法在清楚了一位數(shù)的全加器原理后，多位二進(jìn)制的相加如圖3-19所示，設(shè)被加數(shù)A=A3A2A1A0，加數(shù)為B=B3B2B1B0圖3-19四位數(shù)全加器3.6數(shù)據(jù)選擇器和分配器數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱(chēng)多路開(kāi)關(guān)，它的功能是從多路輸入數(shù)據(jù)中按照不同的地址選擇其中的一路作為輸出。圖3-20是一個(gè)數(shù)據(jù)選擇器的電路，下面分析其功能：圖3-20 數(shù)據(jù)選擇器由圖可見(jiàn)：Y=（ABD3+AD2+BD1+D0）G根據(jù)公式寫(xiě)出真值表如表3-11表3-11數(shù)據(jù)選擇器真值表GABY1XX0000

17、010100110D0D1D2D3由表3-11看出：為使能端，當(dāng)=1時(shí)，輸出為0，當(dāng)=0時(shí)，數(shù)據(jù)選擇器開(kāi)始工作，不同的A、B組合，Y的輸出不同。這是一個(gè)四選1的數(shù)據(jù)選擇器。圖3-21（a）圖所示是中規(guī)模八選一數(shù)據(jù)選擇器T4151的邏輯圖，（b）圖為外引線(xiàn)排例圖。（a）(b)圖3-21中規(guī)模八選一選擇器T4151D0D7為數(shù)據(jù)輸入端，A、B、C為地址控制端，為使能端，Q和為兩個(gè)互補(bǔ)的輸出端，其真值表如表3-12所示：表3-12T4151真值表SABCQ 1XXX000000010010001101000101011001110 1D0 0D1 1D2 2D3 3D4 4D5 5D6 6D7 7函

18、數(shù)輸出表達(dá)式：Q=D0+C D1+B D2+BCD3+AD4+ACD5+ABD6+ABCD7·S數(shù)據(jù)分配器數(shù)據(jù)分配器是數(shù)據(jù)選擇器的逆過(guò)程，它是一個(gè)能將一路數(shù)據(jù)分配到按地址要求的輸出端的電路，是單輸入多輸出的組合電路，圖3-22是四路數(shù)據(jù)分配器的邏輯圖，D為被傳送的數(shù)據(jù)輸入端，A、B是地址控制端，Y0Y3為數(shù)據(jù)輸出端。由圖可寫(xiě)出表達(dá)式。Y0=DY1=BDY2=AD Y3=ABD圖3-22四路數(shù)據(jù)分配器由式得出其真值表如表3-13所示表3-13四路數(shù)據(jù)分配器真值表A BY0 Y1 Y2 Y30 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D3.7 比較器在數(shù)

19、字控制設(shè)備中，經(jīng)常需要對(duì)兩個(gè)數(shù)進(jìn)行比較，以判斷它們的相對(duì)大小，是否相同，能完成上述功能的電路稱(chēng)為比較器。 同比較器比較兩個(gè)數(shù)是否相同的電路稱(chēng)同比較器，設(shè)計(jì)一個(gè)比較一位二進(jìn)制代碼A和B是否相同的比較器。用F表示比較結(jié)果，F(xiàn)=1時(shí)表示相同，F(xiàn)=0表示不相同。列出真值表如表3-14所示：表3-14一位同比較器的真值表A BF0 00 11 01 11001由表3-14寫(xiě)出：F=+AB=用一個(gè)同或門(mén)即可實(shí)現(xiàn)，如圖3-23所示：圖3-23一位同比較器3.7.2大小比較器比較兩個(gè)數(shù)的相對(duì)大小的電路稱(chēng)大小比較器。1. 一位二進(jìn)制數(shù)碼大小比較器比較數(shù)A與數(shù)B的大小，應(yīng)該有三種可能：A=B，A>B，A&l

20、t;B設(shè)YA=YB=1表示A=B，YA>YB=1表示A>B，YA<YB=1，表示A<B，列出真值表如表3-15所示：表3-15一位大小比較器的真值表A BYA=YBYA>YB YA<YB 0 00 11 01 1100100100100由表3-15寫(xiě)出：YA=YB =+AB=YA>YB=AYA<YB=B畫(huà)出邏輯圖如圖3-24所示：圖3-24一位二進(jìn)制碼的大小比較器2. 四位數(shù)值比較器多位數(shù)的大小比較應(yīng)遵循這樣的原則：首先比較兩數(shù)的高位，若高位已比出大小，便可以得出結(jié)論，不再進(jìn)行低位比較，若高位相等，可比較低位。該比較兩個(gè)四位二進(jìn)制數(shù)（A3、A2、A1、A0）和B（B3、B2、B1、B0）按照大小比較原則列出真值表，如表3-16所示：表3-16四位數(shù)值大小比較器真值表A3B3 A2B2 A1B1 A0B0YA=YB YA>YB YA<YBA3>B3 X X XA3<B3 X X XA3=B3 A2>B2 X XA3=B3 A2<B2 X XA3=B3 A2<B2 A1>B1 XA3=B3 A2=B2 A1<B1 XA3=B3 A2=B2 A1=B1 A0