計算機組成原理復習題含答案

1、 計算機組成原理復習題（含答案）10道選擇題，共20分1 名詞解釋（5*3=15分）1. 總線總線是連接多個部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。2. 系統(tǒng)總線系統(tǒng)總線指CPU，主存，I/O各大部件之間的信息傳輸線，按系統(tǒng)總線傳輸信息的不同，分為數(shù)據(jù)總線，地址總線，控制總線。3. 總線判優(yōu)主要解決在多個主設備在申請占用總線時，由總線控制器仲裁出優(yōu)先級別最高的設備，允許其占用總線。4. 機器字長機器字長是指CPU一次能處理數(shù)據(jù)的位數(shù)，通常與CPU寄存器位數(shù)有關。5. 周期挪用6. 向量地址向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存中斷向量表表項地址編號。7. 多重中斷多重中斷是CPU

2、在處理中斷的過程中，又出現(xiàn)了新的中斷請求，此時若CPU暫?，F(xiàn)行的中斷處理，轉(zhuǎn)去處理新的中斷請求，即多重中斷。8. 硬件向量法硬件向量法就是利用硬件產(chǎn)生向量地址，再由向量地址找到中斷服務程序的入口地址。9. 中斷隱指令及功能中斷隱指令是指在機器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動完成的一條指令。功能：保護程序斷點 尋找中斷服務程序的入口地址 關中斷10. 系統(tǒng)的并行性所謂并行性包含同時性和并發(fā)性。同時性是指兩個或兩個以上的事件在同一時刻發(fā)生，并發(fā)性是指兩個或多個事件在同一時間段發(fā)生。即在同一時刻或同一時間段內(nèi)完成兩個或兩個以上性質(zhì)相同或性質(zhì)不同的功能，只要在時間上存在相互重疊，

3、就存在并行性。11. 間接尋址倘若指令字中的形式地址不直接指出操作數(shù)的地址，而是指出操作數(shù)有效地址所在的存儲單元地址，也就是說，有效地址是由形式地址間接提供的，即為間接尋址，即EA=（A）。12. 基址尋址基址尋址需設有基址寄存器BR，其操作數(shù)的有效地址EA等于指令字中的形式地址與基址寄存器中的內(nèi)容（稱為基地址）相加，即EA=A+（BR）。13. 流水線中的多發(fā)技術設法在一個時鐘周期（機器主頻的倒數(shù)）內(nèi)，產(chǎn)生更多條指令的結果。14. 指令字長指令字長即指機器指令中含二進制代碼的總位數(shù)。15. 存儲器帶寬每秒從存儲器進出信息的最大數(shù)量。16. 快速緩沖存儲器快速緩沖存儲器是為了提高訪存速度，在

4、CPU 和主存之間增設的高速存儲器， 它對用戶是透明的。只要將 CPU 最近期需用的信息從主存調(diào)入緩存，這樣 CPU 每 次只須訪問快速緩存就可達到訪問主存的目的，從而提高了訪存速度。 17.刷新動態(tài)RAM靠電容存儲電荷原理存儲信息，電容上的電荷要放電，信息即丟失。為了維持所存信息，需要在一定時間內(nèi)將所存信息讀出在重新寫入，這一過程稱作刷新，刷新是一行一行進行的，由CPU自動完成。18. 単重分組跳躍進位單重分組跳躍進位就是將n位全加器分成若干小組，小組內(nèi)的進位同時產(chǎn)生，小組與小組之間采用串行進位，這種進位又有組內(nèi)并行、組間串行之稱。19. 雙重分組跳躍進位雙重分組跳躍進位就是將n位全加器分成

5、若干大組，每個大組中又包含若干小組，而每個大組內(nèi)所包含的各個小組的最高進位是同時產(chǎn)生的，大組與大組間采用串行進位。20. 進位鏈傳遞進位的邏輯電路。21. 超流水線超流水線技術是將一些流水線寄存器插入到流水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個時鐘周期內(nèi)一個功能部件被使用多次。22. 指令流水指令流水是指將一條指令的執(zhí)行過程分為n個操作時間大致相等的階段，每個階段由一個獨立的功能部件來完成，這樣n個部件就可以同時執(zhí)行n條指令的不同階段，從而大大提高CPU的吞吐率。23. 水平型微指令24. 微程序控制采用與存儲程序類似的方法來解決微操作命令序列的形成，將一條機器指令編寫成一

6、個微程序，每一個微程序包含若干條微指令，每一條指令包含一個或多個微操作命令。25. 字段直接編碼26. 微操作命令和微操作微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實現(xiàn)的最基 本操作。 2 解答（5*4=20分，第六章三道題，其他兩道題）1. 總線通信控制有幾種方式，簡要說明各自的特點。（P59）2. 完整的總線傳輸周期包括哪幾個階段？簡要敘述每個階段的工作。3.同步通信與異步通信的主要區(qū)別是什么?說明通信雙方如何聯(lián)絡。 同步通信和異步通信的主要區(qū)別是前者有公共時鐘，總線上的所有設備按統(tǒng)一 的時序，統(tǒng)一的傳輸周期進行信息傳輸，通信雙方按約定好的時序聯(lián)絡。后者沒有 公共時鐘，沒有

7、固定的傳輸周期，采用應答方式通信，具體的聯(lián)絡方式有不互鎖、 半互鎖和全互鎖三種。不互鎖方式通信雙方?jīng)]有相互制約關系；半互鎖方式通信雙方有簡單的制約關系；全互鎖方式通信雙方有完全的制約關系。其中全互鎖通信可 靠性最高。 4.5.DMA接口主要由哪些部件組成？在數(shù)據(jù)交換過程中它應完成哪些功能？畫出DMA工作過程的流程圖（不包括預處理和后處理）答：DMA接口主要由數(shù)據(jù)緩沖寄存器、主存地址計數(shù)器、字計數(shù)器、設備地址寄存器、中斷機構和DMA控制邏輯等組成。在數(shù)據(jù)交換過程中，DMA接口的功能有：（1）向CPU提出總線請求信號；（2）當CPU發(fā)出總線響應信號后，接管對總線的控制（3）向存儲器發(fā)地址信號（并能

8、自動修改地址指針）；（4）向存儲器發(fā)讀/寫等控制信號，進行數(shù)據(jù)傳送；（5）修改字計數(shù)器，并根據(jù)傳送字數(shù)，判斷DMA傳送是否結束；（6）發(fā)DMA結束信號，向CPU申請程序中斷，報告一組數(shù)據(jù)傳送完畢。6.7. 8.為什么外圍設備要通過接口與CPU相連？接口有那些功能？（1） 一臺機器通常配有多臺外設，它們各自有其設備號（地址），通過接口可 實現(xiàn)對設備的選擇。 （2）I/O 設備種類繁多，速度不一，與 CPU 速度相差可能很大，通過接口可 實現(xiàn)數(shù)據(jù)緩沖，達到速度匹配。 （3）I/O 設備可能串行傳送數(shù)據(jù)，而 CPU 一般并行傳送，通過接口可實現(xiàn)數(shù) 據(jù)串并格式轉(zhuǎn)換。 （4）I/O 設備的入/出電平可能

9、與 CPU 的入/出電平不同，通過接口可實現(xiàn)電 平轉(zhuǎn)換。 （5）CPU 啟動 I/O 設備工作，要向外設發(fā)各種控制信號，通過接口可傳送控 制命令。 （6）I/O 設備需將其工作狀況（“忙”、“就緒”、“錯誤”、“中斷請求”等）及 時報告 CPU，通過接口可監(jiān)視設備的工作狀態(tài)，并保存狀態(tài)信息，供 CPU 查詢。 接口應具有選址的功能、傳送命令的功能、反映設備狀態(tài)的功 能以及傳送數(shù)據(jù)的功能。 9. 10. 11.12.能不能說機器的主頻越快，機器的速度就越快，為什么？ 不能說機器的主頻越快，機器的速度就越快。因為機器的速度不僅與主頻有關，還與數(shù)據(jù)通路結構、時序分配方案、ALU運算能力、指令功能強弱

10、等多種因素有關，要看綜合效果。13.14.指出零的表示是唯一形式的機器數(shù)，并寫出其二進制代碼（機器數(shù)字長自定）15.16.設機器數(shù)字長為8位（含一位符號位），若A = +15，B = +24，求A-B補并還原成真值 17. 18. P241例題6.1519.設浮點數(shù)字長為32位，欲表示±6萬間的十進制數(shù)，在保證數(shù)的最大精度條件下，除階符、數(shù)符各取1位外，階碼和尾數(shù)各取幾位？按這樣分配，該浮點數(shù)溢出的條件是什么？解：若要保證數(shù)的最大精度，應取階碼的基值=2。     若要表示±6萬間的十進制數(shù)，由于32768（215）< 6萬 <65536（2

11、16），則：階碼除階符外還應取5位（向上取2的冪）。     故：尾數(shù)位數(shù)=32-1-1-5=25位     25（32）     該浮點數(shù)格式如下：階符（1位）階碼（5位）數(shù)符（1位）尾數(shù)（25位）    按此格式，該浮點數(shù)上溢的條件為：階碼³2520.設機器數(shù)字長為8位（含1位符號位），設A=9/64， B=-13/32，計算A±B補，并還原成真值。答：A+B補1.1011110， A+B （-17/64） A-B補1.1000110， A-B （35/64）21.”在計算機中，原碼和反碼不

12、能表示-1“這種說法是否正確，為什么？22.影響流水線性能的因素主要反映在哪些方面？影響流水線性能的因素主要反映在兩方面：訪存沖突和相關問題。 訪存沖突：取指令、取操作數(shù)和存結果都要訪問存儲器，若在某一時間，前后流水的若干條指令同時訪存，則產(chǎn)生訪存沖突。 相關問題：指程序的相近指令之間出現(xiàn)某種關聯(lián)，使指令流水線出現(xiàn)停頓。例如：當下一條指令需用前一條指令的結果時，必須待前面的指令流出流水線后才能執(zhí)行，包括控制相關和數(shù)據(jù)相關。23.什么是指令周期、機器周期和時鐘周期？三者有何關系? CPU每取出并執(zhí)行一條指令所需的全部時間叫指令周期；機器周期是在同步控制的機器中，執(zhí)行指令周期中一步相對完整的操作（

13、指令步）所需時間，通常安排機器周期長度=主存周期；時鐘周期是指計算機主時鐘的周期時間，它是計算機運行時最基本的時序單位，對應完成一個微操作所需時間，通常時鐘周期=計算機主頻的倒數(shù)。24.試比較同步控制，異步控制和聯(lián)合控制的區(qū)別。 同步控制是指任何一條指令或指令中任何一個微操作的執(zhí)行都是事先確定的，并且都受同一基準時標的時序信號所控制的方式。異步控制無基準時標信號，微操作的時序是由專門的應答線路控制，即控制單元發(fā)出執(zhí)行某一微操作的控制信號后，等待執(zhí)行部件完成了該操作后發(fā)回“回答”或“結束”信號，再開始新的微操作。聯(lián)合控制是同步控制和異步控制相結合的方式，即大多數(shù)操作（如CPU內(nèi)部各操作）在同步時

14、序信號的控制下進行，少數(shù)時間難以確定的微操作（如涉及I/O操作）采用異步控制。25. 說明微程序控制器中微指令的地址有幾種形成方式。26.說明計算機的層次結構計算機系統(tǒng)可分為：微程序機器級，一般機器級（或稱機器語言級），操作系統(tǒng)級，匯編語言級，高級語言級。27.馮諾依曼，運算器為中心，其他以存儲器為中心。三大題（第7,8,9+10章節(jié)三道題，每個10分，第4章一道題15分，共40分） 第七章 1.1某機主存容量為 4M×16 位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備 97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、基址五種尋址方式。（5 分）（1）畫出一地址指令格式

15、并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進制表示）；（3）一次間址的尋址范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。2一條雙字長的取數(shù)指令（LDA）存于存儲器的 100 和 101 單元，其中第一個字為操作碼和尋址特征 M，第二個字為形式地址。假設 PC 當前值為 100，變址寄存器 XR的內(nèi)容為 100，基址寄存器的內(nèi)容為 200，存儲器各單元的內(nèi)容如下圖所示。寫出在下列尋址方式中，取數(shù)指令執(zhí)行結束后，累加器 AC 的內(nèi)容。8003006005007002003某機器采用一地址格式的指令系統(tǒng)，允許直接和間接尋址。機器配備有如下硬件：ACC、MAR、MDR、PC、X

16、、MQ、IR 以及變址寄存器 RX和基址寄存器 RB，均為 16 位。（5 分）（1）若采用單字長指令，共能完成 105 種操作，則指令可直接尋址的范圍是多少？一次間址的尋址范圍是多少？畫出其指令格式并說明各字段的含義。（2）若采用雙字長指令，操作碼位數(shù)及尋址方式不變，則指令可直接尋址的范圍又是多少？畫出其指令格式并說明各字段的含義。（3） 若存儲字長不變，可采用什么方法訪問容量為 8MB 的主存？需增設那些硬件？ 第八章 1. 某機有五個中斷源，按中斷響應的優(yōu)先順序由高到低為 L0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為 L4,L2,L3,L0,L1，寫出各中斷源的屏蔽字。 1 1 0

17、0 0 0 1 0 0 0 1 1 1 1 0 1 1 0 1 0 1 1 1 1 12. 設某機有四個中斷源 A、B、C、D，其硬件排隊優(yōu)先次序為 A > B > C > D，現(xiàn)要求將中斷處理次序改為 D > A > C > B。（1）寫出每個中斷源對應的屏蔽字。（2）按下圖時間軸給出的四個中斷源的請求時刻，畫出 CPU 執(zhí)行程序的軌跡。設每個中斷源的中斷服務程序時間均為 20ms。答：（1）在中斷處理次序改為D > A > C > B后，每個中斷源新的屏蔽字如表所示。（5分）（2） 根據(jù)新的處理次序，CPU執(zhí)行程序的軌跡如圖所示（5分）

18、 第九章1 CPU結構如下圖所示，其中有一個累加寄存器AC、一個狀態(tài)條件寄存器和其他4個寄存器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1）標明4個寄存器的名稱。（2）簡述指令從主存取出送到控制器的數(shù)據(jù)通路。（3）簡述數(shù)據(jù)在運算器和主存之間進行存取訪問的數(shù)據(jù)通路（1） a為MDR,b為IR,c為MAR,d為PC (2) 取指令的數(shù)據(jù)通路：PCMARMMMDRIR (3) 數(shù)據(jù)從主存取出的數(shù)據(jù)通路（設數(shù)據(jù)地址為X）XMARMMMDRALUAC 數(shù)據(jù)存入主存的數(shù)據(jù)通路（設數(shù)據(jù)地址為Y）Y MAR,ACMDRMM2 設CPU內(nèi)部結構如圖9.4所示，此外還設有B、C、D、E、H、L六個寄存器，它們各自的輸入和輸出端都與內(nèi)部總線相通，并分別受控制信號控制（如Bi為寄存器B的輸入控制；Bo為寄存器B的輸出控制）。要求從取指令開始，寫出完成下列指令所需的全部微操作和控制信號。（1）ADD B，C；(B)+(C) ®B)（2）SUB A，H；(AC)-(H) ®AC)（3） 寄存器間接尋址的無條件轉(zhuǎn)移指令“JMP B”。（4）間接尋址的存數(shù)指令“STA X”。3.課后題9.1結合例題9.1的取數(shù)指令存 第十章1、（1）畫出主機框圖（要求畫到寄存器級）；（2）若存儲器