如何做好pcb板制作設(shè)計(jì)

1、本文格式為Word版，下載可任意編輯如何做好pcb板制作設(shè)計(jì) 大家都知道理做PCB板就是把設(shè)計(jì)好的原理圖變成一塊實(shí)實(shí)在在的PCB電路板，請別小看這一過程，有許多原理上行得通的東西在工程中卻難以實(shí)現(xiàn)，或是別人能實(shí)現(xiàn)的東西另一些人卻實(shí)現(xiàn)不了，因此說做一塊PCB板不難，但要做好一塊PCB板卻不是一件簡單的事情。 微電子領(lǐng)域的兩大難點(diǎn)在于高頻信號和微弱信號的處理，在這方面PCB制作水平就顯得尤其重要，同樣的原理設(shè)計(jì)，同樣的元器件，不同的人制作出來的PCB就具有不同的結(jié)果，那么如何才能做出一塊好的PCB板呢？依據(jù)我們以往的閱歷，想就以下幾方面談?wù)勛约旱目捶ǎ?一、要明確設(shè)計(jì)目標(biāo) 接受到一個(gè)設(shè)計(jì)任務(wù)，首先

2、要明確其設(shè)計(jì)目標(biāo)，是一般的PCB板、高頻PCB板、小信號處理PCB板還是既有高頻率又有小信號處理的PCB板，假如是一般的PCB板，只要做到布局布線合理整齊，機(jī)械尺寸精確無誤即可，如有中負(fù)載線和長線，就要采納肯定的手段進(jìn)行處理，減輕負(fù)載，長線要加強(qiáng)驅(qū)動(dòng)，重點(diǎn)是防止長線反射。 當(dāng)板上有超過40MHz的信號線時(shí)，就要對這些信號線進(jìn)行特別的考慮，比如線間串?dāng)_等問題。假如頻率更高一些，對布線的長度就有更嚴(yán)格的限制，依據(jù)分布參數(shù)的網(wǎng)絡(luò)理論，高速電路與其連線間的相互作用是打算性因素，在系統(tǒng)設(shè)計(jì)時(shí)不能忽視。隨著門傳輸速度的提高，在信號線上的反對將會(huì)相應(yīng)增加，相鄰信號線間的串?dāng)_將成正比地增加，通常高速電路的功耗

3、和熱耗散也都很大，在做高速PCB時(shí)應(yīng)引起足夠的重視。 當(dāng)板上有毫伏級甚至微伏級的微弱信號時(shí)，對這些信號線就需要特殊的關(guān)照，小信號由于太微弱，特別簡單受到其它強(qiáng)信號的干擾，屏蔽措施經(jīng)常是必要的，否則將大大降低信噪比。以致于有用信號被噪聲沉沒，不能有效地提取出來。 對板子的調(diào)測也要在設(shè)計(jì)階段加以考慮，測試點(diǎn)的物理位置，測試點(diǎn)的隔離等因素不行忽視，由于有些小信號和高頻信號是不能直接把探頭加上去進(jìn)行測量的。 此外還要考慮其他一些相關(guān)因素，如板子層數(shù)，采納元器件的封裝形狀，板子的機(jī)械強(qiáng)度等。在做PCB板子前，要做出對該設(shè)計(jì)的設(shè)計(jì)目標(biāo)心中有數(shù)。 二、了解所用元器件的功能對布局布線的要求 我們知道，有些特別

4、元器件在布局布線時(shí)有特別的要求，比如LOTI和APH所用的模擬信號放大器，模擬信號放大器對電源要求要平穩(wěn)、紋波小。模擬小信號部分要盡量遠(yuǎn)離功率器件。在OTI板上，小信號放大部分還特地加有屏蔽罩，把雜散的電磁干擾給屏蔽掉。NTOI板上用的GLINK芯片采納的是ECL工藝，功耗大發(fā)熱厲害，對散熱問題必需在布局時(shí)就必需進(jìn)行特別考慮，若采納自然散熱，就要把GLINK芯片放在空氣流通比較順暢的地方，而且散出來的熱量還不能對其它芯片構(gòu)成大的影響。假如板子上裝有喇叭或其他大功率的器件，有可能對電源造成嚴(yán)峻的污染這一點(diǎn)也應(yīng)引起足夠的重視。 三、 元器件布局的考慮 元器件的布局首先要考慮的一個(gè)因素就是電性能，把

5、連線關(guān)系親密的元器件盡量放在一起，尤其對一些高速線，布局時(shí)就要使它盡可能地短，功率信號和小信號器件要分開。在滿意電路性能的前提下，還要考慮元器件擺放整齊、美觀，便于測試，板子的機(jī)械尺寸，插座的位置等也需仔細(xì)考慮。 高速系統(tǒng)中的接地和互連線上的傳輸延遲時(shí)間也是在系統(tǒng)設(shè)計(jì)時(shí)首先要考慮的因素。信號線上的傳輸時(shí)間對總的系統(tǒng)速度影響很大，特殊是對高速的ECL電路，雖然集成電路塊本身速度很高，但由于在底板上用一般的互連線（每30cm線長約有2ns的延遲量）帶來延遲時(shí)間的增加，可使系統(tǒng)速度大為降低。象移位寄存器，同步計(jì)數(shù)器這種同步工作部件最好放在同一塊插件板上，由于到不同插件板上的時(shí)鐘信號的傳輸延遲時(shí)間不相

6、等，可能使移位寄存器產(chǎn)主錯(cuò)誤，若不能放在一塊板上，則在同步是關(guān)鍵的地方，從公共時(shí)鐘源連到各插件板的時(shí)鐘線的長度必需相等。 四、對布線的考慮 隨著OTNI和星形光纖網(wǎng)的設(shè)計(jì)完成，以后會(huì)有更多的100MHz以上的具有高速信號線的板子需要設(shè)計(jì)，這里將介紹高速線的一些基本概念。 1傳輸線 印制電路板上的任何一條“長”的信號通路都可以視為一種傳輸線。假如該線的傳輸延遲時(shí)間比信號上升時(shí)間短得多，那么信號上升期間所產(chǎn)主的反射都將被沉沒。不再呈現(xiàn)過沖、反沖和振鈴，對現(xiàn)時(shí)大多數(shù)的MOS電路來說，由于上升時(shí)間對線傳輸延遲時(shí)間之比大得多，所以走線可長以米計(jì)而無信號失真。而對于速度較快的規(guī)律電路，特殊是超高速ECL

7、集成電路來說，由于邊沿速度的增快，若無其它措施，走線的長度必需大大縮短，以保持信號的完整性。 有兩種方法能使高速電路在相對長的線上工作而無嚴(yán)峻的波形失真，TTL對快速下降邊沿采納肖特基二極管箝位方法，使過沖量被箝制在比地電位低一個(gè)二極管壓降的電平上，這就削減了后面的反沖幅度，較慢的上升邊緣允許有過沖，但它被在電平“H”狀態(tài)下電路的相對高的輸出阻抗（5080）所衰減。此外，由于電平“H”狀態(tài)的抗擾度較大，使反沖問題并不非常突出，對HCT系列的器件，若采納肖特基二極管箝位和串聯(lián)電阻端接方法相結(jié)合，其改善的效果將會(huì)更加明顯。 當(dāng)沿信號線有扇出時(shí)，在較高的位速率和較快的邊沿速率下，上述介紹的TTL整形

8、方法顯得有些不足。由于線中存在著反射波，它們在高位速率下將趨于合成，從而引起信號嚴(yán)峻失真和抗干擾力量降低。因此，為了解決反射問題，在ECL系統(tǒng)中通常使用另外一種方法：線阻抗匹配法。用這種方法能使反射受到掌握，信號的完整性得到保證。 嚴(yán)格他說，對于有較慢邊沿速度的常規(guī)TTL和CMOS器件來說，傳輸線并不是非常需要的。對有較快邊沿速度的高速ECL器件，傳輸線也不總是需要的。但是當(dāng)使用傳輸線時(shí)，它們具有能猜測連線時(shí)延和通過阻抗匹配來掌握反射和振蕩的優(yōu)點(diǎn)。1 打算是否采納傳輸線的基本因素有以下五個(gè)。它們是： （1）系統(tǒng)信號的沿速率， （2）連線距離，（3）容性負(fù)載（扇出的多少），（4）電阻性負(fù)載（線的

9、端接方式）；（5）允許的反沖和過沖百分比（溝通抗擾度的降低程度）。 2傳輸線的幾種類型 （1）同軸電纜和雙絞線：它們常常用在系統(tǒng)與系統(tǒng)之間的連接。同軸電纜的特性阻抗通常有50和75，雙絞線通常為110。 （2）印制板上的微帶線 微帶線是一根帶狀導(dǎo)（信號線）與地平面之間用一種電介質(zhì)隔離開。假如線的厚度、寬度以及與地平面之間的距離是可掌握的，則它的特性阻抗也是可以掌握的。微帶線的特性阻抗Z0為： 式中：【Er為印制板介質(zhì)材料的相對介電常數(shù) 6為介電質(zhì)層的厚度 W為線的寬度 t為線的厚度 單位長度微帶線的傳輸延遲時(shí)間，僅僅取決于介電常數(shù)而與線的寬度或間隔無關(guān)。 （3）印制板中的帶狀線 帶狀線是一條置

10、于兩層導(dǎo)電平面之間的電介質(zhì)中間的銅帶線。假如線的厚度和寬度、介質(zhì)的介電常數(shù)以及兩層導(dǎo)電平面間的距離是可控的，那么線的特性阻抗也是可控的，帶狀線的特性阻抗乙為： 式中：b是兩塊地線板間的距離 W為線的寬度 t為線的厚度 同樣，單位長度帶狀線的傳輸延遲時(shí)間與線的寬度或間距是無關(guān)的；僅取決于所用介質(zhì)的相對介電常數(shù)。 3端接傳輸線 在一條線的接收端用一個(gè)與線特性阻抗相等的電阻端接，則稱該傳輸線為并聯(lián)端接線。它主要是為了獲得最好的電性能，包括驅(qū)動(dòng)分布負(fù)載而采納的。 有時(shí)為了節(jié)約電源消耗，對端接的電阻上再串接一個(gè)104電容形成溝通端接電路，它能有效地降低直流損耗。 在驅(qū)動(dòng)器和傳輸線之間串接一個(gè)電阻，而線的

11、終端不再接端接電阻，這種端接方法稱之為串聯(lián)端接。較長線上的過沖和振鈴可用串聯(lián)阻尼或串聯(lián)端接技術(shù)來掌握。串聯(lián)阻尼是利用一個(gè)與驅(qū)動(dòng)門輸出端串聯(lián)的小電阻（一般為1075）來實(shí)現(xiàn)的。這種阻尼方法適合與特性阻抗來受掌握的線相聯(lián)用（如底板布線，無地平面的電路板和大多數(shù)繞接線等。 串聯(lián)端接時(shí)串聯(lián)電阻的值與電路（驅(qū)動(dòng)門）輸出阻抗之和等于傳輸線的特性阻抗。串聯(lián)聯(lián)端接線存在著只能在終端使用集總負(fù)載和傳輸延遲時(shí)間較長的缺點(diǎn)。但是，這可以通過使用多余串聯(lián)端接傳輸線的方法加以克服。 4非端接傳輸線 假如線延遲時(shí)間比信號上升時(shí)間短得多，可以在不用串聯(lián)端接或并聯(lián)端接的狀況下使用傳輸線，假如一根非端接線的雙程延遲（信號在傳輸

12、線上來回一次的時(shí)間）比脈沖信號的上升時(shí)間短，那么由于非端接所引起的反沖大約是規(guī)律擺幅的15。最大開路線長度近似為： Lmaxtr/2tpd 式中：tr為上升時(shí)間 tpd為單位線長的傳輸延遲時(shí)間 5幾種端接方式的比較 并聯(lián)端接線和串聯(lián)端接線都各有優(yōu)點(diǎn)，畢竟用哪一種，還是兩種都用，這要看設(shè)計(jì)者的愛好和系統(tǒng)的要求而定。 并聯(lián)端接線的主要優(yōu)點(diǎn)是系統(tǒng)速度快和信號在線上傳輸完整無失真。長線上的負(fù)載既不會(huì)影響驅(qū)動(dòng)長線的驅(qū)動(dòng)門的傳輸延遲時(shí)間，又不會(huì)影響它的信號邊沿速度，但將使信號沿該長線的傳輸延遲時(shí)間增大。在驅(qū)動(dòng)大扇出時(shí)，負(fù)載可經(jīng)分支短線沿線分布，而不象串聯(lián)端接中那樣必需把負(fù)載集總在線的終端。 串聯(lián)端接方法使

13、電路有驅(qū)動(dòng)幾條平行負(fù)載線的力量，串聯(lián)端接線由于容性負(fù)載所引起的延遲時(shí)間增量約比相應(yīng)并聯(lián)端接線的大一倍，而短線則因容性負(fù)載使邊沿速度放慢和驅(qū)動(dòng)門延遲時(shí)間增大，但是，串聯(lián)端接線的串?dāng)_比并聯(lián)端接線的要小，其主要緣由是沿串聯(lián)端接線傳送的信號幅度僅僅是二分之一的規(guī)律擺幅，因而開關(guān)電流也只有并聯(lián)端接的開關(guān)電流的一半，信號能量小串?dāng)_也就小。 五、PCB板的布線技術(shù) 做PCB時(shí)是選用雙面板還是多層板，要看最高工作頻率和電路系統(tǒng)的簡單程度以及對組裝密度的要求來打算。在時(shí)鐘頻率超過200MHZ時(shí)最好選用多層板。假如工作頻率超過350MHz，最好選用以聚四氟乙烯作為介質(zhì)層的印制電路板，由于它的高頻衰耗要小些，寄生電

14、容要小些，傳輸速度要快些，還由于Z0較大而省功耗，對印制電路板的走線有如下原則要求 （1）全部平行信號線之間要盡量留有較大的間隔，以削減串?dāng)_。假如有兩條相距較近的信號線，最好在兩線之間走一條接地線，這樣可以起到屏蔽作用。 （2） 設(shè)計(jì)信號傳輸線時(shí)要避開急拐彎，以防傳輸線特性阻抗的突變而產(chǎn)生反射，要盡量設(shè)計(jì)成具有肯定尺寸的勻稱的圓弧線。 （3）印制線的寬度可依據(jù)上述微帶線和帶狀線的特性阻抗計(jì)算公式計(jì)算，印制電路板上的微帶線的特性阻抗一般在50120之間。要想得到大的特性阻抗，線寬必需做得很窄。但很細(xì)的線條又不簡單制作。綜合各種因素考慮，一般選擇68左右的阻抗值比較合適，由于選擇68的特性阻抗，可以在延遲時(shí)間和功耗之間達(dá)到最佳平衡。一條50的傳輸線將消耗更多的功率；較大的阻抗當(dāng)然可以使消耗功率削減，但會(huì)使傳輸延遲時(shí)間憎大。由于負(fù)線電容會(huì)造成傳輸延遲時(shí)間的增大和特性阻抗的降低。但特性阻抗很低的線段單位長度的本征電容比較大，所以傳輸延遲時(shí)間及特性阻抗受負(fù)載電容的影響較小。具有適當(dāng)端接的傳輸線的一個(gè)重要特征是，分枝短線對線延遲時(shí)間應(yīng)沒有什么影響。當(dāng)Z0為50時(shí)。分枝短線的長度必需限制在25cm以內(nèi)以免消失很大的